KR101462806B1

KR101462806B1 - 인덕터 및 그 제조 방법

Info

Publication number: KR101462806B1
Application number: KR1020130121228A
Authority: KR
Inventors: 최운철; 김성현; 차혜연
Original assignee: 삼성전기주식회사
Priority date: 2013-10-11
Filing date: 2013-10-11
Publication date: 2014-11-20
Also published as: JP2015076603A; JP6071945B2; US20180033542A1; CN106449011B; CN106449011A; US20160336107A1; US20150102889A1; US9437363B2; US10014102B2; US10332670B2; CN104575935B; CN104575935A

Abstract

본 발명은, 본체; 및 상기 본체의 양 단면에 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 본체는, 코일 지지층; 상기 코일 지지층의 적어도 일 면에 형성된 도전 코일; 상기 도전 코일의 틈새 및 상면에 형성된 라미네이션부; 상기 라미네이션부가 형성된 상기 도전 코일을 완전 둘러싸도록 형성된 절연성 코팅부; 및 상기 절연성 코팅부가 형성된 도전 코일을 완전 매립하는 상부 및 하부 커버층; 을 포함하는 인덕터를 제공한다.

Description

인덕터 및 그 제조 방법{Inductor and Manufacturing Method for the Same}

본 발명은 인덕터 및 그 제조 방법에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자의 하나로서, 저잡음 증폭기, 믹서, 전압 조절 발진기 및 매칭 코일(matching coli) 등 다양한 시스템 및 부품에 사용된다.

이러한 인덕터는 그 구조에 따라 권선형 인덕터, 적층형 인덕터 및 박막형 인덕터 등으로 분류할 수 있다.

이 중에서 권선형 인덕터는 페라이트(ferrite) 코어 등에 코일을 감아 형성할 수 있다.

이러한 권선형 인덕터는 코일 간에 부유 용량이 발생할 수 있어서 고용량의 인덕턴스를 얻기 위해서는 코일의 권선 수를 증가시켜야 하는데, 이렇게 코일의 권선 수가 증가하게 되면 고주파 특성이 열화되는 문제점이 있었다.

상기 적층형 인덕터는 복수의 세라믹 시트를 적층하여 형성할 수 있다.

이러한 적층형 인덕터는 각각의 세라믹 시트 상에 코일 형태로 이루어진 금속 패턴이 형성되며, 상기 금속 패턴들은 상기 각각의 세라믹 시트에 구비된 복수의 도전성 비아에 의해 순차적으로 접속되면서 전체적으로 하나의 전기적 연결을 갖는 구조로 이루어질 수 있다.

상기 적층형 인덕터는 이러한 구조에 의해 대량 생산에 적합하며, 상기 권선형 인덕터와 비교할 때 우수한 고주파 특성을 가질 수 있다.

그러나, 상기 적층형 인덕터는 금속 패턴을 구성하는 재료의 포화자화 값이 낮고, 소형 사이즈로 제작되는 경우 금속 패턴의 적층 수가 한계를 가질 수 밖에 없기 때문에, 이로 인해 DC 중첩 특성이 낮아지면서 충분한 전류를 얻을 수 없게 되는 문제점이 있었다.

상기 박막형 인덕터는 코일 지지층 상에 박막의 도전 코일을 형성하여 제작할 수 있다.

이러한 박막형 인덕터는 상기 적층형 인덕터와 비교할 때 포화자화 값이 높은 재료를 사용할 수 있을 뿐만 아니라, 소형 사이즈로 제작되는 경우 높이에 대한 한계가 거의 없으면서 내부 회로 패턴을 형성하기 용이하므로, 최근 들어 상기 박막형 인덕터에 대한 연구가 활발히 진행되고 있다.

특히, 스마트 폰이나 태블릿 PC 등 휴대 기기의 고성능화에 따라 디스플레이 되는 화면이 커지면서 APU의 속도가 빨라지고, 듀얼 또는 쿼드 코어가 사용되는 등 전력 사용이 늘어남에 따라, DC-DC 컨버터(converter)나 잡음 필터(noise filter) 등에 주로 사용되는 박막형 인덕터 또한 고인덕턴스에 저직류저항을 실현할 수 있는 것이 요구되고 있다.

더불어, IT 기술의 발전에 따라 각종 전자 장치의 소형화 및 박막화가 가속화되고 있으므로, 이에 이러한 전자 장치에 사용되는 박막형 인덕터 또한 소형화 및 박막화가 요구되고 있다.

한편, 최근 들어 상기 박막형 인덕터의 성능을 향상시키기 위해, 코일 지지층 상에 박막의 도전 코일과 함께 자성체를 형성하는 기술이 개발되고 있다.

이러한 박막형 인덕터의 성능은 인덕터의 본체를 구성하는데 사용되는 연자성 페라이트(soft ferrite) 등의 자성체 특성에 크게 지배된다.

상기 박막형 인덕터에 사용되는 자성체는 고주파 응용시 고주파 영역에서 충분히 투자율을 가져야 하고, 인덕터의 제조 공정 중 열적 및 기계적으로 열화되지 않아야 하며, 도전 코일과는 절연되어 있어야 하는 것이 특성으로 요구된다. 이에 상기 자성체와 도전 코일 사이에는 절연층이 형성된다.

종래의 박막형 인덕터는, 상기 자성체와 도전 코일 사이에 진공 함침 방식 등을 이용하여 절연층을 형성하였다.

그러나, 이와 같은 절연층의 형성 방법은, 소형 제품의 경우 상기 절연층이 도전 코일의 틈새를 완전히 메꾸지 못하고 그 중 일부가 비어있게 되는 현상, 즉 도전 코일의 틈새에 보이드(void)가 발생되는 문제점이 있었다.

즉, 종래의 박막형 인덕터는 드라이 필름(dry film)으로 광경화를 진행하는 경우 100㎛ 이상 되는 도전 코일의 하부까지 광경화를 일으키는 데에 충분한 절연폭 마진이 필요하나, 이러한 절연폭 마진이 커질수록 인덕터의 용량은 저하되므로, 상기 도전 코일의 외표면을 코팅하여 절연층을 형성할 때 도전 코일의 틈새에 발생하는 상기 보이드로 인해 고온 및 고습 등에 의해 신뢰성에 매우 취약한 구조를 갖는 것이다.

하기 특허문헌 1은 기판 및 상기 기판 상에 형성된 나선 형의 코일을 포함하는 박막형 인덕터를 개시하고 있으나 상기 코일의 표면을 둘러싸도록 형성된 절연층에 대한 사항은 개시하지 않으며, 하기 특허문헌 2는 기판, 상기 기판 양면에 나선 형으로 형성된 평면 코일 및 상기 평면 코일을 둘러싸도록 형성된 절연층을 포함하는 박막형 인덕터를 개시하고 있으나 상기 절연층이 라미네이션부 및 절연성 코팅부의 이중 층 구조로 이루어진 사항 및 상기 절연층의 틈새에 발생하는 보이드를 제거하기 위한 특징은 개시하지 않는다.

한국특허공개공보 제2006-0061709호 일본특허공개공보 제2006-156855호

당 기술 분야에서는, 종래의 도전 코일의 표면에 절연층을 형성할 때 도전 코일의 틈새 일부에 보이드가 발생되던 현상을 방지하여 제품의 신뢰성을 향상시키며, 본체와 도전 코일 사이에 형성되는 절연층의 전체 두께는 줄이면서도 광경화 진행시 필요한 절연폭 마진은 더 확보하여 상대적으로 제품의 용량은 향상시킬 수 있는 인덕터의 새로운 방안이 요구되어 왔다.

본 발명의 일 측면은, 본체; 및 상기 본체의 양 단면에 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 본체는, 코일 지지층; 상기 코일 지지층의 적어도 일 면에 형성된 도전 코일; 상기 도전 코일의 틈새 및 상면에 형성된 라미네이션부; 상기 라미네이션부가 형성된 상기 도전 코일을 완전 둘러싸도록 형성된 절연성 코팅부; 및 상기 절연성 코팅부가 형성된 도전 코일을 완전 매립하는 상부 및 하부 커버층; 을 포함하는 인덕터를 제공한다.

본 발명의 일 실시 예에서, 상기 도전 코일은 나선 형으로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 도전 코일은 상기 코일 지지층의 양 면에 상하 대칭으로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 절연성 코팅부는 에폭시를 포함하는 재료로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 절연성 코팅부의 평균 두께는 0.5 내지 15 ㎛일 수 있다.

본 발명의 일 실시 예에서, 상기 코일 지지층은 절연 재료로 이루어진 기판일 수 있다.본 발명의 일 실시 예에서, 상기 도전 코일의 두께는 100㎛ 이상일 수 있다.

본 발명의 일 실시 예에서, 상기 도전 코일의 틈새 간격은 8 내지 12㎛일 수 있다.

본 발명의 다른 측면은, 상기 코일 지지층의 적어도 일 면에 도전 코일을 형성하는 단계; 상기 코일 지지층의 일 면을 라미네이션 하여 상기 도전 코일의 틈새 및 상면에 라미네이션부를 형성하는 단계; 상기 라미네이션부가 형성된 도전 코일의 둘레를 절연성 재료로 코팅하여 상기 라미네이션부가 형성된 상기 도전 코일을 완전 커버하도록 절연성 코팅부를 형성하는 단계; 상기 절연성 코팅부가 형성된 코일 지지층을 양 단면이 인출되도록 매립하여 상부 및 하부 커버층이 형성된 본체를 마련하는 단계; 및 상기 본체의 양 단면에 상기 코일 지지층의 인출된 부분과 접속되도록 제1 및 제2 외부 전극을 각각 형성하는 단계; 를 포함하는 인덕터의 제조 방법을 제공한다.

본 발명의 일 실시 형태에 따르면, 도전 코일의 틈새 및 상면에 1차적으로 얇게 형성되는 라미네이션부에 의해 종래의 도전 코일 표면에 절연층을 형성할 때 도전 코일의 틈새 일부에 보이드가 발생되던 현상을 방지하여 제품의 신뢰성을 향상시킬 수 있으며, 상기 라미네이션부가 형성된 도전 코일을 완전 둘러싸도록 형성된 절연성 코팅부에 의해 절연층의 전체 두께는 줄이면서도 광경화 진행시 필요한 절연폭 마진은 더 확보하여 상대적으로 박막형 인덕터의 용량은 향상시킬 수 있는 효과가 있다.

또한, 절연층 형성시 기존에 사용하던 고비용의 DFSR 대신 저비용의 절연재를 사용함으로써 제조 비용을 절감할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 형태에 따른 인덕터의 사시도이다.
도 2는 도 1의 A-A’선 단면도이다.
도 3은 본 발명의 다른 실시 형태에 따른 인덕터의 단면도이다.
도 4a 내지 4e는 본 발명의 일 실시 형태에 따른 인덕터의 제조 방법을 나타낸 단면도이다.

이하, 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 상세히 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소를 나타낸다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

또한, 본 실시 형태에 있어서, "제1" 및 "제2"라는 한정은 그 대상을 구분하기 위한 것에 지나지 않으며, 본 발명이 이러한 순서에 의해 제한되는 것은 아니다.

인덕터

도 1은 본 발명의 일 실시 형태에 따른 인덕터의 사시도이다.

도 1을 참조하면, 본 실시 형태에 따른 인덕터(1)는 본체(10) 및 본체(10)의 양 단면에 형성된 제1 및 제2 외부 전극(21, 22)을 포함한다.

본 실시 형태를 명확하게 설명하기 위해 본체(10)의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 상하 방향과 동일한 개념으로 사용될 수 있다.

제1 및 제2 외부 전극(21, 22)은 전기 전도성을 부여할 수 있는 금속으로, 예컨대 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.

이때, 제1 및 제2 외부 전극(21, 22)의 표면에 필요시 니켈-도금층(미도시) 또는 주석 도금층(미도시)이 더 형성될 수 있다.

도 2는 도 1의 A-A’선 단면을 개략적으로 나타낸 것이다.

도 2를 참조하면, 본체(10)는 대체로 직육면체일 수 있으며, 코일 지지층(30), 도전 코일(40), 라미네이션부(50), 절연성 코팅부(60) 및 상부 및 하부 커버층(11, 12)을 포함한다.

코일 지지층(30)은 예컨대 BT 수지나 감광성 폴리머와 같은 절연 재료로 이루어진 기판으로 구성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

이때, 상기 기판으로는 유리 기판, 세라믹 기판, 반도체 기판 또는 수지 기판 등, 예를 들어 FR4 기판 또는 폴리이미드 기판 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

도전 코일(40)은 코일 지지층(30)의 상면에 전기 도금법이나 스크린 인쇄법 등 다양한 방법에 의해 형성될 수 있다.

이러한 도전 코일(40)은 대체로 나선형의 구조를 가지는 것이 바람직하나, 본 발명이 이에 한정되는 것은 아니며, 예컨대 사각형, 오각형, 육각형 등의 다각형, 원형, 타원형 등일 수 있으며 필요시 불규칙한 모양일 수도 있다.

다만, 본 실시 형태에서와 같이, 본체(10)가 직육면체인 경우 도전 코일(40)이 사각형이어야 도전 코일(40)의 면적이 최대화되어 유도되는 자기장의 세기를 최대화시키는데 바람직하다.

이러한 도전 코일(40)의 일단은 코일 지지층(30)의 양 단면을 통해 본체(10)의 양 단면으로 인출되어 제1 및 제2 외부 전극(21, 22)과 각각 전기적으로 접속된다.

또한, 도전 코일(40)은 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으나, 본 발명은 이에 한정되는 것이 아니며, 본 발명의 도전 코일(40)은 도전성을 부여할 수 있는 재료로 이루어지면 족하다.

라미네이션부(50)는 도전 코일(40)과 본체(10)의 절연을 위한 1차 절연층의 역할을 하는 것으로서, 도전 코일(40)의 나선 형 틈새를 채우면서 도전 코일(40)의 상면 중 일부, 도면 상으로 중앙 부분에 밀착되도록 형성된다.

절연성 코팅부(60)는 도전 코일(40)과 본체(10)의 절연을 위한 2차 절연층의 역할을 하는 것으로서, 라미네이션부(50)가 형성된 도전 코일(40) 둘레에 도전 코일(40)의 표면을 완전 둘러싸도록 형성된다.

이러한 절연성 코팅부(60)는 절연 특성을 갖는 재료로 이루어지는 것이며, 예컨대 필러(filler)를 사용할 수 있으며, 그 외 폴리머나 광경화에 반응하는 아크릴레이트(acrylate) 또는 열경화를 일으킬 수 있는 에폭시 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

따라서, 이와 같은 절연성 코팅부(60)에 의해 종래 절연층으로 DFSR을 사용할 때 보다 절연층의 두께를 줄이면서 저비용의 재료를 사용하므로 제조 비용을 절감할 수 있는 효과가 있다.

예컨대, 절연성 코팅부(60)의 두께는 0.5 내지 15 ㎛일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 상기와 같이 코팅되는 절연성 재료의 양을 조절하면 제품의 특성에 용이하게 대응할 수 있는 이점이 있다.

종래의 박막형 인덕터는 상기 자성체와 도전 코일 사이에 진공 함침 방식 등을 이용하여 절연층을 형성하였다.

이와 같은 절연층의 형성 방법은, 예를 들어 도전 코일의 두께가 100 ㎛ 이상이고, 도전 코일의 틈새 간격이 10 ㎛ 정도인 소형 제품의 경우 상기 절연층이 도전 코일의 틈새를 완전히 메꾸지 못하고 그 중 일부가 비어있게 되는 현상, 즉 도전 코일의 틈새에 보이드(void)가 발생되는 문제점이 있었다.

즉, 종래의 박막형 인덕터는 드라이 필름(dry film)으로 광경화를 진행하는 경우 100㎛ 이상 되는 도전 코일의 하부까지 광경화를 일으키는 데에 충분한 절연폭 마진이 필요하나, 이러한 절연폭 마진이 커질수록 인덕터의 용량이 저하되는 문제가 발생할 수 있어서 상기 도전 코일의 외표면을 코팅하여 절연층을 형성할 때 도전 코일의 틈새에 발생하는 보이드로 인해 고온 및 고습 등에 의해 쇼트가 발생되는 등 신뢰성에 매우 취약한 구조를 갖는 문제가 있었다.

그러나, 본 실시 형태의 경우, 도전 코일(40)의 두께가 100㎛ 이상이고, 도전 코일(40)의 틈새 간격이 8 내지 12㎛ 정도인 소형 제품에 있어서, 절연층이 도전 코일(40)의 신뢰성이 취약한 틈새 및 상면에는 라미네이션부(50)를 형성하고, 이 라미네이션부(50)가 형성된 도전 코일(40)을 완전 둘러싸도록 된 절연성 코팅부(60)의 2중층 구조로 구성된다.

따라서, 1차 라미네이션 공정에 의해 형성된 라미네이션부(50)에 의해 기존의 절연폭 마진을 개선하기 위해 절연폭 마진을 도전 코일의 외각을 중심으로 광경화되는 영역을 줄일 수 있다. 또한, 상기 1차 라미네이션 공정 이후 진공 및 가압을 통해 도전 코일(40)의 틈새 등에 발생된 보이드를 용이하게 제거할 수 있어서, 종래의 보이드로 인한 신뢰성 저하 문제를 효과적으로 해소할 수 있다.

또한, 상기의 보이드 제거 공정을 거친 후 도전 코일(40) 표면에 도전 코일(40) 전체를 완전 둘러싸도록 2차 절연성 재료를 코팅하는 공정을 통해 종래의 절연폭 마진 제거에 의한 절연층 체적 감소를 통해 인덕터(1)의 용량을 증가시킬 수 있다.

하기 표 1은 비교 예로서의 단일 층 구조의 절연층을 갖는 종래의 박막형 인덕터와 본 발명의 일 실시 예에 따른 2중 층 구조의 절연층을 갖는 박막형 인덕터를 고온부하 테스트하여, 각각의 Ls 값 및 신뢰성 만족 여부를 나타낸 것이다. 여기서, 비교 예 1은 제조시 보이드가 많이 발생하는 제품의 경우이고, 비교 예 2는 제조시 보이드가 적게 발생한 제품의 경우이다.

각각의 시료의 테스트 값은 85 ℃, 85 % RH에서 2.3 A의 전류를 통과시켜 500 시간 측정하였다.

	비교 예1	비교 예 1	실시 예
	L(μH)	L(μH)	L(μH)

1	0.8516	0.8378	0.9402
2	0.8594	0.8449	0.8797
3	0.8406	0.8394	0.9359
4	0.8466	0.8175	0.8895
5	0.8129	0.82	0.9324
6	0.827	0.8327	0.9404
7	0.8413	0.8412	0.9557
8	0.8452	0.8496	0.9163
9	0.8444	0.844	0.9491
10	0.8383	0.8379	0.9262
11	0.8204	0.83	0.9222
12	0.8619	0.8356	0.9186
13	0.8343	0.8413	0.9255
14	0.8156	0.8352	0.8967
15	0.8666	0.8326	0.9287
16	0.8339	0.8462	0.9426
17	0.8465	0.8318	0.9338
18	0.838	0.85	0.9251
19	0.8424	0.8551	0.9249
20	0.8523	0.8492	0.9134
최대	0.870	0.855	0.972
최소	0.817	0.817	0.839
평균	0.844	0.837	0.927

상기 표 1을 참조하면, 상기의 절연층 체적 감소 부분만큼 자성체로 이루어진 상부 및 하부 커버층(11, 12)을 늘려서 종래의 한 층의 절연층으로 이루어진 박막형 인덕터에 비해 LS 값을 1 내지 20 % 정도 향상시킬 수 있다.

예컨데, 종래의 단일 절연층으로 이루어진 박막형 인덕터는 Ls값이 1.0±0.2uH인데 반해서, 본 실시 형태에 따른 박막형 인덕터의 경우 Ls 평균 값이 약 0.927 uH 정도가 될 수 있다.

한편, 신뢰성 테스트에서 비교 예 2의 경우 일부에서 불량이 발생하였다.

상부 및 하부 커버층(11, 12)은 자성 재료로 이루어짐 페라이트 또는 금속 자성 분말과 폴리머의 복합체로 이루어진 페이스트로 이루어지거나, 니켈-아연-구리 페라이트와 같은 자성체를 포함하는 재료로 이루어질 수 있다.

이러한 상부 및 하부 커버층(11, 12)은 절연성 코팅부(60)가 형성된 도전 코일(41, 42)을 완전 매립하여 외부 충격이나 외부 물질에 의해 도전 코일(41, 42)의 기본적인 전기적 특성이 저하되는 것을 방지하는 역할을 할 수 있다.

변형 예

도 3은 본 발명의 다른 실시 형태에 따른 인덕터의 단면도이다.

도 3을 참조하면, 도전 코일(40, 41)은 코일 지지층(30)을 기준으로 그 상하 면에 상하 대칭으로 형성될 수 있다.

이 경우 하면에 형성된 도전 코일(41)에도 상면에 형성된 도전 코일(40)과 동일한 구조로 라미네이션부(50) 및 절연성 코팅부(60)가 형성될 수 있으며, 이렇게 코일 지지층(30)의 하면에 형성된 도전 코일(41)에서 라미네이션부(50) 및 절연성 코팅부(60)는 앞서 설명한 일 실시 형태의 코일 지지층(30)의 상면에 형성된 도전 코일(40)과 대동소이하므로 이에 대한 구체적인 설명은 중복을 피하기 위하여 생략한다.

이때, 코일 지지층(30)을 사이에 두고 상하로 이웃하는 도전 코일(40, 41) 사이에는 감광성 절연 재료가 개재될 수 있으며, 도전 코일(40, 41)은 도전성 비아(미도시)에 의해 서로 전기적으로 연결될 수 있다.

상기 도전성 비아는 코일 지지층(30)에 두께 방향을 따라 관통되게 관통공(미도시)을 형성한 후, 상기 관통공에 도전성 페이스트를 충전하는 등의 방법으로 형성할 수 있다.

인덕터의 제조 방법

도 4a 내지 4e는 본 발명의 일 실시 형태에 따른 인덕터의 제조 방법을 순서대로 나타낸 단면도이다.

이하, 도 4a 내지 도 4e를 참조하여, 본 발명의 일 실시 형태에 따른 인덕터의 제조 방법을 설명한다.

도 4a를 참조하면, 먼저 코일 지지층(30)을 마련한다.

코일 지지층(30)은 절연 또는 자성 재료로 이루어진 기판으로 제조될 수 있다.

다음으로, 코일 지지층(30)의 상면에 도전 코일(40)을 형성한다. 이때 도전 코일(40)은 코일 지지층(30)의 상면에 도전성 페이스트를 도금하여 형성할 수 있다.

이때, 필요시 코일 지지층(30)의 상하 면에 상하 대칭으로 각각 도전 코일(40, 41)을 형성할 수 있다.

이 경우, 코일 지지층(30)의 상면에 도전성 페이스트를 도금하여 제1 도전 코일(40)을 형성한 후, 코일 지지층(30)을 관통하는 도전성 비아를 형성하며, 제1 도전 코일(40)이 형성된 반대 면인 하면에 도전성 페이스트를 도금하여 제2 도전 코일(41)을 형성하는 순서로 구성하거나 이와 역순으로 구성할 수 있다.

이때, 제1 및 제2 도전 코일(40, 41)은 상기 도전성 비아에 의해 서로 전기적으로 연결될 수 있다.

상기 도전성 비아는 레이저 또는 펀칭기 등을 이용하여 코일 지지층(30)의 두께 방향으로 관통공을 형성한 후, 상기 관통공에 도전성 페이스트를 충전하는 등의 방법으로 형성할 수 있다.

이때, 상기 도전성 페이스트는 전기 전도성을 부여할 수 있는 금속으로, 예컨대 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

또한, 제1 및 제2 코일층(40, 41)과 상기 도전성 비아는 보다 안정적인 전기적 특성을 위해 모두 동일한 재료로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

한편, 상기 도전 코일(40)은 코일 지지층(30) 상에 구리와 같은 도전성 금속 박막을 가압 부착한 후, 상기 도전성 금속 박막을 선택적으로 습식 식각하여 형성할 수도 있다.

이때, 상기 선택적 식각은 본 기술 분야에서 통상적으로 사용되는 사진 식각 공정을 이용하여 실행될 수 있다.

즉, 코일 지지층(30)에 부착된 도전성 금속 박막 상에 나선형 등의 코일 패턴을 갖는 포토레지스트층을 형성한 후 상기 포토레지스트층을 식각 마스크로 하여 식각액을 사용하여 상기 도전성 금속 박막을 식각하여 도전 코일(40)을 형성할 수 있다.

또한, 도전 코일(40)의 다른 형성 방법으로서 스크린 인쇄법을 사용할 수 있다.

상기 스크린 인쇄법은 코일 지지층(30) 상에 코일 패턴과 반대되는 패턴을 갖는 스크린을 형성한 후, 상기 스크린을 인쇄 마스크로 하여 도전성 페이스트를 인쇄하고 이를 건조함으로써 도전 코일(40)을 형성하게 된다.

한편, 코일 지지층(30)은 본체(10)의 두께 방향으로 복수 개를 적층할 수 있으며, 그 적층되는 방향을 따라 이웃하는 코일 지지층(30)의 도전 코일의 일 단부는 각각 비아 도체(미도시)를 통해 접촉하여 서로 전기적으로 연결되도록 할 수 있다.

도 4b를 참조하면, 다음으로, 도전 코일(40)의 일면을 라미네이션 처리한다.

이에 도전 코일(40)의 나선형 틈새와 상면에 1차적인 절연층으로서 라미네이션부(50)를 얇게 형성한다.

라미네이션부(50)를 절연층의 역할을 하면서 도전 코일(40)의 틈새에 보이드가 발생하는 방지하는 역할을 한다.

도 4c를 참조하면, 다음으로, 라미네이션부(50)가 형성된 도전 코일(40)의 둘레를 절연 특성을 가진 폴리머나 에폭시와 같은 재료를 이용하여 그 표면이 완전히 둘러싸여 커버되도록 코팅하여 절연성 코팅부(60)를 형성한다.

이때, 절연성 코팅부(60)는 그 평균 두께가 0.5 내지 15 ㎛가 되도록 할 수 있다.

따라서, 신뢰성에 취약한 도전 코일(40)의 틈새 및 상면은 라미네이션부(50) 및 절연성 코팅부(60)에 의해 2중 절연이 된 구조를 갖도록 한다.

도 5d를 참조하면, 다음으로, 절연성 코팅부(60)가 형성된 코일 지지층(30)을 양 단면이 인출되도록 페라이트 또는 금속 자성 분말과 폴리머의 복합체 등으로 이루어진 재료로 매립하여 상부 및 하부 커버층(11, 12)을 갖는 본체(10)를 마련한다.

또한, 상부 및 하부 커버층(11, 12)의 재료는 필요시 이외에도 고분자 재료, 세라믹 재료, 유리, 실리콘 또는 이들 중 2종 이상을 포함하는 복합 재료로 형성할 수 있다.

이때, 다른 방법으로, 상부 및 하부 커버층(11, 12)은 필요시 페라이트 또는 금속 자성 분말과 폴리머의 복합체 등으로 이루어진 재료로 된 커버 시트를 코일 지지층(30)의 상하 면에 적층한 후 압착하거나, 이와 동일한 재료로 이루어진 페이스트를 캐스팅하여 형성할 수 있다.

도 5e를 참조하면, 다음으로, 본체(10)의 양 단면에 코일 지지층(30)의 인출된 부분과 각각 접촉하여 전기적으로 접속되도록 제1 및 제2 외부 전극(21, 22)을 형성한다.

이때, 제1 및 제2 외부 전극(21, 22)은 도전성 페이스트에 본체(10)를 침지하는 방법, 본체(10)의 양 단면에 도전성 페이스트를 인쇄하거나, 증착 및 스퍼터링 등의 방법을 이용하여 형성할 수 있다.

또한, 상기 도전성 페이스트는 제1 및 제2 외부 전극(21, 22)에 전기 전도성을 부여할 수 있는 금속으로, 예컨대 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

한편, 제1 및 제2 외부 전극(21, 22)의 표면에는 필요시 니켈 도금층 및 주석 도금층을 더 형성할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구 범위에 의해 한정하고자 한다.

따라서, 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

1 ; 인덕터 10 ; 본체
21, 22 ; 제1 및 제2 외부 전극 30 ; 코일 지지층
40, 41 ; 도전 코일 50 ; 라미네이션부
60 ; 절연성 코팅부

Claims

본체; 및
상기 본체의 양 단면에 형성된 제1 및 제2 외부 전극; 을 포함하며,
상기 본체는,
코일 지지층;
상기 코일 지지층의 적어도 일 면에 형성된 도전 코일;
상기 도전 코일의 틈새 및 상면에 형성된 라미네이션부;
상기 라미네이션부가 형성된 상기 도전 코일을 완전 둘러싸도록 형성된 절연성 코팅부; 및
상기 절연성 코팅부가 형성된 도전 코일을 완전 매립하는 상부 및 하부 커버층; 을 포함하는 인덕터.
제1항에 있어서,
상기 도전 코일은 나선 형으로 형성된 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 도전 코일이 상기 코일 지지층의 양 면에 상하 대칭으로 형성된 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 절연성 코팅부는 에폭시를 포함하는 재료로 이루어진 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 절연성 코팅부의 평균 두께가 0.5 내지 15 ㎛인 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 코일 지지층은 절연 재료로 이루어진 기판인 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 도전 코일의 두께는 100㎛ 이상인 것을 특징으로 하는 인덕터.
제1항에 있어서,
상기 도전 코일의 틈새 간격은 8 내지 12㎛인 것을 특징으로 하는 인덕터.
코일 지지층을 마련하는 단계;
상기 코일 지지층의 적어도 일 면에 도전 코일을 형성하는 단계;
상기 코일 지지층의 일 면을 라미네이션 하여 상기 도전 코일의 틈새 및 상면에 라미네이션부를 형성하는 단계;
상기 라미네이션부가 형성된 도전 코일의 둘레를 절연성 재료로 코팅하여 상기 라미네이션부가 형성된 상기 도전 코일을 완전 커버하도록 절연성 코팅부를 형성하는 단계;
상기 절연성 코팅부가 형성된 코일 지지층을 양 단면이 인출되도록 매립하여 상부 및 하부 커버층이 형성된 본체를 마련하는 단계; 및
상기 본체의 양 단면에 상기 코일 지지층의 인출된 부분과 접속되도록 제1 및 제2 외부 전극을 각각 형성하는 단계; 를 포함하는 인덕터의 제조 방법.
제9항에 있어서,
상기 도전 코일은 나선 형으로 형성된 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 도전 코일을 형성하는 단계는, 상기 코일 지지층의 양 면에 상하 대칭으로 도전 코일을 형성하는 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 절연성 코팅부를 형성하는 단계는, 상기 절연성 재료를 에폭시를 포함하는 재료를 사용하는 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 절연성 코팅부를 형성하는 단계는, 상기 절연성 코팅부의 평균 두께가 0.5 내지 15 ㎛이 되도록 코팅을 진행하는 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 코일 지지층을 마련하는 단계에서, 상기 코일 지지층은 절연 재료로 이루어진 기판인 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 도전 코일을 형성하는 단계에서, 상기 도전 코일의 두께는 100㎛ 이상인 것을 특징으로 하는 인덕터의 제조 방법.
제9항에 있어서,
상기 도전 코일을 형성하는 단계에서, 상기 도전 코일의 틈새 간격은 8 내지 12㎛인 것을 특징으로 하는 인덕터의 제조 방법.