JP2004335933A - 表面実装性に優れた平面磁気素子 - Google Patents

Abstract

【課題】プリント基板への実装が容易に行うことができ、また外部電極の導通が低下するおそれがない平面磁気素子を提供する。
【解決手段】下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、該下部フェライト磁性層および上部フェライト磁性層のいずれか一方の内部または外表面に、該平面コイルの端子と同数の導体層を形成し、各々の導体層の一端をビアを介して平面コイルの端子と接続する一方、他端を磁気素子の側面に露出させ、さらに該側面に露出した導体層の端面に外部接続用の端子を接続する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、外部電極を平面磁気素子の側面に配置することによって表面実装性を高めた平面磁気素子に関するものである。
【０００２】
【従来の技術】
近年、携帯機器やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
このような携帯機器に対しては、従来から、より一層の小型・軽量化が望まれている。また最近では、これに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、あるいは画像データを含む大量情報の高速処理化などの高機能が求められている。
【０００３】
これに伴い、電池からの単一電圧を、ＣＰＵやＬＣＤモジュール、通信用パワーアンプなどの様々な搭載デバイスが必要とする電圧レベルに的確に変換できる小型電源の需要が増大してきた。
そのため、電子機器の小型・軽量化と高機能化とを両立させるべく、電源に搭載されるトランスやインダクタなどの磁気素子についても、その小型・薄型化を進めることが重要な課題となっている。
【０００４】
従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、これらはいずれも薄型化が困難なため、電源の薄型化を阻害していた。
そこで、磁気素子の小型・軽量化を図るため、平面コイルの上下をフェライト磁性層で挟み、かつコイル・パターン（コイル線ともいう）間の隙間をフェライトで埋めた平面構造になる磁気素子が提案された（例えば、特許文献１、特許文献２参照）。
【０００５】
この磁気素子は、基板上に、まず下部フェライト磁性層を印刷法等で形成し、その上にコイル・パターンをめっき法等で形成したのち、コイル・パターン間の隙間および上部フェライト磁性層を印刷法で形成して、平面磁気素子としたものである。
【０００６】
上記の構成とすることにより、磁気素子の薄型化に成功し、さらに高周波領域における電力損失の低減も達成された。
【０００７】
しかしながら、上記特許文献１および特許文献２で提案された平面磁気素子の構造では、図７に示すように、外部電極１を上部フェライト磁性層２の上面に配置することが余儀なくされる。従って、小型電源とするには、平面磁気素子３をプリント基板上に、上面を下向きにして所謂「フェイスダウン」で実装することになるが、上方から外部電極１が見えないために、次のような問題が生じていた。なお、図中番号４は下部フェライト磁性層、５は平面コイル、６はコイル端子、７はスルーホールである。
【０００８】
（１） 外部電極とプリント基板上の配線パターンとの位置合わせが困難。
（２） 接合させるハンダの良否判断が困難。
（３） さらに、該ハンダの密着強度が十分でない場合が生じる。
【０００９】
そこで、このような問題を解決するためには、図８に示すように、平面磁気素子をメタルキャップ８で外部電極１と下部フェライト磁性層４を挟み込んだ構造とすることが考えられた。
【００１０】
しかしながら、上記したいずれの構造においても、外部電極１は、平面磁気素子の中央に設けられたスルーホール７（貫通孔）内の端子６上に、導電ペーストを充填して形成することに変わりはないため、その充填の際に、接触不良の原因となる気泡が残り、欠陥品となることがあった。
【００１１】
【特許文献１】
特開２００１−２４４１２３号公報（特許請求の範囲）
【特許文献２】
特開２００１−２４４１２４号公報（特許請求の範囲）
【００１２】
【発明が解決しようとする課題】
本発明は、上記の実状に鑑み開発されたもので、外部電極に気泡の残存がなく、しかも小型電源とする場合にプリント基板への実装を容易に行うことができる表面実装性に優れた平面磁気素子を提案することを目的する。
【００１３】
【課題を解決するための手段】
さて、発明者は、上述した従来の問題を解消して、表面実装性を高めるには、外部電極を、平面磁気素子の上面ではなく、チップインダクタやチップコンデンサのように、平面磁気素子の側面に配置するのが良いと考えた。
そして、この考えに立脚して鋭意研究を重ねた結果、本発明を完成させるに至ったのである。
【００１４】
すなわち、本発明は、下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、該下部フェライト磁性層および上部フェライト磁性層のいずれか一方の内部または外表面に、該平面コイルの端子と同数の導体層を形成し、各々の導体層の一端をビアを介して平面コイルの端子と接続する一方、他端を磁気素子の側面に露出させ、さらに該側面に露出した導体層の端面に外部接続用の端子を接続したことを特徴とする表面実装性に優れた平面磁気素子である。
【００１５】
本発明によれば、外部電極を、平面磁気素子の上面ではなく、側面に配置するようにしたので、該平面磁気素子のプリント基板への実装が容易に行えるようになる。また、平面磁気素子の中央に貫通孔を設けないので、該貫通孔に気泡が残存し、外部電極の導通が低下するという問題も解消される。
【００１６】
【発明の実施の形態】
以下、本発明を図面に従い具体的に説明する。
図１に、本発明に従う平面磁気素子の好適例を断面で示す。
この例は、平面コイルとしてスパイラル状のコイル・パターンを採用した例であり、構成の骨子は、図１，２に示した従来の平面磁気素子と共通するので同一の番号を付して示し、図中番号９が下部フェライト磁性層４内に埋設した導体層、１０が導体層９の一端をコイル端子６と接続するためのビア、１１が外部端子である。
【００１７】
さて、図１に示した本発明において、重要なポイントは、下部フェライト磁性層４の内部に、コイル端子６を平面磁気素子の側面まで延在させる導体層９を設けたことである。このような構造とすることにより、外部電極を、平面磁気素子３の側面に取り付けることが可能となり、電源としてプリント基板等に実装する際には、平面磁気素子３をフェイスダウンにする必要がなく、図２に示すように、そのままの姿勢でハンダ１２付けができる。
従って、ハンダ密着性の良否が外から容易に判断できる。加えて、ハンダ１２と密着する部分が大きくなるため、強度の向上も達成できる。なお、図２中、番号１３は外部導体パターンである。
【００１８】
また、平面磁気素子３の中央部には、従来のような外部電極のためのスルーホール（貫通孔）を設ける必要がないので、貫通孔内に気体が残存することも解消される。その結果、外部電極の接続不良といった欠陥がなくなる。
【００１９】
次に、この平面磁気素子の製造方法について説明する。
第１ステップ
内部に導体層９が埋め込まれた下部フェライト磁性層４を準備する。これは図３に示すように、２種類のシート（（ａ） はビア＋導体層、（ｂ） は導体層なし）を重ねて作成する。ここで、ビアは、フェライトシートにパンチで穴開けした後、Ａｇペーストを印刷法などで充填する。この下部フェライト磁性層４の作成に際しては、焼成前のものを重ねて同時に焼成してもいいし、焼成済のものを接着しても良い。また、 （ｂ）のシートが無く導体層９が磁気素子の外表面に露出していても良いが、ここでは （ａ）と（ｂ） のシートを重ねた場合について説明する。
【００２０】
第２ステップ
上記下部フェライト磁性層４の上に、図４（ａ）， （ｂ）に示すように、スパイラル状のコイル・パターン５および下部フェライト磁性層４のビア１０に接続する配置でコイル端子６を形成する。このスパイラル状のコイル・パターン５およびコイル端子６は、フォトリソグラフィー技術と電気銅めっき技術を用いて形成する。すなわち、全面に、下地めっき層としてＣｕシード層を成膜し、その上に、フォトレジストを塗布してから、平面コイル・パターンおよび端子を露光・現像し、レジストフレームを形成する。ついで、レジストフレーム内に、電気めっきでＣｕを析出させてから、レジストを剥離すると共に、エッチングによって不要なＣｕシード層を除去する。
【００２１】
第３ステップ
上記コイル・パターン５の隙間およびその上部に、図５に示すように、上部フェライト磁性層２を形成する。すなわち、フェライト磁性粉末をエポキシ樹脂に混ぜたぺーストを、スクリーン印刷法にて、平面コイル５のコイル線間および上部に印刷する。この場合、コイル・パターン５の隙間（コイル線間）は、フェライト粉末を分散させた樹脂複合体で充填することができ、上部フェライト磁性層２としては、同じくフェライトおよび樹脂の複合体で形成しても良いし、焼結フェライト基板を貼り付けても良い。
【００２２】
第４ステップ
上記平面磁気素子３の側面に露出した導体層９の端面に、図６に示すように、外部電極接続用の外部端子１１を取り付ける。この場合、導体層９の露出端面に、Ａｇ，Ｃｕ，Ｎｉ，Ｃｒなどの金属層を、めっき、スパッタ、蒸着法などを用いて外部端子１１として形成する。
なお、配線基板に接続するハンダとの濡れ性を改善するため、無電解めっきやバレル法電気めっき技術を用いて、外部端子１１の最表面に数μｍ 厚みのＳｎ層またはＳｎ合金層を設けるのが有利である。
【００２３】
なお、本発明におけるフェライトとしては、絶縁体であるＮｉＺｎ系フェライト、あるいは焼成温度を低くしたＮｉＣｕＺｎ系フェライトが好適である。
その組成については特に限定するものではないが、代表組成を示すと次のとおりである。なお、この組成は、磁気素子全体において、必ずしも同一組成とする必要はなく、下部フェライト、上部フェライトおよびコイル線間に充填するフェライトなど、場所に応じて適宜組成を変更することができる。
【００２４】
Ｆｅ_２０_３ ：４０〜５０ ｍｏｌ％
Ｆｅ_２０_３ が４０ ｍｏｌ％に満たないとフェライトの透磁率低下に伴うインダクタンスの劣化が著しい。逆に５０ ｍｏｌ％を超えるとＦｅ^２＋イオンの存在により電気抵抗が急激に低下して、高周波領域で使用する場合に渦電流の発生によりフェライトコアの損失が急増する。従って Ｆｅ_２０_３は４０〜５０ ｍｏｌ％程度とすることが好ましい。
【００２５】
ＮｉＯ：１５〜５０ ｍｏｌ％
ＮｉＯが１５ ｍｏｌ％に満たないと実用上必要なキュリー温度を得ることができず、逆に５０ ｍｏｌ％を超えると異相が析出し、磁気特性が低下するので、ＮｉＯは１５〜５０ ｍｏｌ％程度とすることが好ましい。
【００２６】
ＺｎＯ：１５〜３５ｍｏｌ ％
ＺｎＯは、インダクタンスとキュリー温度に大きな影響を与える。キュリー温度は、磁気素子の耐熱性を決定づける重要なパラメータである。ＺｎＯが１５ ｍｏｌ％に満たないと、キュリー温度は高いもののインダクタンスが低下し、一方３５ ｍｏｌ％を超えると、インダクタンスは高いもののキュリー温度が低下する。従って、ＺｎＯは１５〜３５ ｍｏｌ％程度とすることが好ましい。
【００２７】
ＣｕＯ：２０ ｍｏｌ％以下
ＣｕＯは、焼成温度を低減するのに有用な成分である。しかしながら、２０ ｍｏｌ％を超えると、焼成温度は低下するもののインダクタンスの劣化を招くので、含有させる場合には、ＣｕＯは ２０ｍｏｌ％以下とすることが好ましい。
【００２８】
Ｂｉ_２０_３ ：１０ ｍｏｌ％以下
Ｂｉ_２０_３ は、ＣｕＯと同じく、焼成温度を低下する効果がある。しかしながら、１０ ｍｏｌ％を超えると焼成温度は低下するものの、インダクタンスが劣化するため、含有させる場合にはＢｉ_２０_３ は１０ ｍｏｌ％以下程度とすることが好ましい。
【００２９】
ＭｎＯ：２０ ｍｏｌ％以下、ＭｇＯ：２０ ｍｏｌ％以下
ＭｎＯおよびＭｇＯはいずれも、インダクタンスを増加する効果のある成分であるが、２０ ｍｏｌ％を超えると飽和磁化の低下を招くので、含有させる場合にはそれぞれ２０ ｍｏｌ％以下で含有させることが好ましい。
【００３０】
以上、好適フェライトとして、ＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトについて主に説明したが、これ以外のフェライトであってもＮｉＺｎ系（ＮｉＣｕＺｎ系）フェライトと同等の特性を持つものであれば、いずれもが使用できるのはいうまでもない。
【００３１】
さらに、本発明に係る平面磁気素子３では、スパイラル型コイルを２つ以上配置しても良い。電気的に絶縁されたコイルを２ つ以上配置した場合には、トランスとしての機能を発揮できるからである。
【００３２】
【実施例】
実施例１
フェライトは、全て Ｆｅ_２Ｏ_３／ＺｎＯ／ＮｉＯ＝４９／２３／２８（ ｍｏｌ％）組成のものを用いた。
さて、上記の組成になるフェライトシートをドクターブレード法で作製し、図３（ａ） に相当する導体層はＡｇをスクリーン印刷することで作成した。これと導体層のないシート（図３（ｂ） に相当）を積層・焼結することにより、下部フェライト磁性層（基板）とした。ここで、ビアは、フェライトシートにパンチで穴開け後、Ａｇペーストを印刷法で充填した。なお、焼成後のＡｇ層の厚みは１０μｍ とした。この上に、下地めっき層として ０．５μｍ 厚みのＣｕシード膜を無電解めっき法で成膜した。ついで、この上にフォトレジストを塗布したのち、露光・現象処理を施して、スパイラル形状のレジストフレームおよび端子を形成した。その後、電気銅めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストおよび不要な下地めっき層を剥離・除去した。完成されたコイルは、ライン／スペース／高さ＝５０／２０／８０（μｍ ）、１４ターンであった。
【００３３】
次に、フェライト粉末を含むエポキシ樹脂ぺースト（フェライト粉末の体積率：５０ ｖｏｌ％）を、スクリーン印刷にて、コイル線間およびコイル上部に印刷後、硬化し、上部フェライト磁性層を形成した。また、磁気素子の側面に、Ｃｒをスパッタして外部電極を形成した。最後に、外部端子の表面に、Ｎｉ（３μｍ ）、Ｓｎ（６μｍ ）の順でめっきを施して、平面磁気素子を完成させた。
【００３４】
比較例１
Ｆｅ_２Ｏ_３／ＺｎＯ／ＮｉＯ＝４９／２３／２８（ ｍｏｌ％）組成のフェライト焼結基板（下部フェライト磁性層）上に、ポリイミド樹脂をスピンコートによって２０μｍ 厚成膜した後、全面に ０．５μｍ のＣｕを無電解めっき法で下地めっきとして成膜した。その上に、フォトレジストを塗布したのち、露光・現象処理を施して、スパイラル状のレジストフレームおよび端子を形成した。その後、電気銅めっきにより、レジストフレーム内にＣｕを析出させたのち、レジストおよび不要な下地めっきを剥離・除去した。完成されたコイルは、ライン／スペース／高さ＝５０／２０／８０（μｍ ）、１４ターンであった。
【００３５】
次に、フェライト粉末：５０ ｖｏｌ％含むエポキシ樹脂ペーストを、スクリーン印刷にて、コイル線間およびコイル上部に印刷し、硬化させて上部フェライト磁性層を形成した。なお、端子上部は、フェライト粉末含有のエポキシペーストを印刷せずに、空間（コンタクト・ホール）とした。このコンタクト・ホールにＡｇぺーストを充填し、硬化させて、外部電極を形成した。最後に、外部電極の表面にＮｉ（３μｍ ）、Ｓｎ（６ μｍ ）の順でめっきを施して、平面磁気素子を完成させた。
【００３６】
比較例２
比較例１で得られた平面磁気素子に、外部電極と下部フェライト磁性層を挟み込む形で、メタルキャップを取り付けて、図８に示した平面磁気素子を完成させた。
【００３７】
本発明の実施例１および比較例１，２で製造した平面磁気素子を、小型電源用のプリント基板上にてそれぞれ ２００個を自動マウンターを用いてハンダで装着した。
そして、プリント基板上の配線パターンと平面磁気素子の位置がずれている個数を数え、不良発生率を求めた。
また、基板と平面磁気素子の接着性を調査した。すなわち、基板から平面磁気素子を引き剥がす時に必要な荷重を求め、単位面積当たりに換算した。
さらに、実施例１、比較例１，２で得られた各 ２００個の平面磁気素子の端子間の抵抗を測定し、平均値を求めた。
得られた結果を比較して表１に示す。
【００３８】
【表１】

【００３９】
同表から明らかなように、本発明の平面磁気素子は、基板上の配線パターンとの位置合わせが容易なだけでなく、基板との接着も確実であることが分かる。
また、抵抗値も、実施例１は、比較例１，２に比べると小さい。この理由は、比較例１，２では、コンタクト・ホールにＡｇペーストを充填する際に気泡が生じ、そのために抵抗値が大きくなったものと考えられる。
【００４０】
【発明の効果】
かくして、本発明によれば、外部電極を、平面磁気素子の上面ではなく、側面に配置するようにしたので、平面磁気素子のプリント基板への実装が容易に行うことができる。また、平面磁気素子の中央に貫通孔を設けないので、貫通孔に気泡が残存し、外部電極の導通が低下するおそれもない。
【図面の簡単な説明】
【図１】本発明に従う平面磁気素子の断面図である。
【図２】外部導体パターンを形成した本発明に従う平面磁気素子の断面図である。
【図３】（ａ） は、ビアおよび導体層を含むフェライト磁性層の平面図、（ｂ） は単味のフェライト磁性層の平面図、（ｃ） はビアおよび導体層を埋設した下部フェライト磁性層の断面図である。
【図４】上記した下部フェライト磁性層の表面に平面コイルを形成した磁気素子の平面図（ａ） およびＡ−Ａ′での断面図（ｂ） である。
【図５】上記した平面コイルのコイル線間および上部に上部フェライト磁性層を形成した平面磁気素子の断面図である。
【図６】上記した平面磁気素子の側面に外部端子を設けた平面磁気素子の断面図である。
【図７】従来の平面磁気素子の断面図である。
【図８】メタルキャップを取り付けた従来の平面磁気素子の断面図である。
【符号の説明】
１ 外部電極
２ 上部フェライト磁性層
３ 平面磁気素子
４ 下部フェライト磁性層
５ 平面コイル
６ コイル端子
７ スルーホール
８ メタルキャップ
９ 導体層
１０ ビア
１１ 外部端子
１２ ハンダ
１３ 外部導体パターン

Claims (1)

1. 下部フェライト磁性層と上部フェライト磁性層との間に平面コイルを有する構造になる平面磁気素子において、該下部フェライト磁性層および上部フェライト磁性層のいずれか一方の内部または外表面に、該平面コイルの端子と同数の導体層を形成し、各々の導体層の一端をビアを介して平面コイルの端子と接続する一方、他端を磁気素子の側面に露出させ、さらに該側面に露出した導体層の端面に外部接続用の端子を接続したことを特徴とする表面実装性に優れた平面磁気素子。

Images