JP3628579B2

JP3628579B2 - 平面磁気素子およびスイッチング電源

Info

Publication number: JP3628579B2
Application number: JP2000050799A
Authority: JP
Inventors: 泰隆福田
Original assignee: JFE Chemical Corp
Current assignee: JFE Chemical Corp
Priority date: 2000-02-28
Filing date: 2000-02-28
Publication date: 2005-03-16
Anticipated expiration: 2020-02-28
Also published as: JP2001244124A

Description

【０００１】
【発明の属する技術分野】
本発明は平面磁気素子およびそれを装着したスイッチング電源に関する。
【０００２】
【従来の技術】
近年、携帯電話やノート型パソコンなどのような、電池で駆動される携帯機器の利用が進んでいる。これらの携帯機器に対しては、従来からさらなる小型・軽量化の要求があり、最近はこれに加えて、マルチメディア化への対応、すなわち、通信機能や表示機能の充実、あるいは画像データを含んだ大量情報の高速処理化など高機能が求められている。これに伴い、電池からの単一電圧を、ＣＰＵ、ＬＣＤモジュール、通信用パワーアンプなどの様々な搭載デバイスが必要とする各々の電圧レベルに変換できる電源の需要が増加してきた。そこで、携帯機器の小型・軽量化と高機能を両立させるために、電源に搭載されるトランス、インダクタなどの磁気素子の小型・薄型化を進めることが重要な課題となっている。
このような状況の下で、従来、焼結フェライトコアにコイルを巻いたトランス、インダクタが搭載されてきたが、薄型化が困難で電源の薄型化を阻害してきた。さらなる小型・軽量化のためＳｉ基板上に、金属磁性膜層／絶縁層／平面コイル層／絶縁層／金属磁性膜層で構成された平面インダクタが、例えば、日本応用磁気学会誌２０（１９９６）９２２頁や特開平４−３６３００６号公報に開示されている。
【０００３】
しかし、これら従来の平面インダクタは製造コストと特性の面からの問題点がある。すなわち、平面インダクタは、６〜７μｍの金属磁性膜をスパッタ法などで成膜することと、金属磁性膜と平面コイルの間に絶縁層を形成する必要があることで、従来の磁気素子に対して、コストアップが避けられないのである。
【０００４】
特性上の課題は以下の通りである。平面インダクタはＭＨｚ帯域の高周波で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大する。また、上下金属磁性膜がわずかな非磁性空間を介して対峙しているため、垂直交番磁束が平面コイルに鎖交し、渦電流が発生することによって損失が増大するという特性上の課題がある。前者に対しては、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化すること（特開平６−７７０５号公報）、後者に対しては、平面コイル導体を複数に分割した導体ラインにすること（特開平９−１３４８２０号公報）によって特性改善の対策をとっているが十分とはいえない。
【０００５】
これらを解決するために、金属磁性膜の代わりに印刷法やシート法で形成したフェライト磁性膜を用いた平面型磁気素子が特開平１１−２６２３９号公報に開示されている。これはフェライト粉にバインダを混ぜた磁性ペーストをＳｉ基板上に印刷、焼成することによって高抵抗のフェライト磁性膜を形成し、この膜上にコイルパターンをメッキ法などで形成した後、さらにその上に磁性膜を構成して磁気素子とするものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、この特開平１１−２６２３９号公報の技術でも、未だ次の問題があった。
【０００７】
（１）上部フェライト磁性膜を形成するときＣｕコイルと同時に焼成するので、特にＣｕコイルの場合、上部フェライトを下部フェライトと同じ焼結工程で焼成するとＣｕコイルの酸化や変形により、コイル特性の劣化、断線などを生ずる。
【０００８】
（２）下部フェライトを焼成体で構成した場合、表面に凹凸やマイクロクラックが生じやすい。この上に平面コイルを形成した場合、コイルの形状不良が発生し、短絡や導通不良が生じ易い。
【０００９】
（３）Ｃｕコイルを形成するとき、通常、下地メッキ層を形成した後Ｃｕを電気メッキする。電気メッキはバルクと同じ純金属が得られるため、小さな比抵抗となり、好ましいが、下地メッキ層とフェライト層や平面コイルとの接着不良が生じ易い。
【００１０】
本発明の目的は、これらの問題を解決した改善された平面磁気素子を提供することにある。また、このような磁気素子を用いたスイッチング電源を提供する。
【００１１】
【課題を解決するための手段】
本発明者らは、フェライト磁性膜を用いた平面型磁気素子の特性向上について鋭意検討し、以下の手段を用いることによって上記目的を達成できることを知見し本発明を完成した。以下に具体的な手段について詳述するが、これらは単独の適用だけでなく、２つ以上の手段を組み合わせてより大きな効果を得ることが可能である。
【００１２】
本発明の磁気素子は、第１のフェライト磁性膜の面上に平面コイルを有し、その上に第２のフェライト磁性膜が形成され、前記平面コイルと導通している外部電極を有する平面磁気素子であって、前記第１、第２のフェライト磁性膜の一方又は双方が、フェライト磁性粉を樹脂バインダで固着してなるフェライト磁性膜であることを特徴とする平面磁気素子である。ここでは第１のフェライト磁性膜は上記下部フェライト磁性膜に相当し、第２のフェライト磁性膜は上記上部フェライト磁性膜に相当する。
【００１３】
第２のフェライト磁性膜の形成はＣｕコイルと同時に行わなくてはならない。従って、第１のフェライト磁性膜と同じ焼結工程を経るとＣｕコイルの酸化や変形により、コイル特性を大きく損ねる。一方、Ｃｕコイルの酸化を防ぐため窒素中などの不活性雰囲気中で焼成すると、フェライトの酸化の程度が変わって磁気特性の劣化を招く。これらを解決する手段について検討を重ねた結果、第１、第２のフェライト磁性膜のうち、少なくともＣｕコイルと同時に形成しなくてはならない第２のフェライト磁性膜を、フェライト磁粉を樹脂バインダで固着した低温合成膜とすると、高温処理をしないのでＣｕコイルの磁化、変形が防止され特性劣化がなくなる。このとき、バインダ樹脂としては、ポリイミド樹脂、エポキシ樹脂などが好適であるが、これらに限定されない。フェライト磁性粉の含有量は６０〜９０質量％程度とするのがよい。なお、第１のフェライト磁性膜は、焼結タイプでもよく、フェライト磁粉を樹脂バインダで固着した樹脂固着タイプのいずれてとしてもよいが、薄型化を達成するためには前者の方が好ましい。
【００１４】
また、本発明の平面磁気素子は、前記第１のフェライト磁性膜と平面コイルとの間に、樹脂層またはガラス層（以下これらを平滑層とも称す）を有することとすると好ましい。本発明の第１のフェライト磁性膜を焼成体で構成した場合、表面に凹凸やマイクロクラックが存在する。この上に平面コイルを形成した場合、コイルの形状不良が発生し、短絡や導通不良などを生ずる場合がある。これらの不良をなくす手段として、上記のフェライト磁性粉を樹脂バインダで固着する手段と共に、焼成後の第１のフェライト磁性膜の表面に樹脂やガラス層を形成して硬化し、表面を平滑化すると有効なことを見出した。このとき、樹脂又はガラスの厚みが０．０１μｍ未満ではその効果に乏しく、１０μｍを越えるとエアギャップとなってインダクタンスの低下や磁束の漏洩を引き起こして好ましくない。したがって、平滑層の厚みを０．０１〜１０μｍとするとよい。
【００１５】
次に、本発明の前記平面コイルの第１のフェライト磁性膜側に、Ｃｕ、Ｎｂ／Ｃｕ、Ｔａ／Ｃｕ、Ｍｏ／Ｃｕ、Ｗ／Ｃｕ、Ｃｒ／Ｃｕ、Ｎｉ／Ｃｕ、Ｆｅ／Ｃｕ及びＣｏ／Ｃｕからなる群から選ばれたいずれかの層を形成した後、８０〜４００℃で熱処理して得たメッキ下地層を有し、かつ、前記平面コイルが電気メッキで形成されたＣｕとした平面磁気素子が好適である。これについて説明すると次の通りである。Ｃｕコイルを形成する手段としては、電気メッキ法、無電解メッキ法、印刷・焼成法などがある。このうち、印刷焼成法は信号用に用いられるチップインダクタに多用されているが、バインダ成分の混入や焼成不完全などから、比抵抗が劣化する問題がある。無電解メッキは、Ｃｕの析出速度が遅いということに加えて、材料によっては、還元剤からＢやＰの混入があり、問題がある。これに対して、電気メッキはバルクと同じ小さな比抵抗をもつ純金属が生産性よく得られる。したがって、本発明の磁気素子には電気メッキ法によるＣｕコイルがより好適である。平面コイルを電気メッキで形成する場合、フェライト膜が電気的に絶縁体なため、電極となるメッキ下地が必要である。メッキ下地材料について、フェライト膜、および平面コイルとの密着性の観点から検討を重ねたところ、第１のフェライト磁性膜または平滑層の上にＣｕをスパッタ法等のドライプロセス、もしくは／および、無電解メッキ法で形成した後、８０〜４００℃で熱処理し、電気メッキ法でＣｕコイルを形成すると接着強度が向上し、好適である。また第１のフェライト磁性膜又は平滑層の上にＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏの何れかの層とさらにその上層にＣｕをスパッタ法等のドライプロセス、もしくは／及び、無電解メッキ法で形成した後、８０〜４００℃で熱処理し、電気メッキ法でＣｕコイルを形成しても同様である。接着強度が向上する理由は、Ｃｕが拡散して接着強度アップするものと考えられる。
【００１６】
次に、フェライト磁性粉の組成について述べる。フェライト磁性粉の組成は、Ｆｅ_２Ｏ_３：４０〜５０ｍｏｌ％、ＺｎＯ：１５〜３５ｍｏｌ％，ＣｕＯ：０〜２０ｍｏｌ％、Ｂｉ_２Ｏ_３：０〜１０ｍｏｌ％、残部はＮｉＯおよび不可避不純物からなると好適である。この組成は、上部フェライト、下部フェライト、フェライト／基板界面など、場所によって最適な組成に違えてもかまわない。磁性粉の組成をこのように限定した理由は以下の通りである。
【００１７】
Ｆｅ_２Ｏ_３：４０〜５０ｍｏｌ％
Ｆｅ_２Ｏ_３が５０ｍｏｌ％を越えるとＦｅ^２＋イオンの存在により電気抵抗が急激に低下する。電気抵抗の低下は高周波領域で使用するとき渦電流の発生でフェライトコアの損失を急激させてしまう。また、４０ｍｏｌ％未満になるとフェライトの透磁率低下にともなうインダクタンスの劣化が大きいため、４０〜５０ｍｏｌ％とした。
【００１８】
ＺｎＯ：１５〜３５ｍｏｌ％
ＺｎＯはインダクタンスとキュリー温度に大きな影響を与える。キュリー温度は磁気素子の耐熱性を求める重要なパラメータである。１５ｍｏｌ％未満ではキュリー温度は高いもののインダクタンスが低下する。一方、３５ｍｏｌ％を越えるとインダクタンスは高いものの、キュリー温度が低下する。従ってＺｎＯは１５〜３０ｍｏｌ％に限定した。
【００１９】
ＣｕＯ：０〜２０ｍｏｌ％
ＣｕＯは焼成温度を下げるために加える。２０ｍｏｌ％を越えると焼成温度は低下するがインダクタンスが劣化するため上限を２０ｍｏｌ％とした。
【００２０】
Ｂｉ_２Ｏ_３：０〜１０ｍｏｌ％
Ｂｉ_２Ｏ_３はＣｕＯと同じく焼成温度を低下する効果がある。１０ｍｏｌ％を越えると焼成温度は低下するがインダクタンスが劣化するため上限を１０ｍｏｌ％とした。
【００２１】
なお、第１のフェライト磁性膜を焼成して得る場合の組成は、前記したフェライト磁性粉と同じ組成範囲であることが好ましい。好ましい理由はフェライト磁性粉と同じである。
【００２２】
次に、本発明の前記フェライト磁性粉として、原料粉末を７５０〜１２００℃で焼成（仮焼）した後、粉砕し、さらに６００〜１０００℃で熱処理した磁性粉を用いると好適である。樹脂バインダで固着するフェライトは微粉状で使用するため、焼成体に比べて磁気特性が劣化する傾向にある。磁気特性の劣化を抑制する手段を検討した結果、スピネル化度を高めることと、粉砕時の歪みを解放することが重要なことを見出した。即ち、Ｆｅ_２Ｏ_３、ＺｎＯ、ＣｕＯ、Ｂｉ_２Ｏ_３、ＮｉＯの原料粉末を混合後、７５０〜１２００℃で仮焼して、粉砕後、６００〜１０００℃で熱処理することによって、粒径１μｍ程度の磁気特性の良好なフェライト磁性粉が得られる。仮焼温度が７５０℃未満では、スピネル化が十分進まず、１２００℃を越えると焼結が進行して粉砕が困難になる。したがって、仮焼温度としては、７５０〜１２００℃が好ましい。粉砕後の熱処理温度が６００℃未満では歪み解放効果に乏しく、１０００℃を越えると焼結が進み、ペースト化して印刷する成膜工程が困難となる。従って、粉砕後の熱処理温度は６００〜１０００℃が好ましい。
【００２３】
樹脂バインダに混ぜるフェライト磁性粉の比表面積（ＢＥＴ値）は、１〜１０ｍ^２／ｇが好適である。比表面積（ＢＥＴ値）が１ｍ^２／ｇ未満では印刷精度を損ね、比表面積（ＢＥＴ値）が１０ｍ^２／ｇを越えるとペースト化が困難となり、このようなペーストを用いたフェライト層は表面の凹凸が大きく、インダクタンスの低下を招く。
【００２４】
本発明の第２のフェライト磁性膜のコンタクトホールには外部電極が配設される。Ｎｉ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕもしくはこれらを含む合金粉を主成分とする導体ペーストを熱処理して固化し、さらにその上にＮｉ、Ｓｎの順に膜を積層して形成することが好適である。この外部電極の製造方法の一例を以下に示す。但し、本発明はこれに限定されるものではない。導体ペーストを印刷後、１００〜４００℃で固化する。さらにこの上にＮｉ、Ｓｎを順にメッキすることによって外部電極とする。
【００２５】
なお、本発明の平面磁気素子と回路基板とを接続する手段としては、半田リフロー工程による半田付けが好ましいが、平面磁気素子の外部電極と回路基板の接続端子間を、ワイヤーボンディング法やバンプ接続法などの別の接続手段を用いてもよい。
【００２６】
本発明は、さらに上記の平面磁気素子をスイッチング電源に搭載することによって、薄型化のスイッチング電源を得ることができる。
【００２７】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
【００２８】
図２は本発明に係る平面磁気素子１０の外形の斜視図を示すもので、そのＡ−Ａ断面図を図１に示した。平面磁気素子１０は第１のフェライト磁性膜１１、平面コイル１３、第２のフェライト磁性膜１２を積層し、平面コイルの端子１４に外部電極１５を取り付けたものである。この平面磁気素子１０の第２のフェライト磁性膜１２は、フェライト磁性粉を樹脂バインダで固着したフェライト磁性膜としたことが本発明の特徴である。
【００２９】
図４は基板２０上に形成した平面磁気素子１０の斜視図であり図３はそのＢ−Ｂ断面図である。図１と異なる点は、基板２０を有すること、第１、第２のフェライト磁性膜１１、１２の双方がフェライト磁性粉を樹脂バインダで固着したフェライト磁性膜となっていることである。
【００３０】
図５は第２のフェライト磁性膜１２をフェライト磁性粉を樹脂バインダで固着したフェライト磁性膜とした例、図６は第１、第２のフェライト磁性膜１１、１２の双方をフェライト磁性粉を樹脂バインダで固着したフェライト磁性膜としたものである。図７は図５の第１のフェライト磁性膜上に樹脂層又はガラス層１６を形成したもので、第１のフェライト磁性膜上面の凹凸による平面コイル形状の不整合を改善したものである。図８は図７の樹脂層又はガラス層１６が、コイル１３の下面のみに施されていてもよいことを示し、図９は図７の樹脂層又はガラス層１６の上にＣｕコイルの下地メッキ層１７を設けたものである。図１０は、第１のフェライト磁性膜をフェライト磁性粉を樹脂バインダで固着した磁性膜とした場合には、樹脂層又はガラス層１６による上面平坦化を省略してＣｕコイルの下地メッキ層１７を形成することができることを示している。
【００３１】
図１１は、実施例のスイッチング電源を示すＤＣ／ＤＣコンバータの回路図である。入力端子３１に加えられた入力電圧Ｖｉｎはコンデンサ３２、インダクタ３３、スイッチング素子３４で交流に変換されて昇降圧されダイオード３５、コンデンサ３６からなる整流回路で整流されて出力端子３７に直流出力Ｖｏｕｔとして出力される。電源回路としてはこれに限定されるものではないが、図１１は一例として昇圧型ＤＣ／ＤＣコンバータの基本回路を示したものである。
【００３２】
【実施例】
次に、本発明を実施例によりさらに詳細に説明する。
【００３３】
（実施例１）
Ｓｉ基板上に、Ｆｅ_２Ｏ_３／ＺｎＯ／ＣｕＯ／ＮｉＯ＝４９／２３／１２／１６（ｍｏｌ％）組成のフェライト磁性粉を含んだペーストをスクリーン印刷法にて下部フェライト（第１のフェライト磁性膜）として成膜し、引き続き大気中９５０℃で焼成した。焼成後の膜厚は４０μｍである。次に、フェライト膜上にポリイミド樹脂（樹脂層）をスピンコートにより塗布した後、熱硬化させた。硬化後の膜厚は３μｍである。引き続きこの上に、メッキ下地としてＣｕ１．０μｍをスパッタ法で成膜した。この上にフォトレジストを塗布した後、フォトエッチングによりライン幅４０μｍ／ライン間隔４０μｍ、厚み４０μｍ、３ターン＋３ターンのダブルスパイラルコイル（３ターンのスパイラルコイルが２個直列に並んで、かつ両方のコイル間の相互インダクタンスは正になっている仕様）のレジストフレームを形成した。
【００３４】
次に、電気メッキにより、レジストフレーム内にＣｕを析出させた後、レジストフレーム剥離、湿式エッチングでコイル間のメッキ下地を取り除いて平面コイルとした。次に、Ｆｅ_２Ｏ_３／ＺｎＯ／ＣｕＯ／ＮｉＯ＝４９／２３／１２／１６（ｍｏｌ％）組成のフェライト磁性粉を含んだエポキシ樹脂ペーストをスクリーン印刷法にて上部フェライト（第２のフェライト磁性膜）として成膜し、１５０℃で熱硬化した。さらに、上部フェライトのコンタクトホール上にＡｇペーストで外部電極を印刷・熱硬化した後、Ａｇ電極上にＮｉ／Ｓｎメッキをすることによって、外寸法５ｍｍ×５ｍｍ×０．９ｔ（ｍｍ）で、外部電極を有する基板付き表面実装型平面磁気素子（適合例１）とした。この素子を９０℃、９５％ＲＨ雰囲気下に１５時間放置することによって基板を剥離し、基板のない（基板フリー）表面実装型平面磁気素子（適合例２）とした。外部電極を有することで表面実装技術が適用できるとともに、基板フリー素子は約２００μｍと非常に薄い素子を実現することができた。
【００３５】
（実施例２）
下部フェライトと平面コイル間の平滑層の種類と厚みを表１に示すように変化させた以外は、実施例１と同じ方法で作製した磁気素子の例を適合例３〜１０として表１に示した。表中インダクタンスＬは５ＭＨｚにおける値、コルの直流抵抗Ｒｄｃの幅は、各々の例の磁気素子１００個の値である。平滑層を０．０１〜１００μｍ付与するとインダクタンス、直流抵抗値ともに良好な結果を示している。
【００３６】
【表１】

【００３７】
（実施例３）
実施例１に示す方法で作製した下部フェライト（第１のフェライト磁性膜）上に、Ｃｕ単独、又はＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｃｒ、Ｎｉ、Ｆｅ、もしくはＣｏとＣｕとを重ねた被膜を表２に示す仕様で総厚１μｍになるように成膜した。引き続きこの上に、実施例１と同じく電気メッキでコイルパターンを形成した。次に、表２の温度で加熱処理後、実施例１と同じ方法で、第２のフェライト磁性膜を形成して外部電極を取り付け磁気素子を製作した。また、比較のため、無電解メッキ、印刷・焼成法によっても同一のパターンを形成し、実施例１と同じ方法で磁気素子を製作した。各々の場合のコイルの直流抵抗Ｒｄｃとコイルの密着強度を表２に適合例１１〜２４として示した。なお、密着強度は第２のフェライト磁性膜を形成していないサンプルを用いてテープ試験により行い、適合例１１における値を１とした相対強度で示した。この結果から、Ｃｕ単層、又はＣｕとＮｂ、Ｔａ、Ｍｏ、Ｗ、Ｃｒ、Ｎｉ、ＦｅもしくはＣｏを積層し、８０〜４００℃で熱処理した膜の電気メッキを施した場合が、より好適なコイルとなっていることがわかる。
【００３８】
【表２】

【００３９】
（実施例４）
フェライト磁性粉の組成を各々表３とした以外は実施例１と同じ方法で磁気素子を作製しそのインダクタンス（５ＭＨｚ）とフェライト材料の飽和磁化およびキュリー温度を測定して表３にまとめた。表３の結果から、適切な組成において良好な特性が得られることがわかる。各適合例の直流抵抗は０．５〜０．６Ωであった。なお表３中の品質係数は、｛インダクタンス／（鉄損＋銅損）｝を示すものである。
【００４０】
【表３】

【００４１】
（実施例５）
上部フェライト磁性層（第２のフェライト磁性膜）に用いるフェライト磁性粉の熱処理条件を表４とした以外は実施例１と同じ方法で磁気素子を作製した。表中、飽和磁化（Ｔ）と保磁力（Ａ／ｍ）は粉体を振動試料型磁力計（ＶＳＭ）で測定した値、インダクタンスＬ（５ＭＨｚ）は磁気素子の値である。結果を表４にまとめた。このことにより、原料粉末を７５０〜１２００℃で仮焼し、粉砕後、６００〜１０００℃で熱処理したフェライト磁性粉を用いれば良好な特性を得られることがわかる。
【００４２】
【表４】

【００４３】
（実施例６）
上部フェライト（第２のフェライト磁性膜）に用いるフェライト粉の比表面積（ＢＥＴ値）を表５とした以外は、実施例１に同じ方法で磁気素子を作製した。インダクタンスＬは５ＭＨｚでの値である。結果を表５に示した。比表面積が１〜１０ｍ^２／ｇの磁性粉を用いれば良好な特性が得られることがわかる。なお、各適合例の直流抵抗は０．５〜０．６Ωであった。
【００４４】
【表５】

【００４５】
（比較例１）
Ｓｉ基板上にＦｅ_２Ｏ_３／ＺｎＯ／ＣｕＯ／ＮｉＯ＝４９／２３／１２／１６（ｍｏｌ％）組成のフェライト磁性粉を含んだペーストをスクリーン印刷法にて下部フェライトとして成膜し、引き続き大気中９５０℃で焼成した。焼成後の膜厚は４０μｍである。次に、フェライト膜上にポリイミド樹脂をスピンコートにより塗布した後、熱硬化させた。硬化後の膜厚は３μｍである。引き続きこの上に、メッキ下地としてＣｕ１．０μｍをスパッタ法で成膜した。この上にフォトレジストを塗布した後、フォトエッチングによりライン幅４０μｍ／ライン間隔４０μｍ、厚み４０μｍ、３ターン＋３ターンのダブルスパイラルコイル（３ターンのスパイラルコイルが２個直列に並んで、かつ両方のコイル間の相互インダクタンスは正になっている仕様）のレジストフレームを形成した。次に、電気メッキにより、レジストフレーム内にＣｕを析出させた後、レジストフレーム剥離、湿式エッチングでコイル間のメッキ下地を取り除いて平面コイルとした。次に、Ｆｅ_２Ｏ_３／ＺｎＯ／ＣｕＯ／ＮｉＯ＝４９／２３／１２／１６（ｍｏｌ％）組成のフェライト磁粉を含んだペーストをスクリーン印刷法にて上部フェライトとして成膜し、９５０℃で焼成した。さらに、上部フェライトのコンタクトホール上にＡｇペーストで外部電極を印刷・熱硬化した後、Ａｇ電極上にＮｉ／Ｓｎメッキをすることで、外寸法５ｍｍ×５ｍｍ×０．９ｔ（ｍｍ）で、外部電極を有した表面実装型平面磁気素子とした。インダクタンスは２〜２．１μＨであったが直流抵抗は０．５〜∞（Ω）であった。なお、実施例、比較例のインダクタンス、直流抵抗は１００個のサンプルのバラツキを示すものである。
【００４６】
【発明の効果】
本発明によれば、平面コイルにおけるコイルの特性の劣化、断線等を効果的に防止することができ、またコイルの下部フェライトを焼成体で構成した場合、表面に凹凸やマイクロクラックを生じてコイルの形状不良が発生するのを防止することが可能となった。さらにコイルを電気メッキにより形成する場合にフェライト層との密着不良を防止することができる。このような平面磁気素子を用いると高性能スイッチング素子を達成することが可能となった。
【図面の簡単な説明】
【図１】本発明の平面磁気素子の断面図である。
【図２】本発明の平面磁気素子の斜視図である。
【図３】本発明の別の態様の平面磁気素子の断面図である。
【図４】本発明の別の態様の平面磁気素子の斜視図である。
【図５】実施例の平面素子の断面図である。
【図６】実施例の平面素子の断面図である。
【図７】実施例の平面素子の断面図である。
【図８】実施例の平面素子の断面図である。
【図９】実施例の平面素子の断面図である。
【図１０】実施例の平面素子の断面図である。
【図１１】スイッチング電源の例を示すＤＣ／ＤＣコンバータの回路図である。
【符号の説明】
１０平面磁気素子
１１第１のフェライト磁性膜
１２第２のフェライト磁性膜
１３平面コイル
１４端子
１５外部電極
１６樹脂層又はガラス層
１７下地メッキ層
２０基板
３０ＤＣ／ＤＣコンバータ
３１入力端子
３２コンデンサ
３３インダクタ
３４スイッチング素子
３５ダイオード
３６コンデンサ
３７出力端子

Claims

第１のフェライト磁性膜の面上に平面コイルを有し、その上に第２のフェライト磁性膜が形成され、前記平面コイルと導通している外部電極を有する平面磁気素子であって、前記第１、第２のフェライト磁性膜の一方又は双方がフェライト磁性粉を樹脂バインダで固着してなるフェライト磁性膜であることを特徴とする平面磁気素子。
前記第１のフェライト磁性膜と平面コイルとの間に、樹脂層またはガラス層を有することを特徴とする請求項１記載の平面磁気素子。
前記第１のフェライト磁性膜と電気メッキで形成されたＣｕ製の平面コイルとの間にＣｕ、Ｎｂ／Ｃｕ、Ｔａ／Ｃｕ、Ｍｏ／Ｃｕ、Ｗ／Ｃｕ、Ｃｒ／Ｃｕ、Ｎｉ／Ｃｕ、Ｆｅ／Ｃｕ及びＣｏ／Ｃｕからなる群から選ばれたいずれかの層を形成した後、熱処理して得たメッキ下地層を有することを特徴とする請求項１または２記載の平面磁気素子。
前記第１のフェライト磁性膜の他方の面に基板を有することを特徴とする請求項１〜３のいずれかに記載の平面磁気素子。
請求項１〜４のいずれかに記載の平面磁気素子が装着されたことを特徴とするスイッチング電源。