JP2010098199A

JP2010098199A - インダクタンス素子及びその製造方法

Info

Publication number: JP2010098199A
Application number: JP2008269233A
Authority: JP
Inventors: Homare Masuda; 誉増田; Katsuyuki Kayahara; 勝之萱原; Takefumi Yoshikawa; 武文吉川; Takumi Takahashi; 巧高橋; Kazuyoshi Kobayashi; 和義小林; Keisuke Ishii; 佳祐石井
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2008-10-18
Filing date: 2008-10-18
Publication date: 2010-04-30

Abstract

【課題】信頼性を保ちながら、対向する導体パターン間の静電容量結合性成分を低減することができる小型化・低背化・高周波化に適したインダクタンス素子を提供する。
【解決手段】コモンモードチョークコイル１０は、絶縁体層１６と、該絶縁体層１６の内部に対向配置された一対のコイル形状の導体パターン１８，２０と、前記絶縁体層１６を挟み込む絶縁性の基板１２，１４と、コア２４により構成される。前記導体パターン１８，２０のコイル部１８Ａ，２０Ａの間には、低誘電率層２２と絶縁体層１６Ｂが存在している。前記低誘電率層２２は、多量の独立閉気孔を含有しており、導体パターン１８，２０間の静電容量結合性成分を低減させることができる。このため、従来構造と同特性を有するコモンモードチョークコイルにおいて、コイル部１８Ａ，２０Ａ間の間隔ＩＡを短くして、小型化・低背化を図ることができる。
【選択図】図１

Description

本発明は、コモンモードチョークコイルやアンテナ素子として利用されるインダクタンス素子及びその製造方法に関し、更に具体的には、対向する導体パターン間の静電容量結合性成分の低減に関するものである。

磁気的に結合した２回路のコイルは互いに影響を及ぼし合い、信号を通過させ、ノイズを除去する働きがある。信号電流により生じる磁界は、二つのコイルで相互に打ち消し合い、フェライトに磁界の変化を及ぼさないため、交流信号を通過させることができる。しかしながら、ノイズがコイル部を通過しようとするときには、それらにより生じる磁界は二つのコイルで強め合うため、フェライトの磁界に変化を及ぼし、フェライトのノイズ除去作用によりノイズが通過しにくくなる。

これらの作用を効果的にするためには、２つのコイルの磁気結合量を大きくし、静電結合量を小さくする必要がある。この磁気結合量を大きくするためには、２つのコイルを近付けることが必要となる。一般的に、コモンモードチョークコイルの回路構成は、図２３(A)に示すようになっている。また、構造的には、巻線や積層などで部品内部に二つのコイルが対に形成されているのが一般的である。積層タイプでは、図２３(B)に示すように、二つのコイルを積層した形状となっている。図２３(B)に示すコモンモードチョークコイル３００は、複数の絶縁体層３０６Ａ〜３０６Ｃからなる絶縁体層３０６と、該絶縁体層３０６の内部に対向するように形成された一対のコイル形状の導体パターン３０８，３１０と、前記絶縁体層３０６を挟み込む基板（フェライト基板など）３０２，２０４により構成されている。前記導体パターン３０８，３１０の間には絶縁体層３０６Ｂが存在している。このようなコモンモードチョークコイル３００は、ＭＬＣＩ（Multilayer Ceramic Inductors）のプロセスや、配線を高精細に形成するフォトリソ工法などを利用して製作される。

ところで、コモンモードチョークコイルを設計する場合には、コイル層（導体パターン）間の距離やコイル線の太さ、線間距離を設定することで狙いとする特性を得る。また、小型化・低背化の要求が高いため、各層の厚みを薄くできると都合がよい。しかしながら、上述した背景技術では、一般的なポリイミド等の永久レジストが用いられているため、レジストを薄くしようとするとコイル間に生じる静電容量結合性成分が増大してしまう。従って、２つのコイル間に生じる静電容量結合性成分を抑えるためには、コイル層間の距離（図２３(C)の間隔ＩＤに相当）が所定の厚み以上となるように絶縁体層を形成する必要があり、これは製品を小型化ないし低背化、更に高周波化するための阻害要因となっている。下記特許文献１には、第１及び第２のスパイラル状導体を備えるコモンモードチョークコイルにおいて、前記第１及び第２のスパイラル状導体間に空洞を設けることによって、スパイラル状導体間の容量成分を低減することが開示されている。
特開２００８−１０８９０３号公報

ところで、誘電体や磁性体を利用したインダクタンス素子には、上述したコモンモードチョークコイルのほかに、アンテナ素子なども含まれる。図２４(A)には、従来の磁性体による波長短縮効果を利用して小型化したループアンテナの外観斜視図が示されており、図２４(B)には前記(A)を＃２４−＃２４線に沿って切断し矢印方向に見た端面が示されている。同図に示すように、アンテナ素子３２０は、フェライト基板３２２上に、微小ループアンテナの導体パターン３２４が形成された構造となっている。前記導体パターン３２４は、例えばＡｇ，Ｃｕ，Ｎｉなどであって、印刷，メッキ，スパッタなどの適宜工法によって形成されている。

しかしながら、以上のような背景技術には次のような不都合がある。まず、従来のフォトリソ工法を用いたコモンモードチョークコイル構造は、ポリイミド等の永久レジストをコイル層間（導体パターン間）に用いるために、誘電率の低い材料を形成することができないという不都合がある。また、前記特許文献１に記載の技術では、対向するコイル層間のみならず、同一面内で隣接する導体間にも空間が存在しているため、全体として空間が多く、周囲温度変化により空間内に存在する気体が膨張収縮し、その応力によって素子の破壊や特性のドリフトが生じたり、更には空間内の内圧変化による呼吸作用により周囲の湿り空気が浸入し、素子の破壊や素子の絶縁不良等を生じたりするなど、製品の信頼性が低いという不都合がある。更に、前記図２４に示したアンテナ素子構造では、導体パターン３２４のアスペクト比（図２４(B)のＨ／Ｗ）を高くすることが困難である。また一般的に、アンテナの高効率化のためには低抵抗配線を必要とし、これを達成するために高アスペクト比の導体層を形成する。しかし、図２４に示す素子構造で導体パターンを高アスペクト比にすると、導体パターンが空気中にせり出すのみである。従って、この導体パターンを高アスペクト比化しても、磁性体や誘電体から離れるのみであり、波長短縮効果の恩恵が薄れてしまう。

本発明は、以上の点に着目したもので、その目的は、信頼性を保ちながら、対向する導体パターン間の静電容量結合性成分を低減することができる小型化・低背化・高周波化に適したインダクタンス素子とその製造方法を提供することである。

前記目的を達成するため、本発明のインダクタンス素子は、絶縁体中に、一対の導体パターンが対向配置されたインダクタンス素子であって、前記絶縁体のうち、前記一対の導体パターンで挟まれた部分に、多数の独立閉気孔を含有する低誘電率層又はギャップ層を設けたことを特徴とする。主要な形態の一つは、前記低誘電率層又はギャップ層を、前記一対の導体パターンの少なくとも一方に直に接する位置に設けたことを特徴とする。他の形態は、前記ギャップ層が、空気層，真空層，不活性ガス層，非腐食性ガス層のいずれかであることを特徴とする。

他の発明のインダクタンス素子は、一対の導体パターンが、多数の独立閉気孔を含有する低誘電率層の両主面に対向配置されるとともに、前記一対の導体パターン及び低誘電率層が、絶縁体中に埋め込み形成されていることを特徴とする。

他の形態は、前記いずれかに記載のインダクタンス素子において、前記絶縁体がフェライトであって、前記導体パターンが、絶縁体に設けられた配線溝の表面に形成された銀膜又は銅膜と、電解メッキもしくは半田浴によって前記配線溝に充填された導体とからなることを特徴とする。更に他の形態は、前記導体パターンを形成するための配線溝が前記絶縁体に設けられているときに、前記配線溝の表面に、ポリシラザンのシリカ転化によるＳｉＯ_２層を設けることで、前記配線溝表面を平坦化したことを特徴とする。

本発明のインダクタンス素子の製造方法は、ベースの絶縁体層上に、第１の導体パターンを含む絶縁体層を形成する工程，前記第１の導体パターンを含む絶縁体層上に、他の絶縁体層を形成する工程，前記他の絶縁体層に、前記第１の導体パターンの表面が露出するように、該導体パターンに対応する形状の空隙を形成する工程，前記空隙を形成した絶縁体層上に、前記第１の導体パターンと対向する第２の導体パターンを含む絶縁体層を設ける工程，を含むことを特徴とする。

主要な形態の一つは、前記第２の導体パターンを含む絶縁体層を設ける工程の前に、前記空隙を形成した絶縁体層上に更に他の絶縁体層を設ける工程，を含むことを特徴とする。他の形態は、前記第２の導体パターンを含む絶縁体層を設ける工程，又は、前記更に他の絶縁体層を設ける工程を、空気，真空，不活性ガス，非腐食性ガスのいずれかの雰囲気中で行うことによって、前記空隙が、空気，真空，不活性ガス，非腐食性ガスのいずれかで置換されたギャップ層を形成することを特徴とする。更に他の形態は、前記第２の導体パターンを含む絶縁体層を設ける工程，又は、前記更に他の絶縁体層を設ける工程の前に、前記空隙に、多数の独立閉気孔を含有する低誘電率層を形成するための低誘電率材料を充填する工程，を含むことを特徴とする。

他の発明のインダクタンス素子の製造方法は、ベースの絶縁体層上に、第１の導体パターンを含む絶縁体層を形成する工程，前記第１の導体パターンを含む絶縁体層上に、多数の独立閉気孔を含有する低誘電率層を形成する工程，該低誘電率層上に、前記第１の導体パターンと対向する第２の導体パターンを含む絶縁体層を形成する工程，を含むことを特徴とする。

他の形態は、前記いずれかに記載のインダクタンス素子の製造方法において、前記絶縁体層がフェライトであるときに、該絶縁体層に含まれる第１又は第２の導体パターンは、前記絶縁体層に設けられており導体パターンに対応する形状の溝の表面に、銀膜又は銅膜を形成する工程，該工程によって銀膜又は銅膜が形成された溝に、電解メッキもしくは半田浴によって導体を充填する工程，によって形成されることを特徴とする。

更に他の発明のインダクタンス素子の製造方法は、絶縁体層の一方の主面に、導体パターンに対応する形状の溝を形成する工程，該溝に導体ペーストを塗布する工程，前記導体ペーストを乾燥させたときの体積収縮により、前記絶縁体層の主面より凹んだ導体パターンを得る工程，前記工程によって導体パターンが形成された絶縁体層同士を、それぞれの導体パターンが対向するように主面同士を貼り合わせ、一対の導体パターン間にギャップ層を形成する工程，を含むことを特徴とする。主要な形態の一つは、前記導体パターンが形成された絶縁体層同士を貼り合わせる工程を、空気，真空，不活性ガス，非腐食性ガスのいずれかの雰囲気中で行うことによって、空気，真空，不活性ガス，非腐食性ガスのいずれかで置換されたギャップ層を形成することを特徴とする。他の形態は、前記導体ペーストが、Ａｇペーストであることを特徴とする。

更に他の形態は、前記導体パターンを形成するための溝が前記絶縁体層に設けられているときに、前記溝の表面に、ポリシラザンのシリカ転化によるＳｉＯ_２層を形成して、前記溝表面を平坦化する処理を行うことを特徴とする。更に他の形態は、前記ポリシラザンのシリカ転化によって溝表面を平坦化する処理は、塗布可能な粘度となるように有機溶媒で希釈したポリシラザンを、前記溝表面に塗布する工程，不活性ガス中で前記絶縁体層を加熱し、前記有機溶媒を除去する工程，該工程で有機溶媒が除去された絶縁体層を水蒸気又は酸素の存在下で加熱し、溝表面を被覆したポリシラザンをシリカ転化する工程，を含むことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。

本発明は、絶縁体中に対向配置された一対の導体パターンを有するインダクタンス素子において、前記一対の導体パターンによって挟まれている部分に多数の独立閉気孔を含有する低誘電率層又はギャップ層（空気層，真空層，不活性ガス層，非腐食性ガス層など）を設ける，あるいは、絶縁体内において、多数の独立閉気孔を含有する低誘電率層の両主面に導体パターンを対向配置することとした。このため、信頼性を保ちながら導体パターン間の静電容量結合性成分を低減させ、インダクタンス素子の小型化・低背化・高周波化を図ることができるという効果がある。

以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。

最初に、図１〜図６を参照しながら本発明の実施例１を説明する。本実施例は、本発明をコモンモードチョークコイルに適用した例である。図１(A)は本実施例のコモンモードチョークコイルの断面図，図１(B)は前記(A)を一部拡大して示す図，図１(C)〜(F)は本実施例の変形例を示す図である。図２〜図５は、本実施例の製造工程の一例を示す図，図６は、本実施例の変形例の断面図である。

図１(A)に示すように、本実施例のコモンモードチョークコイル１０は、複数の絶縁体層１６Ａ〜１６Ｃからなる絶縁体層１６と、該絶縁体層１６の内部に対向するように形成された一対のコイル形状の導体パターン１８，２０と、前記絶縁体層１６を挟み込む絶縁性の基板１２，１４と、前記導体パターン１８，２０の中心を貫通して前記基板１２，１４を接続するコア２４により構成されている。なお、図１(A)に示す例では前記コア２４を設けることとしたが、図６に示すコモンモードチョークコイル５０のように、コアのない構造としてもよい。前記絶縁体層１６Ａには、前記導体パターン１８の一方の引出線１８Ｂが形成され、前記絶縁体層１６Ｂには、前記導体パターン１８の他方の引出線１８Ｃが形成されている。また、前記絶縁体層１６Ｃには、他方の導体パターン２０の引出線２０Ｂ，２０Ｃが形成されている。これら引出線１８Ｂ，１８Ｃ，２０Ｂ，２０Ｃは、図示しない外部電極に接続されている。

前記導体パターン１８，２０のコイル部１８Ａ，２０Ａの間には、図１(B)に示すように、低誘電率層２２と絶縁体層１６Ｂが存在している。前記低誘電率層２２は、例えば、ε≦２．８であって、該低誘電率層２２を設けることにより、導体パターン１８，２０間の静電容量結合性成分を低減させることができるため、従来構造と同特性を有するコモンモードチョークコイルの小型化・低背化を実現することができる。この効果は、誘電特性と、物質の誘電率と、物質の厚さによる下記の数式１の関係から容易に推測が可能である。なお、数式１中のＣは静電容量，Ｓはコイルに挟まれた絶縁体（誘電体）の面積，ｔはコイル層間距離（図１(B)の間隔ＩＡに相当），εは誘電率である。

以上のようなコモンモードチョークコイル１０の基板１２，１４やコア２４を構成する材料としては、例えば、低周波用にはパーマロイ、高周波用にはフェライトなどの磁性体が用いられる。また、絶縁体層１６としては、例えばポリイミドなどの誘電体が用いられ、導体パターン１８，２０としては、例えば、ＡｇやＣｕなどが用いられる。また、前記低誘電率層２２としては、独立閉気孔（微小なポア）を多量に含有するものが用いられ、例えば、シリコンとシリコン酸化物の混合物や多孔質炭素物質、多孔質架橋ポリフェニレン等で形成される。前記独立閉気孔を多量に含有する低誘電率層２２を設けることにより、空気の誘電率に近づけることができる。このため、コイル部１８Ａ，２０Ａ間の距離（コイル層間距離）ＩＡを、図２３(B)に示した従来構造のコイル層間距離ＩＤよりも大幅に低減し、コモンモードチョークコイル１０の小型化・低背化が可能となる。

次に、図２〜図５を参照して、本実施例の製造方法を説明する。まず、図２(A)に示すように、基板１２上の絶縁体層１６Ａに、公知の手法によって導体パターン１８の引出線１８Ｂを形成するとともに、コア２４に相当する位置に形成した空隙に導体２６を設ける。前記絶縁体層１６Ａは、説明の都合上一層として扱っているが、ビルドアップ工法によって形成する場合には、実際には複数の絶縁体層から構成される。次に、前記絶縁体層１６Ａ上に、図２(B)に示すように、レジスト２８Ａを塗布する。前記レジスト２８Ａとしては、例えば、エポキシ樹脂やポリイミド樹脂やアクリル樹脂等を用いたドライフィルムレジストが用いられる。そして、図２(C)に示すように、前記レジスト２８Ａをパターニングし、導体パターン１８のコイル部１８Ａと引出線１８Ｃ，コア２４に相当する位置に、空隙３０Ａ，３０Ｃ，３０Ｂを形成する。次に、図２(D)に示すように、前記空隙３０Ａ〜３０Ｃに導体を印刷し、導体パターン１８のコイル部１８Ａと引出線１８Ｃを形成したのち、図２(E)に示すように、レジスト２８Ｂを全面に塗布する。

そして、図２(F)に示すように、前記レジスト２８Ｂをパターニングし、コイル部１８Ａ，導体２６，引出線１８Ｃの表面が露出した空隙３２Ａ，３２Ｂ，３２Ｃを形成する。前記空隙３２Ａ〜３２Ｃには、図２(G)に示すように低誘電率材料が塗布され、低誘電率層２２が形成される。次に、図３(A)に示すように、前記レジスト２８Ｂ上の全面に、レジスト２８Ｃが塗布され、図３(B)に示すように、コア２４に相当する位置をパターニングし、低誘電率層２２が露出した空隙３４が形成される。そして、該空隙３４を利用して、露出した低誘電率層２２を図２(C)に示すようにエッチングし、図３(D)に示すように空隙３４に導体２６が印刷される。以上の工程で積層したレジスト２８Ａ〜２８Ｃにより、前記絶縁体層１６Ｂが形成される。

次に、前記図２(B)〜(D)と同様の手順で、前記絶縁体層１６Ｂ上に、レジスト２８Ｄを塗布し、導体パターン２０のコイル部２０Ａ，その引出線２０Ｃ，コア２４に相当する位置に導体を印刷する（図３(E)）。そして、図４(A)に示すように、前記レジスト２８Ｄの全面にレジスト２８Ｅを塗布し、該レジスト２８Ｅをパターニングして、図４(B)に示すようにコア２４に相当する位置に空隙３６を形成し、該空隙３６に導体２６を印刷する（図４(C)）。次に、図４(D)に示すように、前記レジスト２８Ｅの全面にレジスト２８Ｆを塗布し、該レジスト２８Ｆをパターニングして、図４(E)に示すように、引出線２０Ｂに相当する位置をパターニングして空隙３８を形成する。

そして、図５(A)に示すように、前記空隙３８に導体を印刷して引出線２０Ｂを形成したのち、図５(B)に示すようにコア２４に相当する位置をパターニングして空隙４０を形成し、導体２６の表面を露出させる。次に、前記空隙４０を利用して前記導体２６をエッチバックして図５(C)に示すように開口部４２を形成し、該開口部４２に図５(D)に示すようにフェライト樹脂などを埋め戻してコア２４を形成する。以上の工程で積層したレジスト２８Ｄ〜２８Ｆにより、絶縁体層１６Ｃが形成される。最後に、図５(E)に示すように、前記絶縁体層１６Ｃの表面に基板１４を形成する。

このように、実施例１によれば、次のような効果がある。
(1)絶縁体層１６中に対向配置された導体パターン１８，２０のコイル部１８Ａ，２０Ａ間に、多数の独立閉気孔を含有する低誘電率層２２（ε≦２．８）を設け、同一のコイル部の隣接する導体間（１８Ａ同士及び２０Ａ同士の間）には絶縁体層を存在させることとした。このため、信頼性を保ちながらコイル部１８Ａ，２０Ａ間の静電容量結合性成分を低減させ、コモンモードチョークコイル１０の小型化・低背化を図ることができる。
(2)ビルドアップ工法とＳＯＧ（Spin On Glass：塗布型層間絶縁膜用材料）の手法を用いることとしたので、コイル部１８Ａ，２０Ａ間に低誘電率層２２を形成することができる。

なお、図１(A)及び(B)に示した例では、導体パターン１８，２０間の絶縁体層１６Ｂのうち、両側がコイル部１８Ａ，２０Ａで挟まれた箇所にのみ，すなわち、コイル部１８，２０とほぼ同じ範囲にのみ低誘電率層２２を設けることとしたが、これも一例であり、図１(C)に示す例のように、低誘電率層２２が、コイル部１８Ａ，２０Ａよりも幅広となるように形成してもよい。あるいは、導体パターン１８，２０間の絶縁体層１６Ｂの密着が十分であれば、図１(D)に示すように、上下のコイル部１８Ａ，２０Ａ間を完全に埋めるように低誘電率層２２を設けるようにしてもよい。また、その場合も、図１(E)に示す例のように、低誘電率層２２の幅を、コイル部１８Ａ，２０Ａよりも広く形成してもよい。

更に、図１(F)に示す例のように、低誘電率層２２が、上下のコイル部１８Ａ，２０Ａよりも幅が狭い部分を有するようにしてもよい。この場合も、図示のように中央部が一番幅狭くなるようにしてもよいし、全体の幅を狭くしてもよい。また、上下のコイル部１８Ａ，２０Ａ間を完全に埋めずに、一方のコイル部１８Ａのみに接触するようにしてもよい。このような幅狭の低誘電率層２２は、製造の結果として意図せずに形成されたものであってもよいし、意図的に幅狭く形成したものであってもよい。いずれの形態の場合でも、上述した図１(A)及び(B)の構造と同様の効果が得られる。

次に、図７を参照しながら本発明の実施例２を説明する。なお、上述した実施例１と同一ないし対応する構成要素には同一の符号を用いることとする（以下の実施例についても同様）。上述した実施例１では、導体パターン１８，２０のコイル部１８Ａ，２０Ａで挟まれた部分にのみ、低誘電率層２２を設ける構成としたが、本実施例のコモンモードチョークコイル６０は、図７に示すように、コイル部１８Ａ，２０Ａ間の全てを低誘電率層６２とした例である。このような構造を形成する場合には、例えば、前記実施例１と同様の手順で図２(D)に示す構造を形成したあと、レジスト２８Ａの全面に低誘電率層６２を形成し、その後、図３(E)以降と同様の手順を行うようにすればよい。あるいは、前記低誘電率層６２を形成したのち、前記図２(D)までの工程で得たもう一つの構造体を、前記低誘電率層６２を挟むように重ね合わせて接着するようにしてもよい。なお、図示の例ではコアを設けない構造としたが、前記実施例１と同様にコア２４を設けるようにしてもよい。本実施例の基本的効果は、上述した実施例１と同様である。また、本実施例の低誘電率層６２は、平坦化絶縁膜としてＬＳＩでは使用されているため、次工程以降の平坦化処理を低減できるという効果がある。

次に、図８及び図９を参照しながら本発明の実施例３を説明する。上述した実施例１及び２は、いずれも導体パターン１８，２０の引出線１８Ｂ，１８Ｃ，２０Ｂ，２０Ｃを、絶縁体層１６中に形成した構造であるが、本実施例は、前記いずれかの引出線を、絶縁性の基板１２，１４側に設けた例である。基板１２，１４への引出線の形成は、例えば、エッチングを利用して行われる。なお、本実施例では、全てコアがない構造を図示しているが、必要に応じてコアを設けるようにしてもよい。まず、図８(A)に示すコモンモードチョークコイル５０Ａは、前記実施例１の変形例のコモンモードチョークコイル５０において、引出線１８Ｂを基板１２中に形成し、引出線２０Ｂを基板１４中に埋め込み形成した例である。

また、図８(B)に示すコモンモードチョークコイル６０Ａは、前記実施例２のコモンモードチョークコイル６０において、引出線１８Ｂを基板１２中に形成し、引出線２０Ｂを基板１４中に埋め込み形成した例である。図９(A)に示すコモンモードチョークコイル５０Ｂは、前記実施例１の変形例のコモンモードチョークコイル５０において、引出線１８Ｂのみを基板１２中に形成した例であり、図９(B)に示すコモンモードチョークコイル６０Ｂは、前記実施例２のコモンモードチョークコイル６０において、引出線１８Ｂのみを基板１２中に形成した例である。むろん、図９(A)及び(B)に示す例も一例であり、引出線２０Ｂのみを基板１４側に形成するようにしてもよい。本実施例の基本的効果は、上述した実施例１と同様である。これに加え、本実施例の構造は、製品の性能を劣化させる原因である誘電体の厚みを、引出線の層分減らすことができるため、より高周波領域での信号通過特性とノイズ低減特性を持つことができる。

次に、図１０及び図１１を参照しながら本発明の実施例４を説明する。図１０(A)は本実施例のコモンモードチョークコイルの断面図，図１０(B)は前記(A)を一部拡大して示す図，図１０(C)〜(F)は変形例を示す図である。図１１は、本実施例の製造方法の主要工程を示す図である。上述した実施例１〜３はいずれも、一対のコイル部１８Ａ，２０Ａ間に、多数の独立閉気孔を含有する低誘電率層２２又は６２を設けることとした。これに対し、本実施例のコモンモードチョークコイル７０は、図１０(A)及び(B)に示すように、前記低誘電率層２２にかえて、ギャップ層（空気層，真空層，不活性ガス層，非腐食性ガス層など）７２を設けた構造となっている。前記ギャップ層７２を設けることにより、コイル部１８Ａ，２０Ａ間の間隔ＩＢを、前記実施例１と同様に狭くして、小型化・低背化・高周波化を図ることが可能となる。前記ギャップ層７２は、真空が最も優れているが、アルゴンやネオン等の不活性ガスや窒素等の非腐食性ガスが好ましく、空気を用いる場合は乾燥空気を用いることが好ましい。

本実施例のコモンモードチョークコイル７０は、例えば、ビルドアップ工法とドライフィルムレジストを利用したテンティング法により製作される。その製造方法の一例を説明すると、導体パターン１８の上面のレジスト２８Ｂに、コイル部１８Ａ，コア２４，引出線１８Ｃに相当する位置に空隙３２Ａ〜３２Ｃを形成するまでは、前記実施例１で説明した図２(F)までの工程と同様である。図１１(A)に示すように前記空隙３２Ａ〜３２Ｃを形成した後は、図１１(B)に示すように、前記レジスト２８Ｂの全面を覆うようにレジスト２８Ｃでラミネートし、ギャップ層７２を形成する。前記図１１(B)のラミネート工程を、所望の雰囲気中で行うことにより、ギャップ層７２を乾燥空気，アルゴンやネオンなどの不活性ガス，窒素等の非腐食性ガス，真空などの所望の層にすることができる。次に、図１１(C)に示すように、コア２４に相当する位置をパターニングしてレジスト２８Ｃに空隙３４を形成し、該空隙３４に導体２６を印刷する（図１１(D)）。図１１(D)に示す工程以降は、前記実施例１で説明した図３(E)以降と同様である。

このように、実施例４によれば、導体パターン１８，２０のコイル部１８Ａ，２０Ａの間にギャップ層７２を設けることにより、上述した実施例１と同様の効果が得られる。また、コイル部１８Ａ，２０Ａ間にのみギャップ層７２を形成し、同一コイル部の隣接導体間（１８Ａ同士及び２０Ａ同士の間）には絶縁体が存在しており空間が少ないため、信頼性を向上させることができる。なお、本実施例においても、図１０(C)に示すように、ギャップ層７２をコイル部１８Ａ，２０Ａよりも幅広に形成してもよいし、図１０(D)に示すように、コイル部１８Ａ，２０Ａ間全てをギャップ層７２としてもよい。更に、図１０(E)に示すように、図１０(D)に示す例において、ギャップ層７２をコイル部１８Ａ，２０Ａよりも幅広に形成するようにしてもよいし、図１０(F)に示すように、ギャップ層７２をコイル部１８Ａ，２０Ａよりも幅狭く形成するようにしてもよい。

次に、図１２及び図１３を参照しながら本発明の実施例５を説明する。本実施例は、前記実施例４と同様に、コモンモードチョークコイルの対向する導体間にギャップ層を設けた例であるが、前記実施例４が基板上に絶縁体を積層しながらギャップ層を形成したのに対し、本実施例は磁性体基板に直接導体パターンを形成した例である。本実施例のコモンモードチョークコイル８０は、図１３(E)に示すように、コイル状の導体パターン８６，８８が埋め込み形成された絶縁性のフェライトなどの基板８２，８４を、前記導体パターン８６，８８が対向するように接着剤９０で貼り合わせた構造となっている。前記導体パターン８６，８８の中央部には引出部８６Ｂ，８８Ｂが設けられており、これらが外部電極９４，９６に接続されている。なお、図示されていないが、導体パターン８６，８８の外周側の引出部も、前記外部電極９４，９６に接続されている。前記導体パターン８６，８８のコイル部８６Ａ，８８Ａの間には、接着剤９０を介してギャップ層９２が形成されており、上述した実施例４と同様の効果が得られるようになっている。

次に、本実施例の製造方法を説明する。まず、図１２(A)に示すように、フェライトなどの基板８２（８４）の中央に、レーザー，反応性レーザーエッチング加工，プラズマドライエッチング（ＲＩＥ）加工，超音波，塑性加工，反応性放電加工，サンドブラストなどの手法によって、開口部９８を形成する。次に、図１２(B)に示すように、前記開口部９８に、導体ペーストを印刷し、引出部８６Ｂ（８８Ｂ）を形成する。本実施例では、前記導体ペーストとして計画的に希釈したＡｇペーストを利用しているため、該導体ペーストの乾燥に伴う体積収縮により、前記開口部９８には若干の隙間が生じる。次に、図１２(C)に示すように、前記基板８２（８４）の全面にレジスト１００をラミネートし、導体パターンと略同一形状にパターニングし、図１２(D)に示すように空隙１０２を形成する。そして、例えばサンドブラスト工法により、図１２(E)に示すように、基板８２（８４）に溝１０４を形成する。溝１０４の形成後は、図１２(F)に示すようにレジスト１００を剥離する。

次に、図１３(A)に示すように、前記溝１０４に、導体ペースト１０６を印刷する。該導体ペースト１０６が乾燥すると体積が収縮して、図１３(B)に示すように、前記溝１０４内に、コイル部８６Ａ（８８Ａ）と隙間１０８が形成される。ここまでの工程によって、基板８２と８４の双方に、導体パターン８６，８８を形成する。次に、図１３(C)に示すように、一方の基板８２の上面に接着剤９０を塗布し、前記導体パターン８６と８８が対向するように、他方の基板８４を貼り合わせる。すると、双方のコイル部８６Ａ，８８Ａが形成された溝１０４には、それぞれ隙間１０８が存在しているため、図１３(D)に示すように、前記コイル部８６Ａ，８８Ａは、ギャップ層９２を介して対向するようになる。最後に、図１３(E)に示すように、外部電極９４，９６を、Ａｇペーストの印刷により形成する。本実施例のように、サンドブラスト工法と導体ペーストの体積収縮を利用することによっても、上述した実施例４と同様にギャップ層を導体間に有するコモンモードチョークコイル８０を形成することが可能となる。本実施例においても、図１３(C)及び(D)に示す貼り合わせの工程を、空気，真空，不活性ガス，非腐食性ガスなどの所望の雰囲気下で行うことにより、前記ギャップ層９２を空気層，真空層，不活性ガス層，非腐食性ガス層のいずれかに形成できることは、上述した実施例４と同様である。

次に、図１４を参照しながら本発明の実施例６を説明する。本実施例は、前記実施例５と同様にサンドブラスト工法、若しくはウエットエッチング工法やドライエッチング工法と導体ペーストの体積収縮を利用したギャップ層形成の他の製造方法を示すものである。なお、図１４には、説明を容易にするために、コモンモードチョークコイル１２０の主要部のみが示されている。まず、図１４(A)に示すように、フェライトなどの基板１２２（１２４）上の全面にレジスト１３０（１３２）を塗布し、図１４(B)に示すようにパターニングし、導体パターン（コイル部）１２６，１２８に相当する空隙１３０Ａ（１３２Ａ）を形成する。次に、前記空隙１３０Ａ（１３２Ａ）を利用し、図１４(C)に示すように、前記基板１２２（１２４）にサンドブラスト工法によって溝１３４を形成する。

そして、前記溝１３４に、図１４(D)に示すように導体ペースト１３６を塗布し、該導体ペースト１３６を乾燥させて、図１４(E)に示すように、前記溝１３４内に、導体パターン１２６（１２８）と隙間１２７（１２９）を形成する。以上の手順で基板１２２及び１２４を加工したら、一方の基板１２２のレジスト１３０に接着剤１３８を塗布し、導体パターン１２６と１２８が対向するように、所望の雰囲気下で他方の基板１２４を接着する。すると、前記隙間１２７，１２９と、レジスト１３０及び１３２の空隙１３０Ａ，１３２Ａによって、導体パターン１２６，１２８間にギャップ層１４０が形成され、コイル間の静電容量結合性成分の低減を図ることができる。本実施例では、前記レジスト１３０，１３２は、絶縁体層として作用するとともに、ギャップ層１４０を形成するためのスペーサとしても作用する。

なお、前記図１４に示した製造方法では、前記レジスト１３０，１３２をスペーサとして利用することとしたが、基板１２２，１２４間の距離をなるべく近づけるためには、図１５に示す手法を用いてもよい。図１５は、本実施例の他の製造工程を示す図であって、前記図１４(A)〜(C)の工程によって基板１２２（１２４）に溝１３４を形成したのち、図１５(A)に示すように、レジスト１３０（１３２）を剥離する。そして、図１５(B)に示すように、前記溝１３４に導体ペースト１３６を印刷し、該導体ペースト１３６を乾燥して収縮させることにより、図１５(C)に示すように導体パターン１２６（１２８）と隙間１２７（１２９）を得る。導体パターン１２６，１２８が形成された基板１２２，１２４が得られたら、図１５(D)に示すように、前記導体パターン１２６，１２８が対向するように接着剤１３８によって基板１２２，１２４を貼り合わせ、導体パターン１２６，１２８間にギャップ層１４０Ａが介在するコモンモードチョークコイル１２０Ａを形成する。図１５に示す例では、前記接着剤１３８がスペーサの役割を果たすため、基板１２２，１２４間の距離ＩＣを限りなく０に近づけることが可能となる。

次に、図１６を参照しながら本発明の実施例７を説明する。本実施例は、本発明をスタックドペア型のアンテナ素子に適用したものである。図１６(A)は、本実施例のアンテナ素子の全体構成を示す外観斜視図，図１６(B)は前記(A)を＃１６Ａ−＃１６Ａ線に沿って切断した端面図，図１６(C)は本実施例の変形例のアンテナ素子の全体構成を示す外観斜視図，図１６(D)は前記(C)を＃１６Ｂ−＃１６Ｂ線に沿って切断した端面図である。図１６(A)及び(B)に示すように、アンテナ素子２００は、基板２０２に形成された溝２０６中に、微小ループアンテナの導体パターン２０４が形成されている。前記導体パターン２０４は、給電部２０４Ａ，２０４Ｂを除いたループ状の部分に、他の基板２１０が接着層２１２を介して重ね合わせられており、図１６(B)に示すように、前記導体パターン２０４と基板２１０の間には、ギャップ層２０８が設けられている。

前記基板２０２，２１０としては、例えばフェライト基板が用いられ、前記接着層２１２の材料としては、例えばＳｉＯ_２が用いられ、２５０℃程度の温度で基板２０２と２１０を接合している。また、前記導体パターン２０４は、Ａｇペーストなどの塗布・乾燥により形成されている。図１６(A)に示すアンテナ素子２００の各部の寸法は、例えば、Ｌ１及びＬ２が２５ｍｍ，Ｌ３が５ｍｍであり、図１６(B)に示す接着層２１２の厚みＴが約０．１μｍである。また、溝２０４は、開口部の幅Ｗ１が約２００μｍ、深さＨ１が１００μｍである。上述した実施例４のように、溝２０４に印刷された導体ペーストは、乾燥による収縮に伴い、ギャップ層２０８を形成する。このように、本実施例によれば、導体パターン２０４を基板２０２に埋め込み形成することとしたので、高いアスペクト比（Ｈ１／Ｗ１）が得られるとともに、大きな波長短縮効果が得られる。

また、図１６(C)及び(D)に示す例のように、基板２１０側にも溝２１６を形成し、該溝２１６に、前記導体パターン２０４と対向する導体パターン２１４を形成することによって、差動出力に対応した形態としてもよい。この場合、前記導体パターン２０４，２１４を基板２０２，２１０に埋め込み形成することとしたので、高いアスペクト比(図１６(B)のＨ１／Ｗ１と同様)が得られるとともに、形状を対称にすることができるため、コモンモードノイズ除去効果が得られる。また、対称構造のアンテナが一対存在するので差動出力ＩＣに対しては平衡−不平衡変換機器が不要となる効果が得られる。更に、前記導体パターン２０４，２１４は、ギャップ層２０８Ａを介して対向することになるため、一対のアンテナ間の静電容量結合性成分の低減を図ることが可能となる。

次に、図１７〜図１９を参照しながら本発明の実施例８を説明する。本実施例は、上述した実施例１〜４における導体パターンの他の形成方法を示す例である。図１７は、比較例の真空印刷による導体パターンの形成手順を示す断面図，図１８は、本実施例による導体パターンの形成手順を示す断面図である。図１９は、本実施例による導体パターンの他の形成手順を示す断面図である。本実施例では、フェライト基板に導体パターンを形成する場合について説明する。図１７(A)及び(B)に示すように、フェライト基板２２０の配線溝（ないし凹部）２２２に導体パターンを形成する際、従来の真空印刷法では、真空中でスキージ２２４をフェライト基板２２０の表面に沿って移動させることで、導体ペースト（本実施例ではＡｇペースト２２６）を配線溝２２２に印刷している。この方法では、Ａｇペースト２２６の粘度が高いため、配線溝２２２中のＡｇペースト２２６にボイド（気泡）２２８が形成され、このまま硬化させると抵抗が上がり特性が低下してしまう。図１７(B)では、真空中で印刷されたためボイド２２８の内部も真空である。このボイド２２８を消滅させるために、図１７(C)で周囲を大気圧にすると、ボイド２２８の真空との間に圧力差を生じ、ボイド２２８はその圧力差で潰れる。図１７(D)は、前記ボイド２２８が潰れた後に、前記Ａｇペースト２２６の硬化によって収縮し、体積が減少して凹み２２７を生じた状態を示している。

これに対し、本実施例では、図１８(A)に示すように、Ａｇペーストを希釈したＡｇペースト希釈液２３０を利用し、前記配線溝２２２にＡｇペースト希釈液２３０を印刷する。このとき、配線溝２２２中のＡｇペースト希釈液２３０にボイド２２８が形成されたとしても、図１８(C)に示すようにフェライト基板２２０をキュアや焼成すると、固形分が少ないＡｇペースト希釈液２３０から気泡が抜けて、前記配線溝２２２の表面を覆う銀膜２３２が形成される。次に、図１８(D)に示すように、銀膜２３２が形成されたフェライト基板２２０を、メッキ槽２３４のメッキ液２３６に浸漬し、該フェライト基板２２０と電極２３８を電源装置２４０に接続して電解メッキを行うと、前記配線溝２２２に導体（銀，銅，炭素，ニッケル等）が充填され、銀膜２３２と導体（銀，銅，炭素，ニッケル等）からなる導体パターンが形成される。該導体パターンは、前記配線溝２２２の高さよりも低い状態，完全に埋まった状態（すなわち、配線溝２２２の高さとほぼ同じ状態），配線溝２２２よりも盛り上がった状態など自由に作成可能である。なお、これらの処理は全て大気圧で行われる。

あるいは、前記電解メッキに代えて、図１８(E)に示すように、銀膜２３２が形成されたフェライト基板２２０を、半田槽２４２中の溶融した半田２４４に浸漬し、半田浴を行うことによって、前記配線溝２２２に銀膜２３２と半田からなる導体パターンを形成するようにしてもよい。半田２４４は、粘度が低いため、ボイドを形成することなく導体パターンの形成が可能となる。また、前記図１８(A)〜(C)に示す工程において、前記Ａｇペースト希釈液２３０の代わりに、Ｃｕペーストを利用したＣｕペースト希釈液（図示せず）を前記配線溝２２２に印刷し、銅膜を形成するようにしてもよい。そして、図１８(D)に示す電解メッキによって配線溝２２２を導体で充填し、銅膜と導体からなる導体パターンを形成してもよいし、図１８(E)に示す半田浴によって、銅膜と半田からなる導体パターンを形成してもよい。

更に、図１９に示す例のように、レジストを利用して配線溝の表面に銀膜を形成するようにしてもよい。まず、図１９(A)に示すように、フェライト基板２２０の表面に、レジスト２４６を形成する。前記レジスト２４６は、ドライ（ウェット）エッチングやブラスト加工用マスクなどの利用により、配線溝２２２を露出させる。次に、図１９(B)に示すように、無電解メッキ，スパッタ，蒸着，ＣＶＤなどの方法によって、配線溝２２２及びレジスト２４６の表面に銀膜２３２を形成する。そして、前記レジスト２４６を剥離すると、図１９(C)に示すように、前記配線溝２２２の表面のみが銀膜２３２で覆われた状態となる。その後は、図１９(D)に示すように、半田浴によって導体を形成するようにしてもよいし、図１９(E)に示すように電解メッキによって導体を形成するようにしてもよい。図１９に示す形成方法においても、全ての工程は大気圧にて行われる。むろん、前記図１９に示す例の場合も、前記銀膜２３２の代わりに銅膜を配線溝の表面に形成するようにしてもよい。

次に、図２０〜図２２を参照しながら本発明の実施例９を説明する。本実施例は、上述した全ての実施例における基板への溝形成前あるいは導体パターンの形成前に適用可能な平坦化処理に関するものである。例えば、溝を形成する前に平坦化処理を施すと、溝を形成するフォトリソグラフィ工程で液体レジストを使用した場合に、フェライト基板のポア（穴）に入り込んで除去できなくなる問題や、フォトリソグラフィ工程で固体（ドライフィルム）レジストを使用した場合にフェライト基板のポアによるレジストの剥がれの問題が解決する。図２０は、本実施例による導体パターンの配線溝の平坦化処理の手順を示す断面図である。図２１は、平坦化処理を行わない比較例の導体パターン配線溝を示す図であり、(A)は平面図，(B)は前記(A)のコーナー部Ｐを拡大して示す図，(C)は前記(A)の実線Ｑで囲った部分の断面の拡大図，(D)は配線溝の底面の穴を拡大して示す図である。図２２は、本実施例による配線溝の平坦化処理の詳細な手順を示すフローチャートである。

例えば、上述した実施例５〜７では、フェライト基板に設けられた溝に、直に導体ペーストを塗布して導体パターンを形成している。ところが、図２０(A)〜(D)に示すように、フェライト基板２５０の表面２５０Ａや、配線溝２５２の表面に多数の穴（ポア）２５４がある場合、これらの穴２５４を塞がずに導体を設けると、隣接する配線溝２５２内の穴２５４同士が連続している場合にショートするおそれがある。また、平滑性が低いため、導体ペーストが擦れてしまう。シリコーン樹脂やエポキシ樹脂で穴２５４を埋める技術は従来あるが、これらの材料は、誘電率が高いため、キャパシタンスが大きくなってしまう。そこで、本発明では、耐熱性が高く、誘電率が低いＳｉＯ_２層によって前記穴２５４を埋めて、配線溝２５２やフェライト基板表面２５０Ａを平坦化するために、ポリシラザンを利用することとした。

基本的な平坦化工程を図２０を用いて説明すると、まず、基板表面２５０Ａや配線溝２５２の表面に多数の穴２５４を有するフェライト基板２５０（図２０(A)及び図２１参照）に、ポリシラザン希釈液２５６を真空中で塗布し、前記穴２５４に浸透させる。ポリシラザン希釈液２５６は、ポリシラザンを水との相溶性をもたない有機溶媒で希釈したものである。次に、表面がポリシラザン希釈液２５６で覆われたことを確認したら、前記フェライト基板２５０を、不活性ガス中で乾燥させて有機溶媒のみを除去し、図２０(C)に示すように基板表面２５０Ａの表面（配線溝２５２の表面も含む）がポリシラザン２５８で覆われた状態とする。最後に、水又は酸素の存在下（例えば大気中）において、ポリシラザン２５８がシリカ転化する温度でフェライト基板２５０を加熱すると、図２０(D)に示すように、フェライト基板表面２５０Ａが、配線溝２５２の表面も含めてＳｉＯ_２層２６０で覆われる。該ＳｉＯ_２層２６０は、前記穴２５４にも充填されているため、配線溝２５２の表面やフェライト基板表面２５０Ａを平坦化することができる。

図２２には、前記平坦化処理の詳細な手順が示されている。まず、フェライト基板２５０を洗浄する（ステップＳ１０）。該フェライト基板２５０を、真空，乾燥窒素，水蒸気の３種類の雰囲気に設定可能な冷却機能付きの熱処理炉に入れる（ステップＳ１２）。次に、前記熱処理炉の温度を−１０℃に下げる（ステップＳ１４）。熱処理炉を真空にする（ステップＳ１６）。この状態で、前記フェライト基板の表面２５０Ａ（配線溝２５２の表面も含む）に、例えば、キシレン等の有機溶媒で希釈したポリシラザンの希釈液２５６を、スピンコート，スプレーコート，ディップコートなどの適宜手法により滴下する（ステップＳ１８）。

前記フェライト基板表面２５０Ａがポリシラザンの希釈液２５６で覆われたことを確認したら（ステップＳ２０）、前記熱処理炉に乾燥窒素を導入し大気圧に設定する（ステップＳ２２）。そして、熱処理炉を乾燥窒素で満たした状態で温度を８０℃に設定して溶媒を除去し（ステップＳ２４）、更に、熱処理炉を乾燥窒素で満たした状態で温度を２５０℃〜４５０℃に設定し除去する（ステップＳ２６）。仮に、ステップＳ２４，Ｓ２６のように２段階で加熱せず、キシレンのような有機溶媒が多量にある状態で高い温度で加熱すると、急激な沸騰を生じフェライト基板表面２５０Ａの平坦性を損なってしまう。これを防ぐため、本実施例では、多量に有機溶媒がある状態では、低温で有機溶媒を徐々に揮発除去させ（ステップＳ２４）、表面の平坦性を確保する。その後、極めて微量な有機溶媒を含有した状態となってから高温を用い（ステップＳ２６）、有機溶媒を高精度に除去している。また、乾燥窒素の代わりに大気中等で乾燥を行うと、有機溶媒が抜ける前にポリシラザンの表面からシリカ転化し、内部にある有機溶媒が閉じ込められてしまうため、本実施例では有機溶媒が閉じ込められるのを防止するために、乾燥窒素中で乾燥を行うこととしている。

前記ステップＳ２４，Ｓ２６によって有機溶媒を除去したら、前記熱処理炉に水蒸気を導入し（ステップＳ２８）、該熱処理炉を水蒸気で満たした状態で温度を２５０℃〜４５０°に設定し、ポリシラザンをシリカに転化させ（ステップＳ３０）、最後に応力を除去しながら冷却（除冷）する（ステップＳ３２）。なお、本実施例で示す平坦化処理は、配線溝２５２表面に穴２５４が多い場合に、必要に応じて行われる処理であって、表面に穴２５４が少なく十分な平坦性（ないし平滑性）が確保されている場合には省略するようにしてもよい。

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した形状，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例で示した低誘電率層２２，６２の材料も一例であり、多量の独立閉気孔を含有した低誘電率の層を形成できるものであれば、他の材料を利用してよい。
(3)前記実施例で示した製造方法も一例であり、同様の効果を奏するように適宜変更してよい。
(4)低誘電率層とギャップ層の双方を含む構成としてもよい。また、前記ギャップ層としては、ギャップ内のガスが温度変化に応じて膨張収縮しない，高周波特性が最もよい，周囲の物質を腐食や劣化させないといった理由から、真空層とすると最も信頼性が高いが、真空層に限らず、必要に応じて空気層としてもよいし、他の公知の各種の不活性ガスや非腐食性ガスの層としてもよい。
(5)実施例９で示した基板表面及び配線溝表面の平坦化処理も一例であり、必要に応じて行うようにすればよい。
(6)前記実施例では、本発明をコモンモードチョークコイル及びアンテナ素子に適用した例を示したが、これも一例であり、本発明は、一対の導体パターンが対向配置された他の公知の各種のインダクタンス素子全般に適用可能である。

本発明によれば、絶縁体中に対向配置された一対の導体パターン間に、多量の独立閉気孔を含有する低誘電率層又はギャップ層を設けて、導体パターン間の静電容量結合性成分を低減することとしたので、小型化・低背化・高周波化が望まれるインダクタンス素子の用途に適用できる。特に、高速差動伝送などのノイズ除去部品の用途に好適である。

本発明の実施例１を示す図であり、(A)は実施例１のコモンモードチョークコイルの断面図，(B)は前記(A)を一部拡大して示す図，(C)〜(F)は変形例を示す図である。前記実施例１の製造工程を示す図である。前記実施例１の製造工程を示す図である。前記実施例１の製造工程を示す図である。前記実施例１の製造工程を示す図である。前記実施例１の変形例を示す断面図である。本発明の実施例２のコモンモードチョークコイルの断面図である。本発明の実施例３のコモンモードチョークコイルの断面図である。前記実施例３のコモンモードチョークコイルの断面図である。本発明の実施例４を示す図であり、(A)は実施例４のコモンモードチョークコイルの断面図，(B)は前記(A)を一部拡大して示す図，(C)〜(F)は変形例を示す図である。前記実施例４の製造方法の主要工程を示す図である。本発明の実施例５のコモンモードチョークコイルの製造工程を示す図である。前記実施例５の製造工程を示す図である。本発明の実施例６のコモンモードチョークコイルの製造工程を示す図である。前記実施例６の変形例の製造工程を示す図である。本発明の実施例７のアンテナ素子を示す図であり、(A)は全体構成を示す外観斜視図，(B)は前記(A)を＃１６Ａ−＃１６Ａ線に沿って切断した端面図，(C)は変形例の全体構成を示す外観斜視図で，(D)は前記(C)を＃１６Ｂ−＃１６Ｂ線に沿って切断した端面図である。比較例の真空印刷による導体パターンの形成手順を示す断面図である。本発明の実施例８による導体パターンの形成手順を示す断面図である。前記実施例８による導体パターンの他の形成手順を示す断面図である。本発明の実施例９による導体パターンの配線溝の平坦化処理の手順を示す断面図である。比較例の導体パターン配線溝を示す図であり、(A)は平面図，(B)は前記(A)のコーナー部を拡大して示す図，(C)は前記(A)の実線Ｑで囲った部分の断面の拡大図，(D)は前記(A)の配線溝底面の穴を拡大して示す図である。前記実施例９による配線溝の平坦化処理の詳細な手順を示すフローチャートである。背景技術の一例を示す図である。背景技術の一例を示す図である。

符号の説明

１０：コモンモードチョークコイル
１２，１４：基板
１６，１６Ａ〜１６Ｃ：絶縁体層
１８，２０：導体パターン
１８Ａ，２０Ａ：コイル部
１８Ｂ，１８Ｃ，２０Ｂ，２０Ｃ：引出線
２２：低誘電率層
２４：コア
２６：導体
２８Ａ〜２８Ｆ：レジスト
３０Ａ〜３０Ｃ，３２Ａ〜３２Ｃ，３４〜４０：空隙
４２：開口部
５０，５０Ａ，５０Ｂ，６０，６０Ａ，６０Ｂ：コモンモードチョークコイル
６２：低誘電率層
７０：コモンモードチョークコイル
７２：ギャップ層
８０：コモンモードチョークコイル
８２，８４：基板
８６，８８：導体パターン
８６Ａ，８８Ａ：コイル部
８６Ｂ，８８Ｂ：引出部
９０：接着剤
９２：ギャップ層
９４，９６：外部電極
９８：開口部
１００：レジスト
１０２：空隙
１０４：溝
１０６：導体ペースト
１０８：隙間
１２０，１２０Ａ：コモンモードチョークコイル
１２２，１２４：フェライト基板
１２６，１２８：導体パターン（コイル部）
１２７，１２９：空隙
１３０，１３２：レジスト（絶縁層）
１３０Ａ，１３２Ａ：空隙
１３４：溝
１３６：導体ペースト
１３８：接着剤
１４０，１４０Ａ：ギャップ層
２００：アンテナ素子
２０２，２１０：基板
２０４，２１４：導体パターン
２０４Ａ，２０４Ｂ：給電部
２０６，２１６：溝
２０８，２０８Ａ：ギャップ層
２１２：接着層
２２０：フェライト基板
２２２：配線溝
２２４：スキージ
２２６：Ａｇペースト
２２７：凹み
２２８：ボイド
２３０：Ａｇペースト希釈液
２３２：銀膜
２３４：メッキ槽
２３６：メッキ液
２３８：電極
２４０：電源装置
２４２：半田槽
２４４：半田
２４６：レジスト
２５０：フェライト基板
２５０Ａ：表面
２５２：配線溝
２５４：穴
２５６：ポリシラザン希釈液
２５８：ポリシラザン
２６０：ＳｉＯ_２層
３００：コモンモードチョークコイル
３０２，３０４：基板
３０６，３０６Ａ〜３０６Ｃ：絶縁体層
３０８，３１０：導体パターン
３０８Ａ，３１０Ａ：導体
３２０：アンテナ素子
３２２：フェライト基板
３２４：導体パターン

Claims

絶縁体中に、一対の導体パターンが対向配置されたインダクタンス素子であって、
前記絶縁体のうち、前記一対の導体パターンで挟まれた部分に、多数の独立閉気孔を含有する低誘電率層又はギャップ層を設けたことを特徴とするインダクタンス素子。
前記低誘電率層又はギャップ層を、前記一対の導体パターンの少なくとも一方に直に接する位置に設けたことを特徴とする請求項１記載のインダクタンス素子。
前記ギャップ層が、空気層，真空層，不活性ガス層，非腐食性ガス層のいずれかであることを特徴とする請求項１又は２記載のインダクタンス素子。
一対の導体パターンが、多数の独立閉気孔を含有する低誘電率層の両主面に対向配置されるとともに、前記一対の導体パターン及び低誘電率層が、絶縁体中に埋め込み形成されていることを特徴とするインダクタンス素子。
前記絶縁体がフェライトであって、前記導体パターンが、絶縁体に設けられた配線溝の表面に形成された銀膜又は銅膜と、電解メッキもしくは半田浴によって前記配線溝に充填された導体とからなることを特徴とする請求項１〜４のいずれかに記載のインダクタンス素子。
前記導体パターンを形成するための配線溝が前記絶縁体に設けられているときに、前記配線溝の表面に、ポリシラザンのシリカ転化によるＳｉＯ_２層を設けることで、前記配線溝表面を平坦化したことを特徴とする請求項１〜５のいずれかに記載のインダクタンス素子。
ベースの絶縁体層上に、第１の導体パターンを含む絶縁体層を形成する工程，
前記第１の導体パターンを含む絶縁体層上に、他の絶縁体層を形成する工程，
前記他の絶縁体層に、前記第１の導体パターンの表面が露出するように、該導体パターンに対応する形状の空隙を形成する工程，
前記空隙を形成した絶縁体層上に、前記第１の導体パターンと対向する第２の導体パターンを含む絶縁体層を設ける工程，
を含むことを特徴とするインダクタンス素子の製造方法。
前記第２の導体パターンを含む絶縁体層を設ける工程の前に、前記空隙を形成した絶縁体層上に更に他の絶縁体層を設ける工程，
を含むことを特徴とする請求項７記載のインダクタンス素子の製造方法。
前記第２の導体パターンを含む絶縁体層を設ける工程，又は、前記更に他の絶縁体層を設ける工程を、空気，真空，不活性ガス，非腐食性ガスのいずれかの雰囲気中で行うことによって、前記空隙が、空気，真空，不活性ガス，非腐食性ガスのいずれかで置換されたギャップ層を形成することを特徴とする請求項７又は８記載のインダクタンス素子の製造方法。
前記第２の導体パターンを含む絶縁体層を設ける工程，又は、前記更に他の絶縁体層を設ける工程の前に、前記空隙に、多数の独立閉気孔を含有する低誘電率層を形成するための低誘電率材料を充填する工程，
を含むことを特徴とする請求項７又は８記載のインダクタンス素子の製造方法。
ベースの絶縁体層上に、第１の導体パターンを含む絶縁体層を形成する工程，
前記第１の導体パターンを含む絶縁体層上に、多数の独立閉気孔を含有する低誘電率層を形成する工程，
該低誘電率層上に、前記第１の導体パターンと対向する第２の導体パターンを含む絶縁体層を形成する工程，
を含むことを特徴とするインダクタンス素子の製造方法。
前記絶縁体層がフェライトであるときに、該絶縁体層に含まれる第１又は第２の導体パターンは、
前記絶縁体層に設けられており導体パターンに対応する形状の溝の表面に、銀膜又は銅膜を形成する工程，
該工程によって銀膜又は銅膜が形成された溝に、電解メッキもしくは半田浴によって導体を充填する工程，
によって形成されることを特徴とする請求項７〜１１のいずれかに記載のインダクタンス素子の製造方法。
絶縁体層の一方の主面に、導体パターンに対応する形状の溝を形成する工程，
該溝に導体ペーストを塗布する工程，
前記導体ペーストを乾燥させたときの体積収縮により、前記絶縁体層の主面より凹んだ導体パターンを得る工程，
前記工程によって導体パターンが形成された絶縁体層同士を、それぞれの導体パターンが対向するように主面同士を貼り合わせ、一対の導体パターン間にギャップ層を形成する工程，
を含むことを特徴とするインダクタンス素子の製造方法。
前記導体パターンが形成された絶縁体層同士を貼り合わせる工程を、空気，真空，不活性ガス，非腐食性ガスのいずれかの雰囲気中で行うことによって、空気，真空，不活性ガス，非腐食性ガスのいずれかで置換されたギャップ層を形成することを特徴とする請求項１３記載のインダクタンス素子の製造方法。
前記導体ペーストが、Ａｇペーストであることを特徴とする請求項１３又は１４記載のインダクタンス素子の製造方法。
前記導体パターンを形成するための溝が前記絶縁体層に設けられているときに、
前記溝の表面に、ポリシラザンのシリカ転化によるＳｉＯ_２層を形成して、前記溝表面を平坦化する処理を行うことを特徴とする請求項７〜１５のいずれかに記載のインダクタンス素子の製造方法。
前記ポリシラザンのシリカ転化によって溝表面を平坦化する処理は、
塗布可能な粘度となるように有機溶媒で希釈したポリシラザンを、前記溝表面に塗布する工程，
不活性ガス中で前記絶縁体層を加熱し、前記有機溶媒を除去する工程，
該工程で有機溶媒が除去された絶縁体層を水蒸気又は酸素の存在下で加熱し、溝表面を被覆したポリシラザンをシリカ転化する工程，
を含むことを特徴とする請求項１６記載のインダクタンス素子の製造方法。