JP2009027005A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009027005A
JP2009027005A JP2007189508A JP2007189508A JP2009027005A JP 2009027005 A JP2009027005 A JP 2009027005A JP 2007189508 A JP2007189508 A JP 2007189508A JP 2007189508 A JP2007189508 A JP 2007189508A JP 2009027005 A JP2009027005 A JP 2009027005A
Authority
JP
Japan
Prior art keywords
wiring
metal wiring
metal
semiconductor substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007189508A
Other languages
English (en)
Inventor
Masakazu Sato
正和 佐藤
Takuya Aizawa
卓也 相沢
Satoru Nakao
知 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007189508A priority Critical patent/JP2009027005A/ja
Publication of JP2009027005A publication Critical patent/JP2009027005A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供する。
【解決手段】半導体基板11の一方の面上の第1の絶縁層13上に複数本が略平行に並設された第1の金属配線19と、他方の面上の第2の絶縁層14上に複数本が略平行に並設された第2の金属配線18と、第2の金属配線18の一端18a側で半導体基板11を貫通した複数個の第1の貫通配線17aと、第2の金属配線18の他端18b側で半導体基板11を貫通した複数個の第2の貫通配線17bとを備え、第1の金属配線19の一端19aと第2の金属配線18の一端18aが第1の貫通配線17aを介して接続され、第1の金属配線19の他端19bと第2の金属配線18の他端18bが第2の貫通配線17bを介して接続され、配線17a,17b,18,19からなる配線結線が半導体基板11の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ20を構成している。
【選択図】図1

Description

本発明は、アンテナとして使用可能なソレノイドコイルを備えた半導体装置に関する。
近年、ICチップと無線通信用のアンテナコイルを有し、このアンテナコイルによって信号の送受信を行う半導体モジュールが提案されている。この半導体モジュールは、RF−ID(Radio−Frequency IDentification system)タグと呼ばれる無線認証システムで、ICチップによる高い情報処理能力を有し、また非接触で信号の読み取りや書き込みができる。このため近年では、アクセスコントロール、電子マネー、偽造防止技術や物流管理などの分野で普及が進んでいる。前述のRF−IDタグに搭載されているアンテナは、ダイポールタイプ等の比較的通信距離の大きい、外付け接続タイプが主である。
また、さらなる半導体モジュールの小型化や低価格化のため、電極が設けられたICチップ上の同一面内かつICの直上に半導体プロセスを応用して平面コイルアンテナが形成されたオンチップ型アンテナも提案されている(特許文献1および非特許文献1を参照)。オンチップ型アンテナは、通信距離等においてダイポールタイプ等の外付けアンテナに劣るものの、アンテナを実装接続する必要がないため接点不良等が発生する可能性が低く、かつ低コストであるなどの利点がある。また、オンチップ型アンテナは、サイズもICチップレベル程度であるため非常に小さく、有価証券に漉き込むなどの応用アプリケーションが各種提案されている。
特許第3347138号公報 "Coil−on−Chip(TM) RFID Systems"、[online]、マクセル精器株式会社、[平成19年7月3日検索]、インターネット<URL: http://www.maxei.co.jp/products/coc/index.html>
前述したオンチップ型アンテナは、基本的にアンテナコイルの巻き方が平面であるので、金属面に貼り付けて使用した場合、アンテナから発生する磁束が金属面にトラップされてしまい、通信距離が大幅に低下する可能性が高い。また、平面アンテナタイプを備える半導体モジュールを物体に貼付した場合、物体を貫通する方向に磁界が形成されるので、物体に有害な作用を及ぼす恐れがある。
本発明は、上記事情に鑑みてなされたものであり、金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供することを課題とする。
前記課題を解決するため、本発明は、一方の面に集積回路への入出力電極が設けられた半導体基板と、前記半導体基板の前記一方の面上に設けられ、前記入出力電極と整合する位置に開口部を有する第1の絶縁層と、前記半導体基板の他方の面上に設けられた第2の絶縁層と、前記第1の絶縁層上に複数本が略平行に並設された第1の金属配線と、前記第2の絶縁層上に複数本が略平行に並設された第2の金属配線と、前記第2の金属配線の一端側で前記半導体基板を貫通した複数個の第1の貫通配線と、前記第2の金属配線の他端側で前記半導体基板を貫通した複数個の第2の貫通配線とを備え、第1の金属配線の一端と第2の金属配線の一端とが前記第1の貫通配線を介して接続されるとともに、第1の金属配線の他端と第2の金属配線の他端とが前記第2の貫通配線を介して接続されることにより、前記第1の金属配線、第1の貫通配線、第2の金属配線および第2の貫通配線からなる配線結線が前記半導体基板の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナを構成しており、前記ソレノイドアンテナは、前記第1の絶縁層上に設けられた第3の金属配線によって前記入出力電極と接続されていることを特徴とする半導体装置を提供する。
本発明の半導体装置によれば、RF−IDのICチップとして用いたときに金属面上に配置した場合でも、ソレノイドコイルから発生する磁束の向きが半導体基板の平面方向と垂直な向きとされているので、金属にトラップされる磁束が平面アンテナタイプと比較して少ないことから、通信距離の低下が発生しにくい。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
本形態例の半導体装置10は、図1、図2(h)に示すように、一方の面11aに集積回路への入出力電極12が設けられた半導体基板11と、半導体基板11の一方の面11a上に設けられ、入出力電極12と整合する位置に開口部13aを有する第1の絶縁層13と、半導体基板11の他方の面11b上に設けられた第2の絶縁層14と、第1の絶縁層13上に複数本が略平行に並設された第1の金属配線19と、第2の絶縁層14上に複数本が略平行に並設された第2の金属配線18と、第2の金属配線18の一端18aの側で半導体基板11を貫通した複数個の第1の貫通配線17aと、第2の金属配線18の他端18bの側で半導体基板11を貫通した複数個の第2の貫通配線17bとを備えている。
そして、本形態例の半導体装置10は、第1の金属配線19の一端19aと第2の金属配線18の一端18aとが第1の貫通配線17aを介して接続されるとともに、第1の金属配線19の他端19bと第2の金属配線18の他端18bとが第2の貫通配線17bを介して接続されることにより、第1の金属配線19、第1の貫通配線17a、第2の金属配線18および第2の貫通配線17bからなる配線結線が半導体基板11の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ20を構成しており、このソレノイドアンテナ20は、第1の絶縁層13上に設けられた第3の金属配線22によって入出力電極12と接続されていることを特徴とする。
このように、アンテナとして、磁束の向きが半導体基板の平面方向と垂直な向きとされているソレノイドコイル20を備えているので、金属にトラップされる磁束を平面アンテナタイプと比較して低減することができ、通信距離の低下が発生しにくくなる。また、ICチップの厚さがそのままアンテナコイルの開口断面積となる。
ソレノイドコイル20の巻き数は特に限定されるものではないが、図1に示すように、第1の金属配線19、第1の貫通配線17a、第2の金属配線18および第2の貫通配線17bをソレノイドの中心軸線の方向に沿って所望の数だけ並べることで、必要な巻き数を得ることができる。
本形態例の半導体装置は、特開2004−95849号公報に記載された製造技術を元に製造することができる。以下、製造方法を、図2を参照して説明する。
まず、図2(a)に示すように、一方の面11a側に集積回路(図示略)と入出力電極12が形成された半導体基板11の両面11a,11bに、第1の絶縁層13および第2の絶縁層14を形成する。これらの絶縁層13,14としては、例えば厚さ1μm程度のシリコン酸化膜を用いることができる。シリコン酸化膜を形成する方法としては、例えばテトラエトキシシラン(TEOS)などを原料としたプラズマCVD法、熱酸化法(例えば温度1000℃程度)、スパッタリング法などが挙げられ、膜厚やデバイスの用途、電子デバイスへ与えるダメージ等を考慮して選択することができる。
次に、図2(b)に示すように、第1の絶縁層13において、入出力電極12と整合する位置に第1の開口部13aを開口するとともに、貫通配線17a,17bが設けられる箇所に第2の開口部13bを開口する。なお、入出力電極12としては、例えばアルミニウム(Al)電極を用いることができる。
次に、図2(c)に示すように、第2の開口部13bを通じて、貫通配線17a,17bが形成される箇所の基板材料を除去して、半導体基板11の一方の面11aから他方の面11bに達する細孔15を形成する。細孔15を形成する方法は特に限定されるものではないが、シリコン基板の場合、Deep−Reactive Ion Etching法(以下「DRIE法」)によって形成するのが好適である。
ここで、DRIE法とは、エッチングガスとして六フッ化硫黄(SF6)などを用い、高密度プラズマによるエッチングと、細孔の側壁へのパッシベーション成膜を交互に行うことにより(Boschプロセス)、半導体基板に深堀エッチングする方法である。なお、細孔15の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の半導体基板の大きさ、導電性(抵抗値)などに応じて適宜設定される。
次に、図2(d)に示すように、細孔15の側壁に第3の絶縁層16を形成する。第3の絶縁層16は、例えば厚さ1μm程度のシリコン酸化膜を用いることができる。シリコン酸化膜を形成する方法としては、プラズマCVD法、熱酸化法、スパッタリング法などが挙げられる。細孔15の側壁に第3の絶縁層16を形成することにより、後工程で細孔15内に形成される貫通配線17a,17bと半導体基板11とが電気的に絶縁される。
次に、図2(e)に示すように、第2の絶縁層14の上に、複数本が略平行に並設された第2の金属配線18を形成する。第2の金属配線18は、例えばスパッタリング法により金属薄膜を形成した後、必要に応じて適宜の方法でパターニングすることにより、形成することができる。別の方法としては、めっき法などが挙げられる。
第2の金属配線18を構成する材料としては、例えばアルミニウム(Al)が挙げられるが、特にこれに限定されるものではなく、そのほか、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択して用いることができる。また、第2の金属配線18が複数の導電性材料層からなる積層体であっても良い。平面配線である第2の金属配線18と貫通配線17a,17bと貫通配線との密着性を高めるために、導電性材料の組み合わせを適宜選択して組み合わせることが好ましい。
次に、図2(f)に示すように、細孔15を通じて第2の絶縁層14のうち細孔15に面している部分を除去し、第2の絶縁層14に開口部14aを形成する。開口部14aは、例えばエッチング法によって形成することができる。シリコン酸化膜の場合、エッチングガスとして四フッ化炭素(CF)を用い、Reactive Ion Etching法(以下「RIE法」)を利用したドライエッチング法が挙げられる。
次に、図2(g)に示すように、細孔15内に導電性物質を充填して貫通配線17a,17bを形成する。このとき、第2の絶縁層14の開口部14aを通じて貫通配線17a,17bと第2の金属配線18とが電気的に接続される。貫通配線を形成する方法としては、溶融金属吸引法、印刷法、メッキ法などが挙げられる。
ここで、溶融金属吸引法とは、真空チャンバ内などの減圧環境下で半導体基板を溶融金属浴に浸した後、増圧する(例えば、真空度を低くしたり、大気圧とする)ことによって、細孔内に溶融金属を充填する方法である。この溶融金属吸引法では、例えば、導電性物質として、金(Au)80重量%−錫(Sn)20重量%からなる共晶金属が挙げられる。溶融金属吸引法を用いて、細孔内に導電性物質を充填すれば、微細な細孔内にも効率良く導電性物質を充填することができる。また、細孔内の端部まで導電性物質を充填することができるから、この導電性物質によって形成される貫通配線17a,17bと第2の金属配線18とが電気的に接続される。
なお、溶融金属吸引法によって細孔内に充填される導電性物質としては、金80重量%−錫20重量%からなる共晶金属に限定されるものではなく、このほか、異なる組成の金−錫合金や、錫、インジウムなどの金属、または、錫−鉛系、錫基、鉛基、金基、インジウム基、アルミニウム基などのはんだを使用することができる。
また、印刷法では、例えば、孔版印刷法により、銅(Cu)ペーストを細孔内に充填する。印刷法を用いて、細孔内に導電性物質を充填すれば、半導体基板の主面の面積が大きくなっても、細孔内に均一に、効率良く導電性物質を充填することができる。また、細孔内の端部まで導電性物質を充填することができるから、この導電性物質によって形成される貫通配線17a,17bと第2の金属配線18とが電気的に接続される。なお、印刷法によって細孔内に充填される導電性物質としては、銅ペーストに限定されるものではなく、このほか、銀ペースト、カーボンペースト、金−錫ペーストなどの導電性ペーストを使用することができる。また、銅めっき法などのめっき法などによっても、同様の貫通配線を形成することができる。
次に、図2(g)に示すように、第1の絶縁層13の上に、複数本が略平行に並設された第1の金属配線19を形成するとともに、ソレノイドアンテナ20の両端20a、20bを、入出力電極12と接続するための第3の金属配線22を形成する。図1に示す形態例では、第3の金属配線22の入出力電極12側の端部にはパッド21が設けられ、このパッド21が第1の開口部13aを通じて入出力電極12と電気的に接続されている。
第1の金属配線19および第3の金属配線22は、例えばスパッタリング法により金属薄膜を形成した後、必要に応じて適宜の方法でパターニングすることにより、形成することができる。別の方法としては、めっき法などが挙げられる。
第1の金属配線19および第3の金属配線22を構成する材料としては、例えばアルミニウム(Al)が挙げられるが、特にこれに限定されるものではなく、そのほか、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択して用いることができる。また、第1の金属配線19や第3の金属配線22が複数の導電性材料層からなる積層体であっても良い。平面配線である第1の金属配線19および第3の金属配線22と貫通配線17a,17bとの密着性を高めるために、導電性材料の組み合わせを適宜選択して組み合わせることが好ましい。
第1の金属配線19は、図1に示すように、第1の金属配線19の一端19aが第1の貫通配線17aを介して第2の金属配線18の一端18aと接続され、第1の金属配線19の他端19bが第2の貫通配線17bを介して第2の金属配線18の他端18bと接続されるように設けられる。
また、図1、図2(f)に示すように、第3の金属配線22のうち一方(図1において右側に配されるもの)は、一端が開口部13a上に設けられたパッド21を通じて入出力電極12に接続され、他端が、ソレノイドコイル20の一端20aに対応する第1の貫通配線17aを介して第2の金属配線18の一端18aと接続されるように設けられる。また、第3の金属配線22のうち他方(図1において左側に配されるもの)は、一端が開口部13a上に設けられたパッド21を通じて入出力電極12に接続され、他端が、ソレノイドコイル20の他端20bに対応する第2の貫通配線17bを介して第2の金属配線18の他端18bと接続されるように設けられる。
ソレノイドアンテナ20においては、一端20aから他端20bまで、第1の金属配線19、第1の貫通配線17a、第2の金属配線18および第2の貫通配線17bが順に直列接続されている。特定の第2の金属配線18の一端18aに接続された第1の貫通配線17aを介して接続される第1の金属配線19と、当該第2の金属配線18の他端18bに接続された第2の貫通配線17bを介して接続される第1の金属配線19とは、第1の絶縁層13上において互いに隣り合うものであるので、第1の金属配線19、第1の貫通配線17a、第2の金属配線18および第2の貫通配線17bが順に直列接続されたものがソレノイドの1巻きに対応し、これらが全体として、一端20aから他端20bまでにおいて、1つのソレノイドコイルを構成している。
上記の方法によって、図1に示すように、第1の金属配線19の一端19aと第2の金属配線18の一端18aとが第1の貫通配線17aを介して接続されるとともに、第1の金属配線19の他端19bと第2の金属配線18の他端18bとが第2の貫通配線17bを介して接続し、第1の金属配線19、第1の貫通配線17a、第2の金属配線18および第2の貫通配線17bからなる配線結線を形成することにより、半導体基板11の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ20を形成することができる。
本発明は、RF−ID用の半導体モジュールに利用することができる。また、ソレノイドコイル配線を、アンテナ以外の用途、例えば高周波IC用のインダクタとして利用することもできる。
本発明の半導体装置の一例における配線結線の様子を示す斜視図である。 (a)〜(h)は、本発明の半導体装置の製造工程の一例を説明する断面図である。
符号の説明
10…半導体装置、11…半導体基板、11a…一方の面、11b…他方の面、12…入出力電極、13…第1の絶縁層、13a…開口部、14…第2の絶縁層、16…第3の絶縁層、17a…第1の貫通配線、17b…第2の貫通配線、18…第2の金属配線、18a…第2の金属配線の一端、18b…第2の金属配線の他端、19…第1の金属配線、19a…第1の金属配線の一端、19b…第1の金属配線の他端、20…ソレノイドコイル(アンテナ)、21…パッド、22…第3の金属配線。

Claims (1)

  1. 一方の面に集積回路への入出力電極が設けられた半導体基板と、
    前記半導体基板の前記一方の面上に設けられ、前記入出力電極と整合する位置に開口部を有する第1の絶縁層と、
    前記半導体基板の他方の面上に設けられた第2の絶縁層と、
    前記第1の絶縁層上に複数本が略平行に並設された第1の金属配線と、
    前記第2の絶縁層上に複数本が略平行に並設された第2の金属配線と、
    前記第2の金属配線の一端側で前記半導体基板を貫通した複数個の第1の貫通配線と、
    前記第2の金属配線の他端側で前記半導体基板を貫通した複数個の第2の貫通配線とを備え、
    第1の金属配線の一端と第2の金属配線の一端とが前記第1の貫通配線を介して接続されるとともに、第1の金属配線の他端と第2の金属配線の他端とが前記第2の貫通配線を介して接続されることにより、前記第1の金属配線、第1の貫通配線、第2の金属配線および第2の貫通配線からなる配線結線が前記半導体基板の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナを構成しており、前記ソレノイドアンテナは、前記第1の絶縁層上に設けられた第3の金属配線によって前記入出力電極と接続されていることを特徴とする半導体装置。
JP2007189508A 2007-07-20 2007-07-20 半導体装置 Pending JP2009027005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007189508A JP2009027005A (ja) 2007-07-20 2007-07-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007189508A JP2009027005A (ja) 2007-07-20 2007-07-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2009027005A true JP2009027005A (ja) 2009-02-05

Family

ID=40398526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189508A Pending JP2009027005A (ja) 2007-07-20 2007-07-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2009027005A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245371A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
CN102263324A (zh) * 2011-07-28 2011-11-30 群淂数码科技(上海)有限公司 射频识别标签天线
CN102870192A (zh) * 2010-03-25 2013-01-09 高通股份有限公司 玻璃技术的三维电感器和变压器设计方法
JP2013507774A (ja) * 2009-10-08 2013-03-04 クアルコム,インコーポレイテッド 3次元インダクタ及び変圧器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232020A (ja) * 1999-02-09 2000-08-22 Nec Corp インダクタ
JP2006173525A (ja) * 2004-12-20 2006-06-29 Sanyo Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232020A (ja) * 1999-02-09 2000-08-22 Nec Corp インダクタ
JP2006173525A (ja) * 2004-12-20 2006-06-29 Sanyo Electric Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245371A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2013507774A (ja) * 2009-10-08 2013-03-04 クアルコム,インコーポレイテッド 3次元インダクタ及び変圧器
EP2486586B1 (en) * 2009-10-08 2020-11-18 Qualcomm Incorporated Three dimensional on-chip radio-frequency amplifier
CN102870192A (zh) * 2010-03-25 2013-01-09 高通股份有限公司 玻璃技术的三维电感器和变压器设计方法
JP2013524488A (ja) * 2010-03-25 2013-06-17 クアルコム,インコーポレイテッド ガラス技術の3次元インダクタおよび変圧器設計方法
CN102870192B (zh) * 2010-03-25 2016-06-08 高通股份有限公司 玻璃技术的三维电感器和变压器设计方法
CN102263324A (zh) * 2011-07-28 2011-11-30 群淂数码科技(上海)有限公司 射频识别标签天线

Similar Documents

Publication Publication Date Title
US20200143980A1 (en) Coil component
JP6668723B2 (ja) インダクタ部品
US10854383B2 (en) Coil electronic component and method of manufacturing the same
KR102178531B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
US10123420B2 (en) Coil electronic component
KR101983146B1 (ko) 칩 전자부품
US9978501B2 (en) Coil electronic component and method of manufacturing same
US10198684B2 (en) Smart card module, smart card, and method for producing a smart card module
JP6465467B2 (ja) 薄膜型インダクター
US11791085B2 (en) Inductor component
US7312684B2 (en) Semiconductor device
US20200027638A1 (en) Inductor component
US10950533B2 (en) Through electrode substrate and semiconductor device
US10607769B2 (en) Electronic component including a spacer part
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP2010098199A (ja) インダクタンス素子及びその製造方法
JP2009027005A (ja) 半導体装置
JP2016195246A (ja) コイル電子部品及びその製造方法
JP5711572B2 (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
US20150173197A1 (en) Printed circuit board having inductor embedded therein and manufacturing method thereof
CN107768067B (zh) 共模滤波器及其制造方法
KR101823189B1 (ko) 인덕터 어셈블리
JP5344000B2 (ja) 接触非接触両用icモジュール及びicカード
JP2007060030A (ja) 電子回路ユニット
JP2007180762A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100607

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20120814

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204