KR20080097065A - 박막 세라믹 다층 배선 기판 및 이의 제조 방법 - Google Patents
박막 세라믹 다층 배선 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20080097065A KR20080097065A KR1020070042180A KR20070042180A KR20080097065A KR 20080097065 A KR20080097065 A KR 20080097065A KR 1020070042180 A KR1020070042180 A KR 1020070042180A KR 20070042180 A KR20070042180 A KR 20070042180A KR 20080097065 A KR20080097065 A KR 20080097065A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive structure
- wiring board
- multilayer wiring
- forming
- thin film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
이동통신의 고주파 모듈, 마이크로웨이브 커넥터, 케이블 어셈블리, 반도체 칩 등을 테스트하는 프로브 카드(Probe card)용 고집적 다층 배선 기판에 적합한 박막 세라믹 다층 배선 기판 및 이의 제조 방법에 관한 것으로, 다층 배선 기판 본체를 형성하는 제1 전도성 구조물과 상기 제1 전도성 구조물을 감싸는 제1 절연성 구조물, 상기 제1 절연성 구조물을 감싸는 제2 절연성 구조물 및 상기 제1 전도성 구조물의 출력 패드 부분에 형성된 제2 전도성 구조물을 포함하고, 상기 제2 전도성 구조물은 Cu, Ni, Au을 순차적으로 박막 도금하여 형성된 구성을 마련한다.
상기와 같은 박막 세라믹 다층 배선 기판 및 이의 제조 방법을 이용하는 것에 의해, 제2 전도성 구조물을 박막 전도성 구조물로 형성함으로써 미세패턴 구현이 용이하여 고집적화를 달성할 수 있다.
박막, 다층배선, 증착, 감광, 도포
Description
도 1은 종래의 다층 배선 기판의 단면도,
도 2는 종래의 다른 예로서 다층 배선 기판을 나타내는 단면도,
도 3은 본 발명에 따른 박막 세라믹 다층 배선 기판을 나타내는 단면도,
도 4 내지 도 14는 도 3에 도시된 박막 세라믹 다층 배선 기판의 제조 과정을 설명하기 위한 제조 공정의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 제1 전도성 구조물 2 : 제1 절연성 구조물
3 : 제2 절연성 구조물 4 ; 제2 전도성 구조물
5 ; 출력 패드 6 : 도포층
7 : 감광 보호층 8 : 기본 금속층
본 발명은 박막 세라믹 다층 배선 기판 및 이의 제조 방법에 관한 것으로, 특하 이동통신의 고주파 모듈, 마이크로웨이브 커넥터, 케이블 어셈블리, 반도체 칩 등을 테스트하는 프로브 카드(Probe card)용 고집적 다층 배선 기판에 적합한 박막 세라믹 다층 배선 기판 및 이의 제조 방법에 관한 것이다.
최근 이동통신 기술의 발달로 말미암아 이동 통신 기술 분야에서 사용되는 전자부품들이 소형화, 복합화, 모듈화 및 고주파화가 가속되고 있다. 이러한 요구 기술을 만족하기 위해 고온 혹은 저온 동시 소성 세라믹 다층 배선 기판이 널리 사용되고 있다.
즉, 반도체 칩 등과 같은 반도체 장치를 사용한 전자 기기의 기능과 사이즈 면에서의 향상이 근래에 진행되고 있다. 따라서, 반도체 장치의 집적 밀도는 증가하며 또한 다핀화와 소형화가 도모되고 있다. 핀의 수가 증가되고 소형화되는 반도체 장치가 실장된 기판으로서, 빌트 업법(built-up method)을 이용한 다층 배선 기판이 제공된다.
이러한 타입의 다층 배선 기판은 유리섬유직물 구리피복 적층판 등과 같은 보강 부재가 코어층으로서 사용되고, 그 후 코어층의 양면에 절연층과 배선층이 각각 선택적으로 형성된다. 따라서, 이러한 구성을 갖는 다층 배선 기판 위에 미세한 배선층이 형성되기 때문에, 고 집적 반도체 장치가 그 위에 실장될 수 있다.
고온 동시 소성 세라믹 다층 배선 기판(HTCC_MLC)은 1500℃ 이상의 온도에서 열처리하여 다층 배선 기판을 형성한다. 고온 동시 소성 세라믹 다층 배선 기판의 절연 재료는 94% 이상의 알루미나를 주원료로 사용하고, 첨가제로 소량의 실리카를 사용하며, 전기전도체는 고온 소성이 가능한 텅스텐(W)을 주로 사용한다. 고온 동시 소성 세라믹 다층 배선 기판은 기계적 강도 및 내화학성 특성이 우수하여 기판 표면에 박막 전도선을 형성하여 고집적화 패키지로 많이 응용되고 있다. 그러나 고온 소성된 텅스텐(W) 전도체의 전기전도도가 은(Ag) 혹은 동(Cu)에 비해 낮아서 고주파수 특성이 나쁜 단점과 열팽창 계수가 실리콘 반도체 소자에 비해 2배 정도로 높아 열팽창계수의 정합(Matching)이 요구되는 응용 분야에서 큰 문제점이 되고 있다.
이에 반해, 저온 동시 소성 세라믹 다층 배선 기판(LTCC_MLC)은 900℃ 이하 온도에서 열처리하여 다층 배선 기판을 형성한다. 900℃ 이하의 저온에서 사용하기 위해 용융점이 낮은 실리카를 많이 사용하고, 알루미나를 상대적으로 적게 사용한다. 소성 온도가 900℃ 이하로 되면서 전기전도체 재료로 은(Ag) 혹은 동(Cu)을 사용할 수 있게 되었으며, 수동 소자인 저항, 인덕터 및 콘덴서를 기판 내부에 내장함으로써 전자 부품의 소형화, 복합화, 모듈화 및 고주파화에 널리 사용되어지고 있다.
그러나 저온 동시 소성 세라믹 다층 배선 기판 표면은 실리콘 산화물(SiO2)을 많이 함유하기 때문에 불화수소산(HF)과 같은 강산 혹은 수산화칼륨(KOH)과 같은 강염기성 화학 물질을 포함하는 식각 공정에서 실리콘 화합물질이 포함된 기판 표면이 쉽게 식각되는 문제점이 있다.
이러한 문제점을 해결하기 위해 방식 중의 하나가 대한민국 공개특허 공보 10-2007-0013063호(다층 배선 기판 및 이의 제조 방법)에 개시되어 있다.
상기 공보는 저온 동시 소성 세라믹 다층 배선 기판(LTCC_MLC) 표면인 제1차 절연성 구조물이 실리콘 산화물(SiO2)을 많이 함유하기 때문에 불화수소산(HF)과 같은 강산 혹은 수산화칼륨(KOH)과 같은 강염기성 화학 물질을 포함하는 식각 공정에서 실리콘 화합물질이 포함된 기판 표면이 쉽게 식각되는 문제점을 해결하기 위한 기술에 대해 개시되어 있다.
즉, 이러한 문제점을 해결하기 위해 불화수소산(HF)과 같은 강산 혹은 수산화칼륨(KOH)과 같은 강염기성 화학 물질을 포함하는 식각 용액에 강한 제2차 절연성 구조물로 제1차 절연성 구조를 완전히 도포하여 보호함으로써 상기 문제점을 해결하고자 하였다.
즉, 도 1에 도시된 바와 같이, 다층 배선 기판 몸체(1000a)는 제1 전도성 구조물(100) 및 제1 절연 구조물(200)을 포함하고, 제1 전도성 구조물(100)은 적어도 하나의 전도성 패턴(10) 및 적어도 하나의 전도성 콘택(20)을 포함하며, 제1 절연성 구조물(200)은 제1 전도성 구조물(100)의 일부분(101)이 노출되도록 제1 전도성 구조물(100)을 감싸고, 약 1000℃ 이하의 온도에서도 소결이 가능한 저온 동시소성 세라믹 재료를 포함하며, 제1 절연성 구조물(200)의 제1 전도성 구조물(100)의 일부분(101)의 상면이 동일한 평면상에 위치하며, 다층 배선 기판 몸체(1000a) 상에 제1 전도성 구조물(100)의 일부분(101)과 전기적으로 접촉하는 제2 전도성 구조물(300)이 위치하는 구조에 대해 개시되어 있다. 또, 제2 전도성 구조물(300)이 부분적으로 노출되도록 제2 전도성 구조물(300) 및 상기 다층 배선 기판 몸체(1000a)를 감싸는 제2 절연성 구조물(400)이 마련되고, 제2 절연성 구조물(400)에 의해 노출된 제2 전도성 구조물(300)의 표면상에 전도성 코팅막(500)이 형성되어 제2 전도성 구조물(300)을 보호하는 역할을 갖는 구조에 대해서도 개시되어 있다.
또, 다층 배선 기판과 그 제조 방법에 관한 다른 예가 대한민국 공개특허공보2007-0028246호(2007년 3월 12일)에 개시되어 있다.
도 2는 상기 공보에 개시된 다층 배선 기판을 나타내는 단면도로서 도 2에 도시된 바와 같이, 다층 배선 기판은 보강용 배선층(103), 제1 절연층(104), 배선(105), 제2 절연층(106), 배선(108), 제3 절연층(107), 배선(110), 제4 절연층(109), 배선(112)이 하부층에서 상부층까지 순서대로 적층됨으로써 구성되며, 제1 절연층(104)의 하면 위에 솔더 레지스트(102)가 형성되고, 제4 절연층(109)의 상면 위에 솔더 레지스트(120)가 형성되며, 각각의 절연층(104, 106, 107, 109)은 열경화성을 갖는 에폭시계의 빌트 업 수지로 이루어지며, 각각의 배선(105)은 비아 플러그부(105a)와 패턴 배선부(105b)에 의해 구성되고, 비아 플러그부(105a)는 제1 절연층(104)에 형성된 개구부에 형성되며, 패턴 배선부(105b)는 제 1 절연층(104)의 상면 위에 형성된 구조에 대해 개시되어 있다.
그러나, 상술한 공보에 개시된 기술은 제조 방법이 복잡하고, 스크린 인 쇄(Screen printing) 공정 기술을 이용하여 제1 절연성 구조물 내의 제1전도성 구조물의 출력 패드가 제2절연성 구조물에 덥히지 않고, 외부로 연결하기 위해 제 2 전도성 구조물을 형성함으로 고밀도 배선 기판을 구현하기가 어렵다는 문제가 있었다,
또 제1절연성 구조물과 제2 전도성 구조물을 완전히 덥히도록 제2절연성 구조물을 플라스마 스프레이 방식으로 제2절연성 구조물의 두께가 0.1mm ~ 1.0mm 정도로 두껍게 절연성 구조물을 형성하며, 그 후 제 2 전도성 구조물의 출력 패드가 노출되도록 제2절연성 구조물 양면을 순차적으로 래핑(Lapping)하며, 래핑된 제2절연성 두께 및 절연 특성은 제2전도성 구조물의 두께와 래핑 공정 조건에 따라 변화될 수 있을 뿐만 아니라 안정된 품질을 유지하기 위해 별도의 공정 관리가 필요하다는 문제도 있었다.
또한 래핑 공정이 완료된 후, 노출된 제 2 전도성 구조물에 다시 박막 전도성 구조물을 형성함으로 제조 공정이 더욱 복잡하게 된다는 문제점도 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, 이동통신기술의 발전과 반도체 부품 소자들의 소형화, 복합화, 모듈화 및 고주파화 등의 특성을 만족하고, 특히 불화수소산(HF)과 같은 강산 또는 수산화칼륨(KOH)과 같은 강염기성 화학 물질을 포함하는 식각 공정에서 내화학성이 우수한 박막 세라믹 다층 배선 기판 및 이의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 박막 세라믹 다층 배선 기판의 제작 공정이 간단고 미세패턴을 용이하게 실현할 수 있는 박막 세라믹 다층 배선 기판 및 이의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 박막 세라믹 다층 배선 기판은 다층 배선 기판 본체를 형성하는 제1 전도성 구조물과 상기 제1 전도성 구조물을 감싸는 제1 절연성 구조물, 상기 제1 절연성 구조물을 감싸는 제2 절연성 구조물 및 상기 제1 전도성 구조물의 출력 패드 부분에 형성된 제2 전도성 구조물을 포함하고, 상기 제2 전도성 구조물은 Cu, Ni, Au을 순차적으로 박막 도금하여 형성된 것을 특징으로 한다.
또 본 발명에 따른 박막 세라믹 다층 배선 기판에 있어서, 상기 제2 전도성 구조물은 상기 제1 전도성 구조물의 출력 패드 부분에 형성되고, 상기 제2 전도성 구조물은 상기 제1 전도성 구조물의 출력 패드의 직경 보다 크게 형성된 것을 특징으로 한다.
또 본 발명에 따른 박막 세라믹 다층 배선 기판에 있어서, 상기 제2 절연성 구조물은 0.3~3㎛의 두께로 형성되는 것을 특징으로 한다.
또 본 발명에 따른 박막 세라믹 다층 배선 기판에 있어서, 상기 제1 전도성 구조물의 출력 패드는 기본 금속층으로 형성되고, 상기 기본 금속층은 Ti, Pd, Cu을 순차적으로 증착하여 형성되는 것을 특징으로 한다.
또 본 발명에 따른 박막 세라믹 다층 배선 기판에 있어서, 상기 기본 금속층은 약 0.5㎛의 두께로 형성되는 것을 특징으로 한다.
또 상기 목적을 달성하기 위해 본 발명에 따른 다층 배선 기판의 형성 방법은 제1 전도성 구조물 및 상기 제1 전도성 구조물의 일부분이 노출되도록 상기 제1 전도성 구조물을 감싸는 제1 절연성 구조물을 포함하는 다층 배선 기판 본체를 형성하는 단계, 상기 다층 배선 기판 본체의 양면에 감광 도포층을 형성하는 단계, 상기 감광 도포층을 노광 및 현상하여 상기 제1 전도성 구조물의 출력 패드 부분에 감광 보호층을 형성하는 단계, 상기 감광 보호층 상에 제2 절연성 구조물을 형성하는 단계 및 상기 감광 보호층을 제거하고, 상기 제1 전도성 구조물의 출력 패드 부분에 제2 전도성 구조물을 형성하는 단계를 포함하는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 도포층은 사진 식각(Photolithography) 공정기술을 이용하여 실행되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 도포층은 30~40㎛ 두께로 도포되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 도포층을 형성하는 단계에서 상기 도포층과 상기 다층 배선 기판 본체 간의 접착력을 증진시키는 접착력 향상제가 투입되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 보호층은 30~40㎛의 두께로 도포되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 보호층의 직경은 제1전도성 구조물의 출력 패드의 직경 보다 크게 형성되는 것을 특징으 로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 제2 절연성 구조물은 0.3~3㎛의 두께로 형성되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 보호층의 제거는 감광제 스트립 장비에 의해 실행되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 감광 보호층을 제거하고, 기본 금속층을 형성한 후 상기 제2 전도성 구조물이 형성되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 기본 금속층은 약 0.5㎛의 두께로 Ti, Pd, Cu을 순차적으로 증착하여 형성되는 것을 특징으로 한다.
또 본 발명에 따른 다층 배선 기판의 형성 방법에 있어서, 상기 제2 전도성 구조물은 Cu, Ni, Au을 순차적으로 박막 도금하여 형성되는 것을 특징으로 한다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.
이하, 본 발명의 구성을 도면에 따라서 설명한다.
또한, 본 발명의 설명에 있어서는 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 3은 본 발명에 따른 박막 세라믹 다층 배선 기판을 나타내는 단면도이다.
도 3에 도시된 바와 같이 본 발명에 따른 박막 세라믹 다층 배선 기판은 다층 배선 기판 본체를 형성하는 제1 전도성 구조물(1)과 제1 전도성 구조물을 감싸는 제1 절연성 구조물(2), 제1 절연성 구조물(2)을 감싸는 제2 절연성 구조물(3) 및 제1 전도성 구조물(1)의 출력 패드 부분에 형성된 제2 전도성 구조물(4)을 구비하고, 이 제2 전도성 구조물(4)이 Cu, Ni, Au을 순차적으로 박막 도금하여 형성된다.
또한, 제2 전도성 구조물(4)은 제1 전도성 구조물(1)의 출력 패드 부분에 형성되고, 이 제2 전도성 구조물은 상기 제1 전도성 구조물(1)의 출력 패드의 직경(도 9 참조)보다 크게 형성된다.
또 본 발명에 따른 박막 세라믹 다층 배선 기판에서 상기 제2 절연성 구조물(3)은 0.3~3㎛의 두께로 형성된다.
또한 도 9에 도시된 바와 같이, 제1 전도성 구조물(1)의 출력 패드는 기본 금속층으로 형성되고, 이 기본 금속층은 Ti, Pd, Cu을 순차적으로 증착하여 형성되며, 바람직하게는 약 0.5㎛의 두께로 형성된다.
다음에 도 3에 도시된 바와 같은 박막 세라믹 다층 배선 기판의 제조 과정에 대해 도 4 내지 도 14에 따라 설명한다.
먼저 본 발명의 박막 세라믹 다층 배선 기판은 세라믹 다층 배선 기판을 제조하는 단계로서 그린 시트(Green sheet)를 제조하는 단계, 그린 시트 상에 비아 홀(Via hole)을 형성하는 단계, 비아 홀에 금속 물질을 충진하는 단계, 설계된 그 린 시트 상에 전도선 패턴을 인쇄하는 단계, 전도선 패턴이 인쇄된 그린 시트를 열과 압력을 가해 적층하는 라미네이팅(Laminating) 단계, 설계된 온도에서 동시 소성하는 단계 및 설계된 세라믹 다층 배선 기판의 평평도 및 두께를 맞추기 위해 기판 양면을 연마하는 폴리싱(Polishing)하는 단계를 경유한다. 이러한 과정을 거쳐 도 4에 도시된 바와 같이 제1 전도성 구조물(1)의 출력 패드(5)가 노출되는 구조가 얻어지며, 이러한 과정은 종래기술과 동일한 기술을 적용하므로 그 과정에 대한 구체적인 설명은 생략한다. 즉 도 2에 도시된 바와 같은 각각의 절연층과 배선의 형성은 공지의 기술에 의해 용이하게 실현할 수 있으며, 각각의 그린 시트와 비아 홀을 제1 전도성 구조물(1)이라 하고, 각각의 배선에 대해 형성된 절연층을 제1절연성 구조물(2)이라 하며, 4에 도시된 바와 같은 3층 구조에 한정되는 것은 아니다.
그러나 본 발명에서는 제1절연성 구조물(2)이 불화수소산(HF)과 같은 강산 또는 수산화칼륨(KOH)과 같은 강염기성 화학 물질에 노출되지 않고, 상기와 같은 화학물질에 강한 제2 절연성 구조물(3)을 도포하기 전에, 도 4에 도시된 바와 같이, 반도체 제조 공정기술에 사용되는 사진 식각(Photolithography) 공정기술을 이용하여, 30~40㎛ 두께의 건식 감광제를 도포하여 감광 도포층(6)을 형성한다. 이러한 건식 감광제의 도포층(6)은 통상의 적층(Lamination) 장비를 이용하여 기판 양면에 적층된다.
다음에 감광 도포층(6)의 노광 및 현상 공정을 실행하여 도 6에 도시된 바와 같은 상태를 실현한다. 즉, 제1 전도성 구조물(1)의 출력 패드(5)를 제2 절연성 구조물(3)이 도포하지 않도록, 기판 양면에 두께가 30~40㎛인 감광 보호층(7)을 형 성한다.
이때, 건식 감광제의 도포층(5)과 세라믹 다층 배선 기판 간의 접착력을 증진시키기 위해 접착력 향상제를 사용하기도 한다. 또 감광 보호층(7)의 직경은 제1전도성 구조물(1)의 출력 패드(5)의 직경 보다 더 크게 하였다.
다음에 감광 보호층(7)이 형성된 상태에서 도 7에 도시된 바와 같이, 물리 증착 기술인 전자빔 진공증착 혹은 스퍼터링 기술을 이용하여 두께가 1~3㎛인 제2 절연성 구조물(3)을 형성하였다.
다음에 감광제 스트립 장비를 이용하여 감광 보호층(7)을 제거하고, 이 상태를 도 8에 도시하였다. 이때 제1 전도성 구조물(1)의 양면 출력 패드(5)를 동시에 쉽게 노출시킬 수 있다.
본 발명은 상기 공정 기술을 적용함에 따라서 종래 기술의 스크린 인쇄(Screen printing) 방식의 제2 전도성 구조물(4)의 형성 공정과 제2 전도성 구조물(4)을 노출시키기 위해 제2 절연성 구조물(3)의 양면을 순차적으로 래핑 하는 공정을 제거함으로써 공정이 간소화되고, 특히 스크린 인쇄 방식으로 제2 전도성 구조물(4)의 출력 패드 형성이 없어지므로, 고밀도의 배선 설계가 가능하여 고집적 박막 세라믹 다층 배선 기판 제작이 가능하다.
이후 도 9 내지 도 14에 따라 도 3에 도시된 박막 배선 기판이 완성된다.
즉, 도 9는 박막 배선을 하기 위한 기본 금속층(8)을 형성하는 것이다. 기본 금속층(8)은 물리 증착 기술의 하나인 스퍼터링 기술을 이용하여 기판 양면에 기본 금속층인 Ti, Pd, Cu을 순차적으로 고 진공 챔버 내에서 증착하여 기본 금속 층(8)을 약 0.5㎛을 두께로 기판 양면 전면에 형성하였다.
다음에 도 10 및 도 11와 같이, 감광제를 기판 양면에 입히고, 노광과 현상 공정을 거쳐 배선 및 패드를 형성하였다.
그 후 도 12와 같이, 전기도금 방식으로 Cu, Ni, Au을 순차적으로 도금하여 패드를 형성하였다.
도 13은 감광제 제거한 후 공정이며, 도 14는 불필요한 기본 금속층(을 순차적으로 Cu, Pd/Ti 금속을 식각하였다.
상술한 바와 같은 공정에 의해 도 3에 도시된 바와 같은 제2 전도성 구조물(4)이 완성된다.
본 발명에서 제안한 박막 세라믹 다층 배선 기판은 사진 식각법을 적용하여 제2절연성 구조물(3)을 선택적으로 0.3㎛ ~ 3㎛ 정도로 도포함으로써 추가적으로 래핑하는 공정을 제거하였으며, 제2전도성 구조물(4)을 박막 패드 형성 공정으로 대신함으로 스크린 인쇄 방식의 패드 형성 공정을 제거함으로써 공정 간소화뿐만 아니라 고집적 배선 기판 설계가 가능하고, 세라믹 다층 배선 기판의 전도성 구조물을 전기전도도가 우수한 은(Ag) 혹은 동(Cu)을 사용할 수 있어, 특히 고주파 및 고집적 다층 배선 기판에 적합한 특성을 가진다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
상술한 바와 같이, 본 발명에 따른 박막 세라믹 다층 배선 기판 및 이의 제조 방법에 의하면, 다음과 같은 효과를 얻을 수 있다.
제1 전도성 구조물과 제2 전도성 구조물 간의 연결을 사진 식각법 (Photolithograph) 방식으로 형성함으로써 공정이 간소화되고, 제2 전도성 구조물을 박막 전도성 구조물로 형성함으로써 미세패턴 구현이 용이하여 고집적화를 쉽게 이룰 수 있다.
또, 제2 절연성 구조물인 알루미늄 산화물을 물리 증착(E-beam, Sputtering) 방식으로 형성하고, 실리콘 산화물이 많이 함유된 제1 절연성 구조물 위에 형성하여, 제1 절연성 구조물이 불화수소산(HF)과 같은 강산 또는 수산화칼륨(KOH)과 같은 강염기성 화학 물질에 노출되지 않아 내화학성이 우수한 세라믹 다층 배선 기판을 쉽게 제조 가능하다.
또한, 제1 전도성 구조물을 전기전도도가 우수한 은(Ag) 혹은 동(Cu)을 사용하고, 열팽창계수가 실리콘 반도체와 유사하게 실리콘 산화물의 함유량을 조절 가능하게 제1 절연성 구조물을 형성할 수 있으므로, 고주파 특성 및 열팽창계수가 실리콘 반도체 소자와 유사한 박막 세라믹 다층 배선 기판을 쉽게 제조할 수 있다.
Claims (16)
- 다층 배선 기판 본체를 형성하는 제1 전도성 구조물과 상기 제1 전도성 구조물을 감싸는 제1 절연성 구조물,상기 제1 절연성 구조물을 감싸는 제2 절연성 구조물 및상기 제1 전도성 구조물의 출력 패드 부분에 형성된 제2 전도성 구조물을 포함하고,상기 제2 전도성 구조물은 Cu, Ni, Au을 순차적으로 박막 도금하여 형성된 것을 특징으로 하는 박막 세라믹 다층 배선 기판.
- 제 1항에 있어서,상기 제2 전도성 구조물은 상기 제1 전도성 구조물의 출력 패드 부분에 형성되고, 상기 제2 전도성 구조물은 상기 제1 전도성 구조물의 출력 패드의 직경 보다 크게 형성된 것을 특징으로 하는 박막 세라믹 다층 배선 기판.
- 제 2항에 있어서,상기 제2 절연성 구조물은 0.3~3㎛의 두께로 형성되는 것을 특징으로 하는 박막 세라믹 다층 배선 기판.
- 제 3항에 있어서,상기 제1 전도성 구조물의 출력 패드는 기본 금속층으로 형성되고,상기 기본 금속층은 Ti, Pd, Cu을 순차적으로 증착하여 형성되는 것을 특징으로 하는 박막 세라믹 다층 배선 기판.
- 제 4항에 있어서,상기 기본 금속층은 약 0.5㎛의 두께로 형성되는 것을 특징으로 하는 박막 세라믹 다층 배선 기판.
- 제1 전도성 구조물 및 상기 제1 전도성 구조물의 일부분이 노출되도록 상기 제1 전도성 구조물을 감싸는 제1 절연성 구조물을 포함하는 다층 배선 기판 본체를 형성하는 단계,상기 다층 배선 기판 본체의 양면에 감광 도포층을 형성하는 단계,상기 감광 도포층을 노광 및 현상하여 상기 제1 전도성 구조물의 출력 패드 부분에 감광 보호층을 형성하는 단계,상기 감광 보호층 상에 제2 절연성 구조물을 형성하는 단계 및상기 감광 보호층을 제거하고, 상기 제1 전도성 구조물의 출력 패드 부분에 제2 전도성 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 6항에 있어서,상기 감광 도포층은 사진 식각(Photolithography) 공정기술을 이용하여 실행되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 7항에 있어서,상기 감광 도포층은 30~40㎛ 두께로 도포되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 8항에 있어서,상기 감광 도포층을 형성하는 단계에서 상기 도포층과 상기 다층 배선 기판 본체 간의 접착력을 증진시키는 접착력 향상제가 투입되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 6항에 있어서,상기 감광 보호층은 30~40㎛의 두께로 도포되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 6항에 있어서,상기 감광 보호층의 직경은 제1전도성 구조물의 출력 패드의 직경 보다 크게 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 6항에 있어서,상기 제2 절연성 구조물은 0.3~3㎛의 두께로 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 6항에 있어서,상기 감광 보호층의 제거는 감광제 스트립 장비에 의해 실행되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 13항에 있어서,상기 감광 보호층을 제거하고, 기본 금속층을 형성한 후 상기 제2 전도성 구조물이 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 13항에 있어서,상기 기본 금속층은 약 0.5㎛의 두께로 Ti, Pd, Cu을 순차적으로 증착하여 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
- 제 15항에 있어서,상기 제2 전도성 구조물은 Cu, Ni, Au을 순차적으로 박막 도금하여 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070042180A KR20080097065A (ko) | 2007-04-30 | 2007-04-30 | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 |
PCT/KR2007/002846 WO2008133369A1 (en) | 2007-04-30 | 2007-06-13 | The manufacturing method of the thin film ceramic multi layer substrate |
CN2007800532177A CN101683003B (zh) | 2007-04-30 | 2007-06-13 | 薄膜陶瓷多层衬底的制造方法 |
TW097115870A TW200845865A (en) | 2007-04-30 | 2008-04-30 | The manufacturing method of the thin film ceramic multi layer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070042180A KR20080097065A (ko) | 2007-04-30 | 2007-04-30 | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080097065A true KR20080097065A (ko) | 2008-11-04 |
Family
ID=39925804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070042180A KR20080097065A (ko) | 2007-04-30 | 2007-04-30 | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR20080097065A (ko) |
CN (1) | CN101683003B (ko) |
TW (1) | TW200845865A (ko) |
WO (1) | WO2008133369A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043463B1 (ko) * | 2009-05-28 | 2011-06-23 | 삼성전기주식회사 | 다층 세라믹 기판 및 이의 제조 방법 |
US11437196B2 (en) * | 2019-01-31 | 2022-09-06 | Point Engineering Co., Ltd. | Multilayer ceramic substrate and probe card including same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455022B2 (ja) * | 2014-08-22 | 2019-01-23 | 大日本印刷株式会社 | プローブカード及びそれを用いた半導体装置の製造方法 |
CN112004325A (zh) * | 2020-09-07 | 2020-11-27 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 |
CN112074106A (zh) * | 2020-09-07 | 2020-12-11 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷基片高精度对位堆叠的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108797A (ja) * | 1989-09-22 | 1991-05-08 | Ngk Spark Plug Co Ltd | 多層配線基板およびその製造方法 |
JP3215545B2 (ja) * | 1993-05-27 | 2001-10-09 | イビデン株式会社 | 薄膜多層配線板及びその製造方法 |
KR20070013063A (ko) * | 2005-07-25 | 2007-01-30 | 주식회사 코미코 | 다층 배선 기판 및 이의 제조 방법 |
JP4452222B2 (ja) * | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
-
2007
- 2007-04-30 KR KR1020070042180A patent/KR20080097065A/ko not_active Application Discontinuation
- 2007-06-13 CN CN2007800532177A patent/CN101683003B/zh not_active Expired - Fee Related
- 2007-06-13 WO PCT/KR2007/002846 patent/WO2008133369A1/en active Application Filing
-
2008
- 2008-04-30 TW TW097115870A patent/TW200845865A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043463B1 (ko) * | 2009-05-28 | 2011-06-23 | 삼성전기주식회사 | 다층 세라믹 기판 및 이의 제조 방법 |
US11437196B2 (en) * | 2019-01-31 | 2022-09-06 | Point Engineering Co., Ltd. | Multilayer ceramic substrate and probe card including same |
Also Published As
Publication number | Publication date |
---|---|
TW200845865A (en) | 2008-11-16 |
WO2008133369A9 (en) | 2009-12-23 |
CN101683003B (zh) | 2012-05-23 |
CN101683003A (zh) | 2010-03-24 |
WO2008133369A1 (en) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4992158B2 (ja) | 3次元アルミニウムパッケージモジュール及びその製造方法 | |
CA2539280C (en) | High reliability multilayer circuit substrates and methods for their formation | |
WO2003050909A1 (fr) | Dispositif de carte de circuit imprime et procede de fabrication | |
KR101003615B1 (ko) | 세라믹 기판의 전극패턴 형성방법 | |
WO2015151512A1 (ja) | インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法 | |
JP3941416B2 (ja) | 高周波モジュール装置及びその製造方法 | |
US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
US11516911B2 (en) | Glass circuit board and stress relief layer | |
KR101043463B1 (ko) | 다층 세라믹 기판 및 이의 제조 방법 | |
US20110123931A1 (en) | High-precision ceramic substrate preparation process | |
KR20080097065A (ko) | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 | |
JP2012502274A (ja) | Memsプローブ用カード及びその製造方法 | |
JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
KR101051583B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
EP3716739A1 (en) | Component carrier with embedded tracks protruding up to different heights | |
KR101116134B1 (ko) | 엘이디 패키지용 기판 및 그의 제조 방법 | |
JP2009200294A (ja) | 積層基板およびその製造方法 | |
KR20090093211A (ko) | 다층 박막 기판의 제조 방법 | |
JP2006147932A (ja) | 多層配線基板及びその製造方法 | |
JP4022105B2 (ja) | 多層配線基板の製造方法 | |
KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
JPH10321977A (ja) | 多層プリント配線板 | |
US9101064B2 (en) | Thin film electrode ceramic substrate and method for manufacturing the same | |
JP2005310841A (ja) | 回路モジュール体及びその製造方法 | |
JP2006173650A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |