KR101043463B1 - 다층 세라믹 기판 및 이의 제조 방법 - Google Patents
다층 세라믹 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101043463B1 KR101043463B1 KR1020090046954A KR20090046954A KR101043463B1 KR 101043463 B1 KR101043463 B1 KR 101043463B1 KR 1020090046954 A KR1020090046954 A KR 1020090046954A KR 20090046954 A KR20090046954 A KR 20090046954A KR 101043463 B1 KR101043463 B1 KR 101043463B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- multilayer ceramic
- layer
- ceramic substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
- C04B37/006—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of metals or metal salts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/365—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 다층 세라믹 기판 및 이의 제조 방법을 개시한다. 다층 세라믹 기판은 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체; 상기 세라믹 적층체의 내부에 배치되어 층간 접속을 수행하는 비아 및 상기 비아와 전기적으로 연결된 패드; 상기 패드의 일부를 노출하며 상기 세라믹 적층체에 배치된 콘택홈; 및 상기 콘택홈의 측벽에 배치되고 상기 패드와 전기적으로 접속되며 포고핀과 전기적으로 접속되는 콘택 패드;를 포함할 수 있다.
세라믹, 패드, 얼라인, 화학약품, 난반사
Description
본 발명은 다층 세라믹 기판 및 이의 제조 방법에 관한 것으로, 구체적으로 세라믹 적층체의 상하면에 각각 배치된 난반사 방지 패턴 구비하는 세라믹 다층 기판에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 단소 박형화 되어가고 있어, 부품의 집적화는 필수적이다.
부품의 집적화를 위해 다수개의 세라믹 시트를 적층하여 형성하는 다층 세라믹 기판이 개발되었다. 이와 같은 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성을 가짐에 따라, 종래 인쇄회로기판의 대체품으로 많이 이용되고 있으며, 또한, 그 수요가 점점 증가하는 추세이다.
이와 같은 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.
특히, 다층 세라믹 기판은 반도체 소자의 전기적 검사를 위한 프로브 카드의 프로브 기판에 사용될 수 있다. 여기서, 프로브 기판은 상, 하부에 각각 콘택 패드를 구비하는 다층 세라믹 기판으로 이루어질 수 있다. 이때, 다층 세라믹 기판의 하부에 배치된 콘택 패드는 검사 신호를 외부와 주고 받는 인쇄회로기판과 전기적으로 접속된다. 또한, 다층 세라믹 기판의 상부에 배치된 콘택 패드는 검사 대상인 반도체 소자와 전기적으로 접속된 프로브 핀과 접촉하고 있을 수 있다.
이와 같은 다층 세라믹 기판을 제조하기 위해서는 먼저, 그린 시트를 다층으로 적층한 후, 소성 공정을 거침으로써 세라믹 적층체를 형성할 수 있다. 이후, 세라믹 적층체의 상하면에 각각 외부와 전기적으로 접속되기 위한 콘택 패드를 형성함으로써, 다층 세라믹 기판을 제조할 수 있다.
여기서, 콘택 패드는 세라믹 적층체상에 시드 도금층을 형성한 후, 시드 도금층상에 포토 공정에 의해 형성된 레지스트 패턴을 형성한다. 이후, 레지스트 패턴을 이용한 도금 공정을 거침에 따라, 일정한 패턴을 갖는 콘택 패드를 형성할 수 있다.
또한, 콘택 패드상에 프로브 핀을 형성하는 공정은 포토공정, 도금공정 및 에칭공정을 포함하는 MEMS 공정을 통해 형성될 수 있다. 또는, 콘택 패드상에 프로브 핀을 형성하는 공정은 별도의 웨이퍼 기판상에 프로브 핀을 형성한 후 콘택 패드와 프로브 핀이 서로 접촉되도록 얼라인한 후, 접합공정을 통해 형성할 수 있다.
이때, 세라믹 재질의 특성상 빛의 난반사를 일으키게 되므로, 다층 세라믹 기판에 콘택 패드를 형성하기 위한 포토공정뿐만 아니라 프로브 핀을 형성하는 공정에서 요구되는 얼라인 제어에 어려움이 있었다. 이는, 얼라인은 광을 이용하여 기판상에 형성된 얼라인 마크를 인식한 후 수행하는데, 다층 세라믹 기판상의 난반사로 인해 얼라인 마크를 인식하기 어렵기 때문이다.
이를 해결하기 위해, 다층 세라믹 기판은 그린시트에 광을 흡수하는 안료를 포함시킴으로써, 빛의 난반사 문제를 방지하고자 하였다. 그러나, 다층 세라믹 기판이 안료를 포함할 경우, 다층 세라믹 기판의 내화학성 및 내구성이 떨어지는 문제가 발생하였다. 이로 인하여, 콘택 패드나 프로브 핀을 형성하기 위한 포토공정이나 MEMS 공정에서 사용된 강산이나 강염기와 같은 화학약품에 의해 다층 세라믹 기판의 강도가 저하되고, 다층 세라믹 기판의 표면이나 비아가 손상되는 문제점이 있었다.
또한, 다층 세라믹 기판의 표면 손상으로 인해, 다층 세라믹 기판과 콘택 패드의 고착강도가 저하되어, 전기적 누설 저항이 발생하는 문제점이 있었다.
또한, 후속공정, 예컨대 다층 세라믹 기판의 콘택 패드상에 프로브 핀을 형성할 경우, 화학약품에 의해 발생된 오염물질, 즉 세라믹 파우더 또는 메탈 파우더에 의해 다층 세라믹 기판의 표면이 오염되어, 결국 다층 세라믹 기판과 프로브 핀간의 접착 강도가 감소될 뿐만 아니라, 다층 세라믹 기판으로 제조된 프로브 기판의 전기적 특성이 저하되는 문제점이 있었다.
더욱이, 다층 세라믹 기판이 저온 동시소성 세라믹(LTCC)공정으로 형성할 경우, 다층 세라믹 기판이 안료를 포함하지 않아도 화학약품에 취약하여, 상기와 같 은 문제가 더욱 심화될 수 있다.
따라서, 다층 세라믹 기판은 세라믹 재질의 자체의 특성으로 인한 얼라인 공정의 어려움이 있을 뿐만 아니라, 약한 내화학성을 가짐에 따른 다층 세라믹 기판으로부터 제조된 전자부품의 전기적 특성 및 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명은 종래 다층 세라믹 기판에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 세라믹 적층체의 상, 하면에 각각 배치된 난반사 방지 패턴 구비하는 세라믹 다층 기판이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은 다층 세라믹 기판을 제공하는 것이다. 상기 다층 세라믹 기판은 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체; 최상층의 상기 세라믹층과 최하층의 상기 세라믹층에 각각 구비된 상기 비아를 노출하며, 상기 세라믹 적층체의 상, 하부면에 각각 배치된 난반사 방지 패턴; 및 상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드;를 포함할 수 있다.
여기서, 상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성될 수 있다.
또한, 상기 콘택 패드와 상기 비아 사이에 개재된 도전성 접착패턴을 더 포함할 수 있다.
또한, 상기 도전성 접착패턴은 Ni, Ti 및 Cr 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 콘택 패드는 Cu, Ni 및 Au 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 목적은 다층 세라믹 기판의 제조 방법을 제공하는 것이다. 상기 제조 방법은 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체를 제공하는 단계; 최상층의 상기 세라믹층과 최하층의 상기 세라믹층에 각각 구비된 상기 비아를 노출하며, 상기 세라믹 적층체의 상, 하부면에 각각 배치된 난반사 방지 패턴을 형성하는 단계; 및 상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 난반사 방지 패턴을 형성하는 단계는, 상기 최상층의 세라믹층과 상기 최하층의 세라믹층에 각각 구비된 상기 비아를 덮는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴이 형성된 상기 세라믹 적층체의 상, 하면에 난반사 방지 물질을 증착하는 단계; 상기 마스크 패턴을 제거하여 상기 난반사 방지 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 마스크 패턴은 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나로 포함하여 형성될 수 있다.
또한, 상기 콘택 패드를 형성하는 단계는, 상기 난반사 방지 패턴을 포함하는 상기 세라믹 적층체상에 도금 시드층을 형성하는 단계; 상기 도금 시드층상에 레지스트 패턴을 형성하는 단계; 및 상기 레지스트 패턴에 의해 노출된 상기 도금 시드층상에 도금 공정을 수행하여 상기 콘택 패드를 형성하는 단계를 포함할 수 있다.
또한, 상기 도금 시드층을 형성하는 단계 이전에 상기 난반사 방지 패턴을 포함하는 상기 세라믹 적층체상에 도전성 접착층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 도전성 접착층은 Ni, Ti 및 Cr 중 적어도 어느 하나를 증착하여 형성할 수 있다.
또한, 상기 콘택 패드를 형성하는 단계 이후에, 상기 레지스트 패턴을 제거하는 단계; 및 상기 도금 시드층 및 상기 도전성 접착층을 패터닝하는 단계를 더 포함할 수 있다.
또한, 상기 레지스트 패턴을 형성하는 단계에서, 상기 세라믹 적층체의 에지상에 얼라인 마크가 더 형성될 수 있다.
또한, 상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성할 수 있다.
발명의 또 다른 목적은 다층 세라믹 기판의 제조 방법을 제공하는 것이다. 상기 제조 방법은 다층의 세라믹층으로 적층된 세라믹 적층체를 제공하는 단계; 상 기 세라믹 적층체 양면에 각각 난반사 방지 패턴과 상기 세라믹 적층체와 층간 접속을 이루는 비아를 구비하는 그린 시트를 적층하는 단계; 상기 그린 시트가 적층된 상기 세라믹 적층체를 소성하는 단계; 및 상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 그린시트를 형성하는 단계는, 관통된 비아를 구비하는 그린시트를 형성하는 단계; 상기 비아를 덮으며 상기 그린시트상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 포함한 상기 그린시트상에 난반사 방지 물질을 증착하는 단계; 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.
또한, 상기 마스크 패턴은 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성할 수 있다.
본 발명의 다층 세라믹 기판은 광 흡수를 위한 난반사 방지 패턴을 구비함에 따라 다층 세라믹 기판을 이루는 세라믹 층이 별도의 안료를 포함시키지 않아도 되므로, 안료로 인한 내화학성 및 내구성이 저하되는 것을 방지하며 얼라인 정렬을 수행할 수 있다.
또한, 본 발명의 난반사 방지 패턴을 내화학성이 우수한 재질로 형성함으로써, 다층 세라믹 기판상에서 수행될 수 있는 공정에서 사용되는 화학약품으로부터 보호받을 수 있다.
또한, 본 발명의 난반사 방지 패턴을 내화학성이 우수한 재질로 형성함으로써, 다층 세라믹 기판의 표면 내구성 확보를 통해 후속 공정, 예컨대 포토공정, 도금공정 및 에칭 공정에 따른 기판의 강도를 유지할 수 있다.
또한, 본 발명의 난반사 방지 패턴을 내화학성이 우수한 재질로 형성함으로써, 다층 세라믹 기판의 표면 손상을 방지할 수 있어, 다층 세라믹 기판과 콘택 패드간의 우수한 계면 결합력을 가질 수 있어, 전기적 누설저항 방지 및 고주파 회로 신호 전송력을 향상시킬 수 있다.
또한, 본 발명의 난반사 방지 패턴을 내화학성이 우수한 재질로 형성함으로써, 고집적 패드 선폭을 구현할 수 있어, 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있다.
이하, 본 발명의 실시예들은 다층 세라믹 기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 다층 세라믹 기판은 세라믹 적층체(110), 난반사 방지 패턴(130) 및 콘택 패드(140)를 포함할 수 있다.
세라믹 적층체(110)는 다층으로 적층된 세라믹층(111, 112, 113, 114)을 포함할 수 있다. 이때, 다층으로 적층된 세라믹층(111, 112, 113, 114)은 몸체를 관통하는 비아홀(121)에 충진된 전도성 재질, 예컨대, Ag 페이스트를 포함하는 비아(122)를 구비함에 따라, 층간 접속을 이룰 수 있다. 또한, 세라믹 적층체(110)의 내부에는 비아(122)와 전기적으로 접속된 내부 회로패턴(123)을 더 구비할 수도 있다.
난반사 방지 패턴(130)은 최상층의 세라믹층(114)과 최하층의 세라믹층(111)에 각각 구비된 비아(122)를 노출하며 세라믹 적층체(110)의 상, 하부면에 각각 배치될 수 있다. 난반사 방지 패턴(130)은 광을 흡수하는 재질로 이루어질 수 있다. 이로써, 난반사 방지 패턴(130)에 의해, 세라믹 적층체에 안료를 포함시키지 않아도 일반적으로 광을 이용하는 얼라인 정렬이 가능해질 수 있다. 이에 따라, 안료로 인한 다층 세라믹 기판의 내화학성이 저하되는 것을 방지할 수 있다.
이에 더하여, 난반사 방지 패턴(130)은 광을 흡수할 뿐만 아니라 내화학성이 우수한 재질, 예컨대 다이아몬드 유사 카본(Diamond-like carborn, DLC) 또는 탄화규소(Silicon carbide, SiC)로 형성될 수 있다. 이로써, 세라믹 적층체(110)가 후속공정, 예컨대 포토공정이나 MEMS 공정에서 사용되는 화학약품으로부터 보호받을 수 있다.
이에 따라, 다층 세라믹 기판의 표면 내구성을 확보할 수 있어, 후속 전자 부품의 제조 공정, 예컨대 포토공정, 도금공정 및 에칭 공정에 따른 기판의 강도를 유지할 수 있다.
또한, 후속 공정에 의한 다층 세라믹 기판의 표면 손상을 방지할 수 있어, 세라믹 적층체(110)와 후술 될 콘택 패드(140)간의 우수한 계면 결합력을 가질 수 있어, 전기적 누설저항 방지 및 고주파 회로 신호 전송력을 향상시킬 수 있을 뿐만 아니라, 고집적 패드 선폭을 구현할 수 있어, 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있다.
콘택 패드(140)는 난반사 방지 패턴(130)에 의해 노출된 비아(122)와 전기적으로 접속되며 세라믹 적층체(110)의 양면에 각각 배치될 수 있다. 그러나, 도면과 달리, 콘택 패드(140)는 난반사 방지 패턴(130)상에 더 연장되어 배치될 수도 있다.
콘택 패드(140)는 도전성 재질, 예컨대 Cu, Ni 및 Au 중 적어도 하나의 단일층 또는 Cu, Ni 및 Au가 순차적으로 적층된 다층으로 이루어질 수 있다.
여기서, 세라믹 적층체(110)의 상부면에 배치된 콘택 패드(140)는 전자부품, 예컨대 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 검사신호를 피드백하는 인쇄회로기판과 전기적으로 접촉될 수 있다. 또는 전자부품의 다른 예로서는 수동소자나 반도체 IC칩일 수도 있다.
또한, 세라믹 적층체(110)의 하부면에 배치된 콘택 패드(140)는 소자, 예컨대 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 검사대상인 반도체 소자와 전기적으로 접촉되는 프로브 핀과 전기적으로 접촉될 수 있다.
여기서, 다층 세라믹 기판의 표면 보호로 인해, 세라믹 적층체(110)와 콘택 패드(140)과의 접합 강도가 저하되는 것을 방지할 수 있으므로, 다층 세라믹 기판과 프로브 핀간의 접합성도 향상될 수 있다. 이로써, 다층 세라믹 기판과 프로브 핀간의 누설 저항을 감소시킬 수 있어, 프로브 기판의 전기적 특성을 향상시킬 수 있다.
이에 더하여, 콘택 패드(140)와 난반사 방지 패턴(130)사이에 도전성 접착 패턴(131)이 더 구비될 수 있다. 도전성 접착 패턴(131)은 콘택 패드(140)를 형성하기 위한 도금층과 난반사 방지 패턴(130)간의 접착 강도를 향상시킴으로써, 콘택 패드(140)의 신뢰성을 향상시키는 역할을 할 수 있다. 여기서, 도전성 접착 패턴(131)을 형성하는 재질의 예로서는 Ti, Ni 및 Cr 중 적어도 어느 하나를 포함할 수 있다. 즉, 도전성 접착 패드(131)는 단일막 또는 이중막이상으로 형성할 수도 있다. 또한, 도전성 접착 패드(131)는 Ti, Ni 및 Cr 중 어느 하나의 단일 성분으로 이루어지거나, 둘 이상을 공증착하여 혼합 성분으로 이루어질 수도 있다.
또한, 도전성 접착 패턴(131)과 콘택 패드(140)사이에 콘택 패드(140)를 형성하기 위한 도금 공정의 시드층으로 사용된 도금 시드패턴(132)이 더 구비될 수 있다.
따라서, 본 발명의 실시예에 따른 다층 세라믹 기판은 난반사를 방지할 뿐만 아니라 내화학성이 우수한 재질로 형성된 난반사 방지패턴을 구비함에 따라, 얼라인 제어가 가능해질 수 있으며, 이와 더불어 다층 세라믹 기판의 내화학성 및 내구성을 향상시킬 수 있어, 다층 세라믹 기판을 이용한 전자부품의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
또한, 본 발멸의 실시예에서 세라믹 적층체는 4개의 세라믹층이 적층된 것으로 도시 및 설명하였으나, 이는 설명의 편의상 4개의 세라믹층으로 도시하였을 뿐, 이에 한정되는 것은 아니다.
이하, 도 2 내지 도 9를 참조하여, 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 제조 방법을 상세하게 설명하기로 한다.
도 2 내지 도 9는 본 발명의 제 2 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 다층 세라믹 기판을 제조하기 위해, 먼저 비아(122)를 통해 층간 접속을 이루며 다층의 세라믹층(111, 112, 113, 114)으로 적층된 세라믹 적층체(110)를 제공할 수 있다.
세라믹 적층체(110)는 비아(122)를 구비한 그린시트를 다수의 층으로 적층한 후, 적층된 그린시트를 소성함으로써 형성할 수 있다. 이때, 비아(122)를 통해 적층된 그린시트는 층간접속을 이룰 수 있다. 또한, 그린시트는 비아(122)와 접속된 내부 회로패턴(123)을 더 구비할 수도 있다.
도 3을 참조하면, 최상층의 세라믹층(114)과 최하층의 세라믹층(111)에 각각 구비된 비아(122)를 덮는 마스크 패턴(150)을 형성한다.
마스크 패턴(150)은 후술 될 콘택 패드(140)의 형성영역과 대응되도록 형성될 수 있다. 마스크 패턴(150)은 후속공정, 예컨대 증착공정에서의 내구성을 갖는 수지로 이루어질 수 있다. 예컨대, 수지는 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나를 포함할 수 있다. 이때, 마스크 패턴(150)은 프린팅법, 예컨대 스크린 프린팅법, 롤 프린팅법, 및 임프린팅 방법등을 통해 형성할 수 있다.
마스크 패턴(150)을 포함하는 세라믹 적층체(110)의 상, 하면에 난반사 방지 물질을 증착한다. 여기서, 난반사 방지 물질의 증착법의 예로서는 스퍼터링법, e-beam, ALD법과 같은 PVD 및 CVD등일 수 있다.
마스크 패턴(150)을 제거함에 따라, 도 4에서와 같이, 세라믹 적층체(110)의 최상층의 세라믹층(114)과 최하층의 세라믹층(111)에 각각 구비된 비아(122)를 노출하는 난반사 방지 패턴(130)을 형성할 수 있다. 마스크 패턴(150)은 습식공정 또는 레이저를 이용한 건식공정등을 통해 제거될 수 있다.
난반사 방지 패턴(130)은 광을 흡수하며 내화학성이 우수한 재질, 예컨대 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성될 수 있다.
이에 따라, 난반사 방지 패턴(130)은 세라믹 적층체(110)에 별도의 안료를 포함시키지 않아도 광을 이용하는 얼라인 공정이 가능해질 수 있다. 또한, 난반사 방지 패턴(130)은 내화학성이 우수한 재질로 형성됨에 따라, 후속 공정, 예컨대 마스크 패턴(150)의 제거 공정, 포토공정 및 MEMS 공정에서 사용되는 화학약품으로부터 세라믹 적층체(110)의 표면을 보호할 수 있다.
또한, 난반사 방지 패턴(130)에 의해 다층 세라믹 기판의 표면 내구성을 확보할 수 있어, 후속 공정, 예컨대 포토공정, 도금공정 및 에칭 공정에 따른 기판의 강도를 유지할 수 있다.
도 5를 참조하면, 난반사 방지 패턴(130)을 포함하는 세라믹 적층체(110)의 양면에 각각 도전성 접착체층(131a)과 도금 시드층(132a)을 순차적으로 형성한다.
도전성 접착체층(131a)은 도금 시드층(132a)과 난반사 방지 패턴(130)간의 접합 강도를 개선하는 역할을 한다. 도전성 접착체층(131a)을 형성하는 재질의 예로서는 Ti, Ni 및 Cr 중 적어도 어느 하나 또는 둘 이상일 수 있다.
도금 시드층(132a)은 후술될 콘택 패드(140)를 형성하기 위한 시드의 역할을 한다. 도금 시드층(132a)을 형성하는 재질의 예로서는 Cu일 수 있다.
도 6을 참조하면, 도금 시드층(132a)상에 레지스트 패턴(160)을 형성한다. 레지스트 패턴(160)은 도금 시드층(132a)상에 포토레지스트막을 형성하거나 드라이 필름을 부착한 후, 노광 및 현상 공정을 통해 형성할 수 있다. 이때, 레지스트 패턴(160)을 형성하는 과정에서, 도면에는 도시되지 않았으나, 세라믹 적층체(110)의 외곽에 얼라인 키를 더 형성할 수도 있다. 여기서, 얼라인 키는 프로브 핀을 형성하기 위한 접합공정에서 콘택 패드(140)와 프로브 핀간의 얼라인에 사용될 수 있다.
도 7을 참조하면, 레지스트 패턴(160)에 의해 노출된 도금 시드층(132a)상에 도금 공정을 수행하여 콘택 패드(140)를 형성할 수 있다. 여기서, 콘택 패드(140)는 Cu, Ni 및 Au 중 적어도 어느 하나로 이루어진 단일층 또는 Cu, Ni 및 Au가 순차적으로 도금된 다층으로 형성될 수 있다.
콘택 패드(140)를 형성한 후, 도 8에서와 같이 레지스트 패턴(160)을 제거할 수 있다.
도 9를 참조하면, 콘택 패드(140)를 식각 마스크로 하여 도전성 접착층(131a)과 도금 시드층(132a)을 에칭함으로써, 비아(122)와 전기적으로 접속된 콘택 패드(140) 형성할 수 있다. 여기서, 에칭 공정은 습식 에칭공정일 수 있다. 이때, 세라믹 적층체(110)의 상하부면에 각각 난반사 방지 패턴(130)을 구비함에 따라, 습식 에칭공정에서 사용된 화학약품으로부터 세라믹 적층체(110)의 표면은 보호받을 수 있다.
따라서, 다층 세라믹 기판은 광흡수를 하며 내화학성이 우수한 난반사 방지패턴을 구비함에 따라, 후속 공정에서 세라믹 적층체의 표면 손상을 방지할 수 있어, 세라믹 적층체와 콘택 패드간의 우수한 계면 결합력을 가질 수 있다. 이로써, 본 발명의 실시예에 따른 다층 세라믹 기판을 이용하여 형성된 전자부품은 전기적 누설저항을 방지할 수 있으며, 고주파 회로 신호 전송력을 향상시킬 수 있다. 또한, 고집적 패드 선폭을 구현할 수 있어, 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있다.
또한, 다층 세라믹 기판상에 프로브 핀을 형성할 경우, 프로브 핀의 형성공정인 MEMS 공정에서 이용된 화학약품으로부터 표면을 보호받을 수 있어, 다층 세라믹 기판과 프로브 핀간의 접합 강도를 향상시킬 수 있으며, 이와 더불어 접촉저항과 임피던스 매칭을 충족할 수 있어, 전기적 특성이 우수한 프로브 카드를 제조할 수 있다.
이에 더하여, 접합공정에 의해 콘택 패드상에 프로브 핀을 형성할 경우, 다 층 세라믹 기판은 난반사 방지 패턴을 구비함에 따라 별도로 안료를 포함하지 않아도 다층 세라믹 기판과 프로브 핀이 형성된 기판간의 얼라인을 수행할 수 있다.
이하, 도 10 내지 도 12를 참조하여, 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 다른 제조 방법을 상세하게 설명하기로 한다. 여기서, 난반사 방지패턴을 형성하는 것을 제외하고 앞서 설명한 다층 세라믹 기판의 제조 방법과 동일하하며, 따라서 반복된 설명은 생략하기로 하고, 동일한 구성에 대해서는 동일한 참조번호를 부여하기로 한다.
도 10 내지 도 12는 본 발명의 제 3 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 10을 참조하면, 다층 세라믹 기판을 제조하기 위해, 먼저 다층의 세라믹층(112, 113)으로 적층된 예비 세라믹 적층체(110a)를 제공한다. 여기서, 예비 세라믹 적층체(110a)는 각 세라믹층(112, 113)에 구비된 비아(122)에 의해 층간 접속을 이룰 수 있다.
이후, 예비 세라믹 적층체(110a)의 양면에 각각 난반사 방지 패턴(130)을 구비한 그린시트(211, 214)를 제공한다.
그린시트(211, 214) 상에 난반사 방지패턴(130)을 형성하기 위해, 관통된 비아(122)를 구비한 그린시트(211, 214)를 형성한다. 여기서, 그린시트(211, 214)는 비아(122)와 전기적으로 접속된 내부 회로 패턴(123)이 더 형성되어 있을 수 있다.
비아(123)를 덮으며 그린시트(211, 214) 상에 마스크 패턴(도면에는 도시하 지 않음)을 형성한다. 마스크 패턴은 인쇄법, 예컨대, 스크린 프린팅법, 롤 프린팅법, 및 임프린팅 방법등을 통해 형성할 수 있다. 또한, 마스크 패턴은 우수한 내열성을 갖는 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나를 포함할 수 있다.
이후, 마스크 패턴을 포함하는 그린시트(211, 214)상에 난반사 방지 물질을 증착한다. 여기서, 난반사 방지 물질은 광을 흡수하며 내화학성이 우수한 재질, 예컨대 다이아몬드 유사 카본(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)일 수 있다.
이후, 마스크 패턴을 제거함으로써, 그린시트(211, 214)상에 비아(122)를 노출하는 난반사 방지 패턴(130)을 형성할 수 있다.
예비 세라믹 적층체(110)의 양면에 각각 제공된 난반사 방지 패턴(130)을 구비한 그린시트(121, 124)를 적층시킨 후, 소성공정을 수행하여, 도 11에서와 같이, 양면에 각각 난반사 방지패턴(130)을 구비한 세라믹 적층체(110)를 형성할 수 있다.
도 12를 참조하면, 난반사 방지 패턴(130)을 형성한 후, 상술한 바와 같이, 도전성 접착층 및 도금 시드층을 형성하기 위한 증착공정, 레지스트 패턴을 형성하기 위한 포토공정을 수행한 후, 도금 공정을 거침에 따라 난반사 방지 패턴(130)으로부터 노출된 비아(122)와 접속된 콘택 패드(140)를 형성할 수 있다.
이하, 도 13, 도 14 및 표들을 참조하여 본 발명의 실시예에 따른 다층 세라 믹 기판의 효과를 확인해보기로 한다. 여기서, 다층 세라믹 기판에 난반사 방지 패턴의 구비 여부에 따라 다양한 테스트를 수행하여, 난반사 방지 패턴의 형성으로 인한 효과를 확인하였다. 이때, 본원 발명의 실시예에 따라 제조된 실시대상은 테스트의 비교대상과 대비하여 난반사 방지 패턴을 더 형성하는 것을 제외하고 동일한 구조로 형성되며, 여기서, 난반사 방지 패턴은 다이아몬드 유사 카본으로 형성하였다.
도 13은 비교 대상의 다층 세라믹 기판의 내화학성 테스트에 따른 표면 사진이다.
도 14는 실시 대상의 다층 세라믹 기판의 내화학성 테스트에 따른 표면 사진이다.
여기서, 내화학성 테스트는 다층 세라믹 기판을 49wt%의 HF 용액에 2시간 방치한 후, 표면상태를 측정하였으며, 방치 전후의 무게 감소량을 측정하였다.
도 13을 참조하면, 비교대상의 다층 세라믹 기판, 즉 난반사 방지 패턴을 구비하지 않은 다층 세라믹 기판은 내화학성 테스트 후 표면이 손상되는 것을 확인할 수 있었으며, 이때 내화학성 테스트 전후의 무게 감소량은 약 12% 감소되는 것을 확인할 수 있었다. 반면, 도 14에서와 같이, 실시대상의 다층 세라믹 기판, 즉 난반사 방지 패턴을 구비한 다층 세라믹 기판의 표면은 내화학성 테스트 후 거의 손상되지 않는 것을 확인할 수 있으며, 이때 내화학성 테스트 전후의 무게 감소량은 1% 감소되는 것을 확인할 수 있었다.
따라서, 다층 세라믹 기판이 난반사 방지 패턴을 구비함에 따라 내화학성이 향상되는 것을 확인할 수 있었다.
하기 표 1은 다층 세라믹 기판에서 난반사 방지 패턴의 형성 여부에 따른 임피던스값을 비교한 표이다.
| 샘플 No. |
임피던스 저항(Ω) | ||
| 설계치 | 비교대상 | 실시대상 | |
| 1 | 50 | 61.28 | 50.61 |
| 2 | 50 | 62.48 | 50.1 |
| 3 | 50 | 62.93 | 50.19 |
| 4 | 50 | 64.75 | 50.76 |
| 5 | 50 | 63.21 | 50.53 |
상기 표 1에서와 같이, 다층 세라믹 기판이 난반사 반사 패턴을 구비할 경우, 설계치와 거의 같은 임피던스 저항을 갖는 것을 확인할 수 있어, 임피던스 매칭에 대한 설계를 쉽게 구현할 수 있다.
하기 표 2는 다층 세라믹 기판에서 난반사 방지 패턴의 형성 여부에 따른 강도를 비교한 표이다.
| 샘플 No. |
강도(Mpa) | |
| 비교대상 | 실시대상 | |
| 1 | 25 | 35.9 |
| 2 | 24.6 | 35.1 |
| 3 | 26.8 | 37.8 |
| 4 | 26.4 | 33.9 |
| 5 | 24.9 | 35.7 |
| 평균값 | 25.5 | 35.7 |
상기 표 2에서와 같이, 다층 세라믹 기판이 난반사 방지패턴을 구비할 경우, 다층 세라믹 기판의 강도가 향상되는 것을 확인할 수 있었다.
하기 표 3은 다층 세라믹 기판에서 난반사 방지 패턴의 형성 여부에 따라 세라믹 적층체와 콘택 패드간의 고착 강도를 비교한 표이다.
| 샘플 No. |
고착강도(N/mm2) | |
| 비교대상 | 실시대상 | |
| 1 | 19.1 | 34.5 |
| 2 | 20.5 | 36.6 |
| 3 | 19.4 | 37.8 |
| 4 | 26.4 | 39.1 |
| 5 | 26.7 | 38.7 |
| 평균값 | 22.4 | 37.3 |
상기 표 3에서와 같이, 다층 세라믹 기판이 난반사 방지패턴을 구비할 경우, 세라믹 적층체와 콘택 패드간의 고착강도가 향상된 것을 확인할 수 있었다.
따라서, 본 발명의 실시예에 따른 다층 세라믹 기판은 난반사를 방지할 뿐만 아니라 내화학성이 우수한 재질로 형성된 난반사 방지패턴을 구비함에 따라, 얼라인 제어가 가능해질 뿐만 아니라, 다층 세라믹 기판의 내화학성 및 내구성등을 확보할 수 있어, 전기적 특성 및 신뢰성을 확보할 수 있는 전자부품을 형성할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 단면도이다.
도 2 내지 도 9는 본 발명의 제 2 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 10 내지 도 12는 본 발명의 제 3 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 13은 비교 대상의 다층 세라믹 기판의 내화학성 테스트에 따른 표면 사진이다.
도 14는 실시 대상의 다층 세라믹 기판의 내화학성 테스트에 따른 표면 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 세라믹 적층체
122 : 비아
130 : 난반사 방지 패턴
131 : 도전성 접착패턴
132 : 도금 시드패턴
140 : 콘택 패드
Claims (18)
- 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체;최상층의 상기 세라믹층과 최하층의 상기 세라믹층에 각각 구비된 상기 비아를 노출하며, 상기 세라믹 적층체의 상, 하부면에 각각 배치된 난반사 방지 패턴; 및상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드;를 포함하는 다층 세라믹 기판.
- 제 1 항에 있어서,상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 이루어진 다층 세라믹 기판.
- 제 1 항에 있어서,상기 콘택 패드와 비아 사이에 개재된 도전성 접착패턴을 더 포함하는 다층 세라믹 기판.
- 제 3 항에 있어서,상기 도전성 접착 패턴은 Ni, Ti 및 Cr 중 적어도 어느 하나를 포함하는 다층 세라믹 기판.
- 제 1 항에 있어서,상기 콘택 패드는 Cu, Ni 및 Au 중 적어도 어느 하나를 포함하는 다층 세라믹 기판.
- 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체를 제공하는 단계;최상층의 상기 세라믹층과 최하층의 상기 세라믹층에 각각 구비된 상기 비아를 노출하며, 상기 세라믹 적층체의 상, 하부면에 각각 배치된 난반사 방지 패턴을 형성하는 단계; 및상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드를 형성하는 단계;를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 6 항에 있어서,상기 난반사 방지 패턴을 형성하는 단계는상기 최상층의 세라믹층과 상기 최하층의 세라믹층에 각각 구비된 상기 비아를 덮는 마스크 패턴을 형성하는 단계;상기 마스크 패턴이 형성된 상기 세라믹 적층체의 상, 하면에 난반사 방지 물질을 증착하는 단계;상기 마스크 패턴을 제거하여 상기 난반사 방지 패턴을 형성하는 단계를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 7 항에 있어서,상기 마스크 패턴은 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 6 항에 있어서,상기 콘택 패드를 형성하는 단계는,상기 난반사 방지 패턴을 포함하는 상기 세라믹 적층체상에 도금 시드층을 형성하는 단계;상기 도금 시드층상에 레지스트 패턴을 형성하는 단계; 및상기 레지스트 패턴에 의해 노출된 상기 도금 시드층상에 도금 공정을 수행하여 상기 콘택 패드를 형성하는 단계를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 9 항에 있어서,상기 도금 시드층을 형성하는 단계 이전에 상기 난반사 방지 패턴을 포함하는 상기 세라믹 적층체상에 도전성 접착층을 형성하는 단계를 더 포함하는 다층 세라믹 기판의 제조 방법.
- 제 10 항에 있어서,상기 도전성 접착층은 Ni, Ti 및 Cr 중 적어도 어느 하나를 증착하여 형성하는 다층 세라믹 기판의 제조 방법.
- 제 10 항에 있어서,상기 콘택 패드를 형성하는 단계 이후에상기 레지스트 패턴을 제거하는 단계; 및상기 도금 시드층 및 상기 도전성 접착층을 패터닝하는 단계를 더 포함하는 다층 세라믹 기판의 제조 방법.
- 제 9 항에 있어서,상기 레지스트 패턴을 형성하는 단계에서,상기 세라믹 적층체의 에지상에 얼라인 마크가 더 형성되는 다층 세라믹 기판의 제조 방법.
- 제 6 항에 있어서,상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성하는 다층 세라믹 기판의 제조 방법.
- 다층의 세라믹층으로 적층된 세라믹 적층체를 제공하는 단계;상기 세라믹 적층체 양면에 각각 난반사 방지 패턴과 상기 세라믹 적층체와 층간 접속을 이루는 비아를 구비하는 그린 시트를 적층하는 단계;상기 그린 시트가 적층된 상기 세라믹 적층체를 소성하는 단계; 및상기 난반사 방지 패턴에 의해 노출된 상기 비아와 전기적으로 접속된 콘택 패드를 형성하는 단계;를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 15 항에 있어서,상기 그린시트를 형성하는 단계는관통된 비아를 구비하는 그린시트를 형성하는 단계;상기 비아를 덮으며 상기 그린시트상에 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 포함한 상기 그린시트 상에 난반사 방지 물질을 증착하는 단계;상기 마스크 패턴을 제거하는 단계를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 16 항에 있어서,상기 마스크 패턴은 테프론계 수지 및 실리콘계 수지 중 적어도 어느 하나를 포함하는 다층 세라믹 기판의 제조 방법.
- 제 15 항에 있어서,상기 난반사 방지패턴은 다이아몬드 유사 카본층(Diamond-like carborn) 또는 탄화규소(Silicon carbide, SiC)로 형성하는 다층 세라믹 기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090046954A KR101043463B1 (ko) | 2009-05-28 | 2009-05-28 | 다층 세라믹 기판 및 이의 제조 방법 |
| US12/458,780 US20100300733A1 (en) | 2009-05-28 | 2009-07-22 | Multilayer ceramic board and manufacturing method thereof |
| JP2009178355A JP2010278409A (ja) | 2009-05-28 | 2009-07-30 | 多層セラミック基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090046954A KR101043463B1 (ko) | 2009-05-28 | 2009-05-28 | 다층 세라믹 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100128524A KR20100128524A (ko) | 2010-12-08 |
| KR101043463B1 true KR101043463B1 (ko) | 2011-06-23 |
Family
ID=43218932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090046954A KR101043463B1 (ko) | 2009-05-28 | 2009-05-28 | 다층 세라믹 기판 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100300733A1 (ko) |
| JP (1) | JP2010278409A (ko) |
| KR (1) | KR101043463B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288163B1 (ko) * | 2011-10-25 | 2013-07-18 | 삼성전기주식회사 | 무수축 세라믹 기판 및 이의 제조 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9128123B2 (en) | 2011-06-03 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer test structures and methods |
| JP2013089942A (ja) * | 2011-10-13 | 2013-05-13 | Samsung Electro-Mechanics Co Ltd | 無収縮セラミック基板及びその製造方法 |
| US9105490B2 (en) | 2012-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
| US9648740B2 (en) * | 2013-09-30 | 2017-05-09 | Honeywell Federal Manufacturing & Technologies, Llc | Ceramic substrate including thin film multilayer surface conductor |
| KR101667263B1 (ko) * | 2014-10-29 | 2016-10-28 | 주식회사 한보엔지니어링 | 다중 겹침 구조를 가지는 복합방수시트 제조장치 및 제조방법 및 그에 의해 제조된 복합방수시트 |
| KR101616077B1 (ko) * | 2015-09-23 | 2016-04-28 | 두두테크 주식회사 | 차량용 액셀러레이터 페달 액추에이터 인쇄회로기판의 제조 방법 |
| EP3413992B1 (en) | 2016-02-08 | 2022-04-06 | DCL International Inc. | Filtering media member for filtering particulate matter in a fluid stream |
| US10720338B1 (en) * | 2017-11-07 | 2020-07-21 | Honeywell Federal Manufacturing & Technologies, Llc | Low temperature cofired ceramic substrates and fabrication techniques for the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR860002941A (ko) * | 1984-09-04 | 1986-04-30 | 칼 에이 에저러 | 배선회로 기판위에 금속을 용착시키는 방법 |
| JP2002016361A (ja) | 2000-06-26 | 2002-01-18 | Sumitomo Metal Electronics Devices Inc | ガラスセラミック回路基板の製造方法 |
| KR20030081573A (ko) * | 2002-04-12 | 2003-10-22 | 홍종오 | 다이아몬드상 카본이 코팅된 스퀴즈 블레이드 |
| KR20080097065A (ko) * | 2007-04-30 | 2008-11-04 | 주식회사 탑 엔지니어링 | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223197A (ja) * | 1985-07-24 | 1987-01-31 | 株式会社日立製作所 | セラミツク多層配線基板およびその製造方法 |
| JPS62216215A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | レ−ザアニ−ル用ステ−ジ |
-
2009
- 2009-05-28 KR KR1020090046954A patent/KR101043463B1/ko not_active IP Right Cessation
- 2009-07-22 US US12/458,780 patent/US20100300733A1/en not_active Abandoned
- 2009-07-30 JP JP2009178355A patent/JP2010278409A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR860002941A (ko) * | 1984-09-04 | 1986-04-30 | 칼 에이 에저러 | 배선회로 기판위에 금속을 용착시키는 방법 |
| JP2002016361A (ja) | 2000-06-26 | 2002-01-18 | Sumitomo Metal Electronics Devices Inc | ガラスセラミック回路基板の製造方法 |
| KR20030081573A (ko) * | 2002-04-12 | 2003-10-22 | 홍종오 | 다이아몬드상 카본이 코팅된 스퀴즈 블레이드 |
| KR20080097065A (ko) * | 2007-04-30 | 2008-11-04 | 주식회사 탑 엔지니어링 | 박막 세라믹 다층 배선 기판 및 이의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288163B1 (ko) * | 2011-10-25 | 2013-07-18 | 삼성전기주식회사 | 무수축 세라믹 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010278409A (ja) | 2010-12-09 |
| US20100300733A1 (en) | 2010-12-02 |
| KR20100128524A (ko) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101043463B1 (ko) | 다층 세라믹 기판 및 이의 제조 방법 | |
| US9161447B2 (en) | Embedded capacitive stack | |
| US7378326B2 (en) | Printed circuit board with embedded capacitors therein and manufacturing process thereof | |
| KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| KR101254345B1 (ko) | 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판 | |
| US20090229862A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| US8391017B2 (en) | Thin-film capacitor structures embedded in semiconductor packages and methods of making | |
| KR100878414B1 (ko) | 캐패시터 내장형 인쇄회로기판 및 제조방법 | |
| KR101584831B1 (ko) | 다층 배선기판 | |
| US11516911B2 (en) | Glass circuit board and stress relief layer | |
| US8198550B2 (en) | Printed circuit board and method of manufacturing the same | |
| US8198198B2 (en) | Method for forming electrode pattern of ceramic substrate | |
| US20100025095A1 (en) | Device Carrying an Intergrated Circuit/Components and Method of Producing the Same | |
| JP4687205B2 (ja) | 電子部品 | |
| KR101051583B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
| WO2008133369A1 (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
| JP4668940B2 (ja) | 配線基板、埋め込み用セラミックチップ | |
| KR20110020098A (ko) | 프로브 카드용 스페이스 트랜스포머 및 그 제조방법 | |
| KR20110089631A (ko) | 다층 세라믹 기판 및 이의 제조 방법 | |
| KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
| KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
| KR100764389B1 (ko) | 캐패시터 내장형 세라믹 기판 제조방법 | |
| US20100270646A1 (en) | Thin-film capacitor structures embedded in semiconductor packages and methods of making | |
| KR20100026456A (ko) | 다층 세라믹 기판의 제조방법 | |
| JP2005175504A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |