KR20110089631A - 다층 세라믹 기판 및 이의 제조 방법 - Google Patents

다층 세라믹 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110089631A
KR20110089631A KR1020100009120A KR20100009120A KR20110089631A KR 20110089631 A KR20110089631 A KR 20110089631A KR 1020100009120 A KR1020100009120 A KR 1020100009120A KR 20100009120 A KR20100009120 A KR 20100009120A KR 20110089631 A KR20110089631 A KR 20110089631A
Authority
KR
South Korea
Prior art keywords
via hole
forming
auxiliary layer
multilayer ceramic
ceramic substrate
Prior art date
Application number
KR1020100009120A
Other languages
English (en)
Inventor
김용석
이택정
장병규
오용수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100009120A priority Critical patent/KR20110089631A/ko
Priority to JP2010180835A priority patent/JP2011159947A/ja
Publication of KR20110089631A publication Critical patent/KR20110089631A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 다층 세라믹 기판을 개시한다. 다층 세라믹 기판은 비아홀과 상기 비아홀에 충진된 전도성 물질을 포함한 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체; 상기 비아홀의 내벽에 형성된 접착 보조층; 및 상기 비아를 통해 서로 전기적으로 접속되며 상기 세라믹 적층체의 상면과 하면에 각각 배치된 패드;를 포함할 수 있다.

Description

다층 세라믹 기판 및 이의 제조 방법{Multilayer ceramic substrate and method of manufacturing the same}
본 발명은 다층 세라믹 기판에 관한 것으로, 비아홀 내벽에 접착 보조층을 구비하는 다층 세라믹 기판 및 이의 제조 방법에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 단소 박형화 되어가고 있어, 부품의 집적화는 필수적이다.
부품의 집적화를 위해 다수개의 세라믹 시트를 적층하여 형성하는 다층 세라믹 기판이 개발되었다. 이와 같은 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성을 가짐에 따라, 종래 인쇄회로기판의 대체품으로 많이 이용되고 있으며, 또한, 그 수요가 점점 증가하는 추세이다.
다층 세라믹 기판을 제조하기 위해, 비아를 포함한 그린시트를 적층 및 소성 공정을 거쳐 세라믹 적층체를 형성한다. 여기서, 비아는 그린시트에 형성된 비아홀에 전도성 물질을 충진하여 형성할 수 있다. 세라믹 적층체를 형성한 후, 세라믹 적층체의 상면과 하면에 각각 비아를 통해 서로 접속된 패드를 형성함으로써, 다층 세라믹 기판을 제조할 수 있다.
이때, 소성 공정에서 전도성물질이 세라믹에 비해 빨리 수축되므로, 비아 내부에 공극이 발생할 수 있다. 이와 같은 공극으로 인하여 비아의 충진밀도가 저하되어, 다층 세라믹 기판의 단선 불량, 전기적 특성 저하 및 신뢰성이 저하되는 문제점이 있었다.
또한, 공극으로 인해, 비아의 수축이 증가하게 될 수 있다. 이때, 공극의 발생이 불균일하게 이루어지므로, 비아의 수축률도 영역별로 다르게 발생할 수 있다. 이로써, 비아 대 비아의 수축률 제어가 불가능하게 되어, 비아 위치 정밀도가 저하되므로, 미세 패턴화의 한계가 있다.
따라서, 본 발명은 다층 세라믹 기판에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 비아홀 내벽에 접착 보조층을 구비하여, 비아홀의 내벽과 전도성 물질간의 흡착력 및 밀착력을 향상시켜 비아의 충진 밀도를 향상시킬 수 있는 다층 세라믹 기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 목적은 다층 세라믹 기판을 제공하는 것이다. 상기 다층 세라믹 기판은 비아홀과 상기 비아홀에 충진된 전도성 물질을 포함한 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체; 상기 비아홀의 내벽에 형성된 접착 보조층; 및 상기 비아를 통해 서로 전기적으로 접속되며 상기 세라믹 적층체의 상면과 하면에 각각 배치된 패드;를 포함할 수 있다.
여기서, 상기 접착 보조층은 Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브로 이루어진 군에서 선택된 어느 하나일 수 있다.
또한, 상기 비아홀의 내벽과 상기 접착 보조층 사이에 배치된 표면처리층을 더 포함할 수 있다.
본 발명의 다른 목적은 다층 세라믹 기판의 제조 방법을 제공하는 것이다. 상기 제조 방법은 그린시트에 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 접착 보조층을 형성하는 단계; 상기 접착 보조층을 포함한 상기 비아홀에 전도성 물질을 충진하여 비아를 형성하는 단계; 상기 비아를 포함한 상기 그린시트 상에 회로 패턴을 형성하는 단계; 상기 회로패턴과 상기 비아를 포함한 상기 그린시트를 복수개 적층하여, 예비 세라믹 적층체를 형성하는 단계; 상기 예비 세라믹 적층체를 소성하여 세라믹 적층체를 형성하는 단계; 및 상기 비아를 통해 서로 전기적으로 접속되며 상기 세라믹 적층체의 상면과 하면에 각각 패드를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 접착 보조층은 Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다.
또한, 상기 접착 보조층을 형성하는 단계는
상기 그린시트 상에 상기 비아홀과 대응된 개구부를 갖는 마스크를 제공하는 단계; 상기 마스크를 이용하여 상기 비아홀의 내벽에 선택적으로 상기 접착 보조층을 형성하는 단계; 및 상기 마스크를 제거하는 단계;를 포함할 수 있다.
또한, 상기 접착 보조층의 형성방법은 분사법, 인쇄법, 물리적 기상 증착법 및 화학적 기상 증착법으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
또한, 상기 비아홀을 형성하는 단계와 상기 접착 보조층을 형성하는 단계 사이에 상기 비아홀의 내벽에 표면처리를 수행하는 단계를 더 포함할 수 있다.
또한, 상기 표면처리는 레이저 처리, 플라즈마 처리 및 화학적 에칭처리 중 어느 하나일 수 있다.
또한, 상기 예비 세라믹 적층체를 형성하는 단계와 상기 세라믹 적층체를 형성하는 단계사이에, 상기 예비 세라믹 적층체의 상면과 하면에 각각 구속층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다층 세라믹 기판은 접착 보조층을 구비하여 비아의 충진 밀도를 향상시킬 수 있으므로, 비아 대 비아간 고정밀 수축 제어가 가능하여 미세 패턴화를 실현할 수 있다.
또한, 본 발명의 다층 세라믹 기판은 비아 충진 밀도를 충분히 확보할 수 있어, 다층 세라믹 기판의 전기적 특성이 저하되는 것과 단선 불량이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 다층 세라믹 기판은 충분한 비아 충진 밀도로 인해, 고온 고습, 저온 고온에서 열충역 테스트에서 다층 세라믹 기판의 열화를 개선할 수 있어, 신뢰성, 내구성 및 장수명을 확보할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 단면도이다.
도 2 내지 도 8은 본 발명의 제 2 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 9는 접착 보조층을 형성하지 않은 비아의 단면 사진이다.
도 10은 접착보조층을 형성한 비아의 단면 사진이다.
이하, 본 발명의 실시예들은 다층 세라믹 기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 다층 세라믹 기판은 세라믹 적층체(110), 접착 보조층(130) 및 패드(160a, 160b)를 포함할 수 있다.
세라믹 적층체(110)는 다층으로 적층된 세라믹층(111)을 포함할 수 있다. 각 세라믹층(111)은 비아홀(120a)과 비아홀(120a) 내부에 충진된 전도성 물질(120b)을 포함하는 비아(120)를 포함할 수 있다. 여기서, 전도성 물질의 예로서는 Ag, Ni, Pb, W 및 Sn등일 수 있다. 여기서, 비아(120)를 통해 다층으로 적층된 세라믹층(111)은 층간접속을 이룰 수 있다.
접착 보조층(130)은 비아홀(120a)의 내벽과 비아홀(120a)에 충진된 전도성 물질(120b)사이에 배치될 수 있다. 접착 보조층(130)은 비아홀(120a)의 내벽, 즉 세라믹층(111)과 전도성 물질(120b)간의 흡착성 및 밀착력을 향상시켜, 접착 보조층(130)은 소성 공정에서 수축률 차이로 인해 세라믹층(111)으로부터 전도성 물질(120b)이 분리되어 발생하는 공극의 발생을 방지할 수 있다. 즉, 접착 보조층(130)은 비아(120)의 충진 밀도를 향상시킬 수 있다.
접착 보조층(130)은 세라믹층(111)과 전도성 물질(120b)간의 흡착성 및 밀착력 친화성이 우수한 부도체 물질로 이루어질 수 있다. 여기서, 부도체 물질의 예로서는, Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브등일 수 있다.
이에 더하여, 비아홀(120a) 내벽에 전도성 물질(120b)의 접착력을 증대시키기 위한 표면처리층(140)이 배치될 수 있다. 여기서, 표면처리층(140)은 표면 거칠기를 가짐으로써, 비아홀(120a) 내벽의 표면적을 증대시킬 수 있다. 즉, 표면처리층(140)은 비아홀(120a)의 내벽과 전도성 물질(120b)간의 접착 면적을 증대시켜, 전도성 물질(120b)의 접착력을 증대시킬 수 있다. 이때, 접착 보조층(130)은 비아홀(120a) 내벽의 표면 거칠기를 따라 형성될 수 있다.
또한, 표면처리층(140)은 비아홀(120a) 내벽과 접착 보조층(130)간의 접착력을 증대시키는 역할을 하여, 비아홀(120a)의 내벽으로부터 접착 보조층(130)의 분리를 방지하는 역할을 더 할 수 있다.
이에 따라, 소성공정에서 비아(120) 내부에 공극이 발생되는 것을 방지할 수 있어, 비아 대 비아의 수축률 제어가 가능하여, 미세 패턴화를 실현할 수 있다.
또한, 비아(120)의 충진 밀도를 충분히 확보할 수 있어, 다층 세라믹 기판의 전기적 특성이 저하되는 것과 층간 접속의 단선 불량을 방지하며, 내구성 및 장수명을 갖는 기판으로 활용될 수 있다. 또한, 고온 고습, 저온 고온에서 열충역 테스트에서 다층 세라믹 기판의 열화를 개선할 수 있어, 신뢰성을 확보할 수 있다.
세라믹 적층체(110) 내부는 비아(120)와 전기적으로 접속된 회로패턴(150)이 더 구비되어, 비아(120)와 함께 층간 접속을 이룰 수 있다.
패드(160a, 160b)는 비아(120)와 전기적으로 접속되며 세라믹 적층체(110)의 상면 및 하면에 각각 배치된 제 1 및 제 2 패드(160a, 160b)를 포함할 수 있다.
패드(160a, 160b)는 도전성 재질, 예컨대 Cu, Ni 및 Au 중 어느 하나의 단일층 또는 Cu, Ni 및 Au가 순차적으로 적층된 다층 등으로 이루어진 도전패턴을 포함할 수 있다.
세라믹 적층체(110)의 상면에 배치된 제 1 패드(160a)는 전자부품, 예컨대 수동소자나 반도체 IC칩와 전기적을 연결되어 있을 수 있다. 또는, 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 제 1 패드(160a)는 검사신호를 피드백하는 인쇄회로기판과 전기적으로 접촉될 수 있다.
또한, 세라믹 적층체(110)의 하면에 배치된 제 2 패드(160b)는 외부 회로부, 예컨대 메인보드와 전기적으로 연결되어 있을 수 있다. 또는, 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 검사대상인 반도체 소자와 전기적으로 접촉되는 프로브 핀과 전기적으로 접촉될 수 있다.
따라서, 본 발명의 제 1 실시예에서와 같이, 공극의 발생을 억제하여 비아의 충진 밀도를 개선함으로써, 다층 세라믹 기판의 전기적 특성, 내구성 및 신뢰성을 확보할 수 있다.
또한, 본 발명의 제 1 실시예에서 세라믹 적층체는 4개의 세라믹층이 적층된 것으로 도시 및 설명하였으나, 이는 설명의 편의상 4개의 세라믹층으로 도시하였을 뿐, 이에 한정되는 것은 아니다.
이하, 도 2 내지 도 8을 참조하여, 본 발명의 제 1 실시예에 따른 다층 세라믹 기판의 제조 방법을 상세하게 설명하기로 한다.
도 2 내지 도 8은 본 발명의 제 2 실시예에 따른 다층 세라믹 기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 다층 세라믹 기판을 제조하기 위해, 먼저 그린시트(111a)에 비아홀(120a)을 형성한다. 여기서, 그린시트(111a)는 세라믹 분말, 바인더, 용매 및 첨가제를 포함한 슬러리를 필름상에 도포 및 건조공정을 거쳐 형성할 수 있다. 또한, 비아홀(120a)은 그린시트(111a)를 관통하는 펀칭공정을 통해 형성할 수 있다. 그러나, 본 발명의 실시예에서 비아홀의 형성 방법에 한정하는 것은 아니며, 비아홀의 형성공정은 통상의 기술을 충분히 이용할 수 있다.
도 3을 참조하면, 비아홀(120a)을 포함한 그린시트(111a)상에 비아홀(120a)과 대응된 개구부를 갖는 제 1 마스크(M1)를 제공한다. 이때, 제 1 마스크(M1)는 비아홀(120a)의 내벽을 노출할 수 있다.
제 1 마스크(M1)를 포함한 그린시트(111a)상에 표면처리를 수행하여, 비아홀(120a)의 내벽에 표면처리층(140)을 선택적으로 형성할 수 있다. 여기서, 표면처리의 예로서는 레이저 처리, 플라즈마 처리 및 화학적 에칭처리등일 수 있다. 이에 따라, 표면처리층(140)은 표면거칠기를 가질 수 있어, 후술 될 비아홀(120a) 내벽과 전도성 물질(120b)간의 접착력을 증대시킬 수 있다. 이에 더하여, 표면처리층(140)은 비아홀(120a) 내벽과 접착 보조층(130)간의 접착력을 증대시키는 역할을 하여, 비아홀(120a)내벽으로부터 접착 보조층(130)의 분리를 방지하는 역할을 더 할 수 있다.
본 발명의 실시예에서, 표면처리층(140)은 비아홀(120a) 내벽에만 수행하는 것으로 설명하였으나, 표면처리층(140)은 회로패턴(150)이 형성되는 그린시트(111a)상에도 형성될 수 있다. 이로써, 회로패턴(150)과 그린시트(111a)간의 접착력을 증대시킬 수도 있다.
도 4를 참조하면, 비아홀(120a) 내벽에 선택적으로 접착 보조층(130)을 형성한다. 접착 보조층(130)을 형성하기 위해, 비아홀(120a)과 대응된 개구부를 갖는 제 2 마스크(M2)를 배치시킨다. 여기서, 제 2 마스크(M2)는 비아홀과 대응된 개구부를 가질 수 있다. 즉, 제 2 마스크는 비아홀(120a) 내벽을 노출할 수 있다. 여기서, 제 2 마스크(M2)는 표면처리층(140)을 형성하기 위한 제 1 마스크를 그대로 이용할 수도 있다. 또한, 제 2 마스크(M2)의 다른 예로서는, 그린시트(111a) 상에 형성된 포토레지스트 패턴을 이용할 수도 있다.
제 2 마스크(M2)를 포함한 그린시트(111a)상에 부도체 물질을 분사하거나 증착하여 비아홀(120a) 내벽에 선택적으로 접착 보조층(130)을 형성할 수 있다.
여기서, 부도체 물질의 예로서는 Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다. 여기서, 부도체 물질로 Se-Ge 칼코게나이드(Se-Ge chalcogenide)가 사용될 경우, Se:Ge의 조성비는 4:6을 가질 수 있다. 이는, 전도성 물질간의 접착력이 가장 우수하기 때문이다.
여기서, 부도체 물질을 분사하는 방법의 예로서는, 에어로졸 분사법, 스핀코팅법, 플라즈마 용융분사법, 레이저 잉크젯 분사법등일 수 있다. 이때, 부도체 물질은 용매와 첨가제를 더 포함한 액상의 형태를 가질 수 있다.
또한, 부도체 물질을 증착하는 방법의 예로서는 물리적 기상 증착법 및 화학적 기상 증착법을 이용할 수도 있다. 이때, 물리적 기상 증착법의 예로서, 스퍼터링법, E-beam법등일 수 있다.
또한, 비아홀(120a) 내벽에 선택적으로 접착 보조층을 형성하는 다른 방법의 예로서, 임프린팅법과 같은 인쇄법을 이용할 수도 있다.
접착 보조층(130)은 표면처리층(140)의 표면거칠기를 따라 형성될 수 있다. 여기서, 접착 보조층(130)은 표면처리층(140)을 평탄화시키지 않을 정도면 어떤 두께로 형성되어도 상관 없다.
도 5를 참조하면, 제 2 마스크(M2)를 제거한 후, 접착 보조층(130)을 포함한 비아홀(120a)의 내벽에 전도성 물질(120b)을 충진하여 비아(120)를 형성한다.
여기서, 전도성 물질(120b)은 페이스트의 형태일 수 있다. 이때, 전도성 물질의 예로서는 Ag, Ni, Pb, W 및 Sn등일 수 있다.
또한, 전도성 물질의 충진방법의 예로서는 스크린 인쇄법일 수 있다.
이후, 비아(120)를 포함한 그린시트(111a) 상에 회로패턴(150)을 형성한다. 여기서, 회로 패턴(150)은 그린시트(111a) 상에 도전성 페이스트를 인쇄하여 형성할 수 있다. 이때, 비아(120)와 회로패턴(150)은 서로 전기적으로 연결되어 있을 수 있다.
도 6을 참조하면, 상술한 바와 같이, 접착 보조층(130), 비아(120), 및 회로패턴(150)을 포함하는 그린시트(111a)를 복수개 형성한다.
이후, 회로패턴(150)과 비아(120)를 포함한 그린시트(111a)를 복수개 적층하여, 예비 세라믹 적층체(110a)를 형성할 수 있다.
이에 더하여, 예비 세라믹 적층체(110a)의 상하면에 각각 구속층(170)을 더 형성할 수 있다. 여기서, 구속층(170)은 후속 공정인 예비 세라믹 적층체(110a)를 소성하는 과정에서 예비 세라믹 적층체(110a)의 Z축 수축을 방지하는 역할을 할 수 있다.
구속층(170)을 형성하는 방법의 예로서, 세라믹 분말, 바인더 및 용매를 포함한 슬러리를 예비 세라믹 적층체상에 도포하여 형성할 수 있다. 여기서, 세라믹 분말 재질의 예로서는 알루미나일 수 있다.
도 7을 참조하면, 예비 세라믹 적층체(110a)를 소성하여 세라믹 적층체(110)를 형성할 수 있다. 이때, 세라믹이 전도성 물질에 비해 빨리 수축이 되더라도 접착 보조층(130)에 의해 비아홀(120a) 내벽과 전도성 물질(120b)은 우수한 접착력을 가질 수 있어, 비아 내부에 공극이 발생하는 것을 방지할 수 있다.
도 8을 참조하면, 구속층(170)을 형성하였을 경우, 구속층(170)을 제거한다. 이에 더하여, 구속층(170)을 제거한 후, 세라믹 적층체(110)의 평탄화를 위해 연마공정을 더 수행할 수 있다.
이후, 세라믹 적층체(110)의 상면과 하면에 각각 패드(160a, 160b)를 형성할 수 있다. 이때, 상하면에 각각 형성된 패드(160a, 160b)들은 비아를 통해 서로 전기적으로 접속될 수 있다.
패드(160a, 160b)를 형성하는 방법의 예로서는, 패드(160a, 160b)를 형성하기 위하여, 먼저 도금 씨드의 역할을 하는 도금 시드 패턴을 형성한다. 도금 시드 패턴은 도금 시드층을 형성한 후, 포토리소그래피 방법을 포함한 에칭 공정을 통해 형성될 수 있다. 이후, 도금 시드 패턴을 이용한 도금 공정을 통해 패드(160a, 160b)를 형성할 수 있다. 이때, 패드(160a, 160b)는 Cu, Ni 및 Au 중 어느 하나로 이루어진 단일층 또는 Cu, Ni 및 Au가 순차적으로 도금된 다층으로 형성된 도전 패턴으로 형성될 수 있다.
여기서, 패드(160a, 160b)는 도금 공정을 통해 형성되는 것으로 설명하였으나 이에 한정되는 것은 아니며, 패드(160a, 160b)는 도전성 페이스트를 인쇄하여 형성할 수도 있다.
따라서, 본 발명의 실시예에서와 같이, 비아홀 내벽에 선택적으로 접착보조층을 형성하여, 소성공정에서 공극 발생으로 인한 비아의 충진 밀도가 저하되는 것을 방지할 수 있었다.
이하, 도 9와 도 10은 접착보조층의 형성여부에 따른 비아의 충진상태를 관찰한 사진들이다.
도 9는 접착 보조층을 형성하지 않은 비아의 단면 사진이다.
도 10은 접착보조층을 형성한 비아의 단면 사진이다. 여기서, 접착보조층은 로 형성하였다.
도 9에서와 같이, 접착 보조층을 형성하지 않을 경우, 비아 내부에 공극(V)이 형성된 반면, 도 10에서와 같이, Se-Ge 칼코게나이드로 이루어진 접착보조층(A)을 형성할 경우, 비아 내부에 공극이 형성되지 않았다.
또한, 비아의 충진밀도, 즉 비아홀 내부 표면적 대비 전도성 물질의 충진량은 접착 보조층을 형성하지 않았을 경우, 71%였으나, 접착 보조층을 형성할 경우, 95%였다. 즉, 접착보조층을 형성함으로써, 비아의 충진밀도가 향상되는 것을 확인할 수 있었다.
또한, 비아 대 비아의 수축률을 조사하였다. 여기서, 비아 대 비아의 수축률은 이웃한 비아의 거리를 소성 전후에 측정하여 환산된 값이다. 이때, 5개의 샘플을 검사한 결과, 평균적으로 접착보조층을 형성하지 않았을 경우에 수축률이 0.33%이었으나, 접착보조층을 형성할 경우, 수축률이 0.08%이었다. 즉, 접착보조층을 형성함으로써, 비아의 수축률을 줄일 수 있었다. 이에 따라, 비아 대 비아의 수축 제어가 가능하여, 미세 패턴화가 가능해질 수 있다.
또한, 세라믹 적층체의 상하면에 환경변화에 따른 각각 배치된 패드간의 접점저항을 측정하였다. 여기서, 환경변화는 온도 85℃, 습도 85%의 고온 고습에서 240시간동안 노출 전후의 접점저항을 측정하였다.
이때, 초기 접점저항의 초기에는 2.08이었으나, 변화된 환경에 노출된 후, 접착보조층을 형성하지 않았을 경우, 3.89로 증가하였고, 접착보조층을 형성하였을 경우, 2.18로 증가하였다. 즉, 접착보조층을 형성함으로써, 환경 변화에 따른 접점 저항의 변하량을 줄일 수 있어, 다층 세라믹 기판의 신뢰성을 향상시킬 수 있었다.
110 : 세라믹 적층체
111 : 세라믹층
120 : 비아
130 : 접착보조층
140 : 표면처리층
150 : 회로패턴
160a : 제 1 패드
160b : 제 2 패드

Claims (10)

  1. 비아홀과 상기 비아홀에 충진된 전도성 물질을 포함한 비아를 통해 층간 접속을 이루며 다층의 세라믹층으로 적층된 세라믹 적층체;
    상기 비아홀의 내벽에 형성된 접착 보조층; 및
    상기 비아를 통해 서로 전기적으로 접속되며 상기 세라믹 적층체의 상면과 하면에 각각 배치된 패드;
    를 포함하는 다층 세라믹 기판.
  2. 제 1 항에 있어서,
    상기 접착 보조층은 Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브로 이루어진 군에서 선택된 어느 하나를 포함하는 다층 세라믹 기판.
  3. 제 1 항에 있어서,
    상기 비아홀의 내벽과 상기 접착 보조층 사이에 배치된 표면처리층을 더 포함하는 다층 세라믹 기판.
  4. 그린시트에 비아홀을 형성하는 단계;
    상기 비아홀의 내벽에 접착 보조층을 형성하는 단계;
    상기 접착 보조층을 포함한 상기 비아홀에 전도성 물질을 충진하여 비아를 형성하는 단계;
    상기 비아를 포함한 상기 그린시트 상에 회로 패턴을 형성하는 단계;
    상기 회로패턴과 상기 비아를 포함한 상기 그린시트를 복수개 적층하여, 예비 세라믹 적층체를 형성하는 단계;
    상기 예비 세라믹 적층체를 소성하여 세라믹 적층체를 형성하는 단계; 및
    상기 비아를 통해 서로 전기적으로 접속되며 상기 세라믹 적층체의 상면과 하면에 각각 패드를 형성하는 단계;
    를 포함하는 다층 세라믹 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 접착 보조층은 Se-Ge 칼코게나이드(Se-Ge chalcogenide), 포타슘 티탄네이트(potassium titanate), 티타늄 옥사이드(Titanium oxide), 카본(carborn), 산화마그네슘, 이산화망간 및 탄소나노튜브로 이루어진 군에서 선택된 어느 하나를 포함하는 다층 세라믹 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 접착 보조층을 형성하는 단계는
    상기 그린시트 상에 상기 비아홀과 대응된 개구부를 갖는 마스크를 제공하는 단계;
    상기 마스크를 이용하여 상기 비아홀의 내벽에 선택적으로 상기 접착 보조층을 형성하는 단계; 및
    상기 마스크를 제거하는 단계;
    를 포함하는 다층 세라믹 기판의 제조 방법.
  7. 제 4 항에 있어서,
    상기 접착 보조층의 형성방법은 분사법, 인쇄법, 물리적 기상 증착법 및 화학적 기상 증착법으로 이루어진 군에서 선택된 적어도 어느 하나인 다층 세라믹 기판의 제조 방법.
  8. 제 4 항에 있어서,
    상기 비아홀을 형성하는 단계와 상기 접착 보조층을 형성하는 단계 사이에 상기 비아홀의 내벽에 표면처리를 수행하는 단계를 더 포함하는 다층 세라믹 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 표면처리는 레이저 처리, 플라즈마 처리 및 화학적 에칭처리 중 어느 하나인 다층 세라믹 기판의 제조 방법.
  10. 제 4 항에 있어서,
    상기 예비 세라믹 적층체를 형성하는 단계와 상기 세라믹 적층체를 형성하는 단계사이에,
    상기 예비 세라믹 적층체의 상면과 하면에 각각 구속층을 형성하는 단계를 더 포함하는 다층 세라믹 기판의 제조 방법.
KR1020100009120A 2010-02-01 2010-02-01 다층 세라믹 기판 및 이의 제조 방법 KR20110089631A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100009120A KR20110089631A (ko) 2010-02-01 2010-02-01 다층 세라믹 기판 및 이의 제조 방법
JP2010180835A JP2011159947A (ja) 2010-02-01 2010-08-12 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009120A KR20110089631A (ko) 2010-02-01 2010-02-01 다층 세라믹 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110089631A true KR20110089631A (ko) 2011-08-09

Family

ID=44591617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009120A KR20110089631A (ko) 2010-02-01 2010-02-01 다층 세라믹 기판 및 이의 제조 방법

Country Status (2)

Country Link
JP (1) JP2011159947A (ko)
KR (1) KR20110089631A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003194B2 (ja) 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
JP6914066B2 (ja) * 2017-03-21 2021-08-04 株式会社村田製作所 積層型電子部品
CN113754457B (zh) * 2021-09-27 2024-02-23 惠州市芯瓷半导体有限公司 一种多层板及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140005A (ja) * 2002-08-23 2004-05-13 Kyocera Corp 配線基板
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP4107437B2 (ja) * 2005-11-02 2008-06-25 Ｔｄｋ株式会社 多層セラミックス基板及びその製造方法

Also Published As

Publication number Publication date
JP2011159947A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
TWI485728B (zh) 多層陶瓷電容器及包含其之印刷電路板
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
CN105307382A (zh) 印刷电路板及其制造方法
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
KR101043463B1 (ko) 다층 세라믹 기판 및 이의 제조 방법
US20140084955A1 (en) Fine pitch interposer structure
WO2015151809A1 (ja) 積層配線基板およびこれを備えるプローブカード
JP2008218966A (ja) キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
JP6721143B2 (ja) プリント回路基板及びその製造方法
CN111741615B (zh) 一种高厚径比盲孔的压合填胶方法
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
US10863618B2 (en) Composite substrate structure and manufacturing method thereof
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
KR20110089631A (ko) 다층 세라믹 기판 및 이의 제조 방법
WO2000064226A1 (fr) Carte de circuit imprime en ceramique et son procede de production
US20090114434A1 (en) Method of manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
KR101051583B1 (ko) 다층 세라믹 기판 및 그 제조방법
JP2006287138A (ja) 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法
KR101538046B1 (ko) 세라믹 소자 제조방법 및 세라믹 소자
KR20200119472A (ko) 층간 도전성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법
KR102211998B1 (ko) 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법
JP4593808B2 (ja) 多層配線基板
JP2011071371A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application