TWI485728B - 多層陶瓷電容器及包含其之印刷電路板 - Google Patents
多層陶瓷電容器及包含其之印刷電路板 Download PDFInfo
- Publication number
- TWI485728B TWI485728B TW102136688A TW102136688A TWI485728B TW I485728 B TWI485728 B TW I485728B TW 102136688 A TW102136688 A TW 102136688A TW 102136688 A TW102136688 A TW 102136688A TW I485728 B TWI485728 B TW I485728B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- capacitor
- dummy pattern
- multilayer ceramic
- forming
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 109
- 239000003990 capacitor Substances 0.000 claims description 84
- 239000010410 layer Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 79
- 239000000919 ceramic Substances 0.000 claims description 68
- 239000002002 slurry Substances 0.000 claims description 22
- 239000012792 core layer Substances 0.000 claims description 11
- 238000007664 blowing Methods 0.000 claims description 8
- 238000007598 dipping method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000002313 adhesive film Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004537 pulping Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- -1 prepreg Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種多層陶瓷電容器及包含其之印刷電路板，且更特別係關於一多層陶瓷電容器，可使外部電極與多層陶瓷之間的厚度誤差極小化，以及一包含其之印刷電路板。
多層陶瓷電容器係鑲嵌於印刷電路板，也就是將鑲嵌的多層陶瓷電容器(MultiLayer Ceramic Capacitor,MLCC)藉由一通孔電性連接一電路層。由於印刷電路板之絕緣層的厚度誤差，而使得以雷射製程的通孔區部份可能會發生失效，因此必須在一多層陶瓷電容器之外部電極中，使多層陶瓷電容器之厚度誤差極小化。
再者，根據印刷電路板之厚度的減少，應該隨之減少核心層(core layer)與增層(build-up layer)之厚度。然而，由於增層之厚度的減少，而使得因多層陶瓷電容器之厚度誤差所造成的失效率增加。此外，由於印刷電路板之厚度減少，因應翹曲問題而使用低熱膨脹係數(Coefficient of Thermal Expansion,CTE)材料
為基板材料。在此情況下，因為樹脂的流動性低，當多層陶瓷電容器之厚度誤差大時可能產生樹脂填充上的問題。
又，根據微小間距的需求，通孔尺寸變得較小。當多層陶瓷電容器之外部電極的厚度不一致時，因通孔的底部尺寸所造成之失效率便會增加。
再者，在一些實施例中，根據積體電路之高電流，多層陶瓷電容器之鑲嵌係大於30層。在此情況下，多層陶瓷電容器之整體厚度以及外部電極之厚度的一致性便快速地惡化，使得以雷射製程通孔之失效率因而大量地發生。
因此，在通孔之製程當中，必須藉由將鑲嵌於印刷電路板中的多層陶瓷電容器之每個整體厚度之誤差、和多層陶瓷電容器的外部電極之厚度極小化，以將失效率極小化。
本發明係為了克服上述問題，因此本發明之目的係提供多層陶瓷電容器以及包含其之印刷電路板，以能夠排除因多層陶瓷電容器之厚度誤差所導致的失效率，並且藉由將多層陶瓷電容器之厚度誤差或多層陶瓷電容器之外部電極極小化，以克服樹脂填充上的問題。
根據本發明之一方面以達成目的，提供一多層陶瓷電容器包括：一多層陶瓷以及形成於多層陶瓷兩側之外部電極，其中|Tmax
-Tmin
|可能小於10微米，且|CTmax
-CTmin
|可能小於20微米。(此處Tmax
係指在一通孔製程區域(via processing area)中之
外部電極的一最大厚度，Tmin
係指在通孔製程區域中之外部電極的一最小厚度，CTmax
係指在通孔製程區域中之多層陶瓷電容器的一最大厚度，以及CTmin
係指在通孔製程區域中之多層陶瓷電容器的一最小厚度。)
此處|Tmax_L
-Tmax_R
|可能小於5微米，且|CTmax_L
-CTmax_R
|可能小於10微米(此處Tmax_L
係指在一左通孔製程區域中之外部電極的一最大厚度，Tmax_R
係指在一右通孔製程區域中之外部電極的一最大厚度，CTmax_L
係指在左通孔製程區域中之多層陶瓷電容器的一最大厚度，以及CTmax_R
係指在右通孔製程區域中之多層陶瓷電容器的一最大厚度。)
多層陶瓷電容可能包括一虛設圖案；和與虛設圖案不同極性之一電容形成圖案，並與虛設圖案形成於相同層上，其中虛設圖案以及電容形成圖案可能係形成大於30層。
外部電極可能係藉由將多層陶瓷之兩側浸漿(dipping)於一外部電極形成漿料(external electrode forming paste)而形成，其中該外部電極形成漿料之黏度(viscosity)係小於18000厘泊(cps)。
外部電極可能係藉由轉漿(blotting)3至20秒而形成。
外部電極可能係經由該外部電極形成漿料所形成，該外部電極形成漿料於轉漿(blotting)期間係放置於一平面板(surface plate)中30至100微米的高度。
多層陶瓷可能包括一第一虛設圖案；一第一電容形成圖案，具有與第一虛設圖案不同之極性，且與第一虛設圖案形
成於相同層上；一第二虛設圖案，具有與第一虛設圖案相同之極性，並且與第一虛設圖案形成於不同層上；以及一第二電容形成圖案，具有與第二虛設圖案不同之極性，並且與第二電容形成圖案形成於相同層上，其中第一虛設圖案與第一電容形成圖案之間的距離係等同於第二虛設圖案與第二電容形成圖案之間的距離，且第一虛設圖案之長度可能係大於第二虛設圖案之長度。
第一電容形成圖案與第二電容形成圖案之間之長度差對於第一虛設圖案與該第一電容形成圖案之間之距離所形成之比值可能係為0.7至1。
第一虛設圖案與第二虛設圖案之間可能係插入一陶瓷絕緣層而呈垂直堆疊。
多層陶瓷可能更包括一第三虛設圖案，具有與第一虛設圖案不同之極性，且形成與第一虛設圖案相同之長度；一第三電容形成圖案，具有與第一電容形成圖案不同之極性，且形成與第一電容形成圖案相同之長度；一第四虛設圖案，具有與第二虛設圖案不同之極性，且形成與第二虛設圖案相同之長度；以及一第四電容形成圖案，具有與第二電容形成圖案不同之極性，且形成與第二電容形成圖案相同之長度。
第三虛設圖案與第三電容形成圖案可能形成於相同層上，且第四虛設圖案與第四電容形成圖案可能形成於相同層上。
第三虛設圖案可能係形成於第一電容形成圖案與第二電容形成圖案之間，且第四虛設圖案係形成於第二電容形成圖案之下，以一陶瓷絕緣層插入其中。
第一虛設圖案與該第一電容形成圖案、第二虛設圖案與第二電容形成圖案、第三虛設圖案與第三電容形成圖案、以及第四虛設圖案與第四電容形成圖案可能係為複數個。
根據本發明之另一方面以達成目的，提供一印刷電路板包括：一多層陶瓷電容器，包括一多層陶瓷與形成於該多層陶瓷之兩側的外部電極；一核心層，具有一凹槽以安裝多層陶瓷電容器於其中；一絕緣層，形成於多層陶瓷電容器與凹槽之間，且位於核心層之上表面與下表面上；通孔，形成於絕緣層中以供外部電極導電；以及電路層，形成於絕緣層上，其中多層陶瓷電容器之|Tmax
-Tmin
|可能小於10微米，且多層陶瓷電容器之|CTmax
-CTmin
|可能小於20微米。(此處Tmax
係指在一通孔製程區域(via processing area)中之外部電極的一最大厚度，Tmin
係指在通孔製程區域中之外部電極的一最小厚度，CTmax
係指在通孔製程區域中之多層陶瓷電容器的一最大厚度，以及CTmin
係指在通孔製程區域中之多層陶瓷電容器的一最小厚度。)
此處|Tmax_L
-Tmax_R
|可能小於5微米，且|CTmax_L
-CTmax_R
|可能小於10微米。(此處Tmax_L
係指在一左通孔製程區域中之該些外部電極的一最大厚度，Tmax_R
係指在一右通孔製程區域中之該些外部電極的一最大厚度，CTmax_L
係指在該左通孔製程區域中之該多層陶瓷電容器的一最大厚度，以及CTmax_R
係指在該右通孔製程區域中之該多層陶瓷電容器的一最大厚度。)
通孔可能包括一第一通孔，和一第二通孔，其中第一通孔與第二通孔可能形成於絕緣層的上部分或形成於絕緣層的下部分。
通孔可能包括一第一通孔，具有正極性；以及一第二通孔，具有負極性，其中第一通孔與第二通孔可能係各別形成於該絕緣層之上部分與下部分中，或各別形成於絕緣層之下部分與上部分中。
多層陶瓷可能包括一虛設圖案；和一電容形成圖案，具有與虛設圖案不同之極性，且與虛設圖案形成於相同層上，其中虛設圖案與電容形成圖案可能係形成大於30層。
外部電極可能係藉由將多層陶瓷之兩側浸漿(dipping)於一外部電極形成漿料(external electrode forming paste)而形成，其中外部電極形成漿料之黏度(viscosity)可能係小於18000厘泊(cps)。
外部電極可能係藉由轉漿(blotting)3至20秒而形成。
外部電極可能係經由外部電極形成漿料所形成，外部電極形成漿料於轉漿(blotting)期間係放置於一平面板(surface plate)中30至100微米的高度。
多層陶瓷可能包括一第一虛設圖案；一第一電容形成圖案，具有與第一虛設圖案不同之極性，且與第一虛設圖案形成於相同層上；一第二虛設圖案，具有與第一虛設圖案相同之極性，且與第一虛設圖案形成於不同層；以及一第二電容形成圖案，具有與第二虛設圖案不同之極性，且與第二虛設圖案形成於相同層上，其中第一虛設圖案與第一電容形成圖案之間的距離係等同於第二虛設圖案與第二電容形成圖案之間的距離，且第一虛設圖案之長度係大於第二虛設圖案之長度。
第一電容形成圖案與第二電容形成圖案之間之長度差對於第一虛設圖案與該第一電容形成圖案之間之距離所形成之比值可能係為0.7至1。
第一虛設圖案與第二虛設圖案之間可能係插入一陶瓷絕緣層而呈垂直堆疊。
多層陶瓷可能更包括一第三虛設圖案，具有與第一虛設圖案不同之極性，且形成與第一虛設圖案相同之長度；一第三電容形成圖案，具有與第一電容形成圖案不同之極性，且形成與第一電容形成圖案相同之長度；一第四虛設圖案，具有與第二虛設圖案不同之極性，且形成與第二虛設圖案相同之長度；以及一第四電容形成圖案，具有與第二電容形成圖案不同之極性，且形成與第二電容形成圖案相同之長度。
第三虛設圖案與第三電容形成圖案可能形成於相同層上，且第四虛設圖案與第四電容形成圖案可能形成於相同層上。
第三虛設圖案可能係形成於第一電容形成圖案與第二電容形成圖案之間，且第四虛設圖案可能係形成於第二電容形成圖案之下，以一陶瓷絕緣層插入其中。
第一虛設圖案與第一電容形成圖案、第二虛設圖案與第二電容形成圖案、第三虛設圖案與第三電容形成圖案、以及第四虛設圖案與第四電容形成圖案可能係為複數個。
1‧‧‧虛設圖案
2‧‧‧電容形成圖案
3‧‧‧第三虛設圖案
4‧‧‧第三電容形成圖案
5‧‧‧陶瓷絕緣層
10、20‧‧‧外部電極
11‧‧‧第二虛設圖案
12‧‧‧第二電容形成圖案
13‧‧‧第四虛設圖案
14‧‧‧第四電容形成圖案
30‧‧‧多層陶瓷
40‧‧‧核心層
50‧‧‧多層陶瓷電容器
60‧‧‧絕緣層
70、71‧‧‧通孔
80、81‧‧‧電路層
160‧‧‧絕緣層
170‧‧‧第一通孔
171‧‧‧第二通孔
A‧‧‧距離
B‧‧‧長度差
Tmax
‧‧‧最大厚度
Tmin
‧‧‧最小厚度
CTmax
‧‧‧最大厚度
CTmin
‧‧‧最小厚度
WL
‧‧‧左通孔製程區域
WR
‧‧‧右通孔製程區域
BWL
‧‧‧左帶寬
BWR
‧‧‧右帶寬
第1圖繪示根據本發明之一實施例的多層陶瓷電容器之剖面圖。
第2圖繪示根據本發明之一實施例的多層陶瓷電容器之平面視圖。
第3圖繪示根據本發明之一實施例的多層陶瓷之剖面圖。
第4圖繪示根據本發明之一實施例的印刷電路板之剖面圖。
第5圖繪示根據本發明之另一實施例的印刷電路板之剖面圖。
在下文中，本發明之具體實施例將參照附圖一併描述。下述實施例僅繪示本發明，而不應將下述實施例用以限定本發明之範疇。
在描述本發明時，省略眾所皆知的元件與製程技術以避免不必要地模糊掉本發明之實施例。下列術語係參考本發明之功能而定義，並且可以依據使用者或操作者之意圖或習慣加以改變。因此，這些術語應根據整個說明書的內容來定義。
本發明之技術精神應依據所附之申請專利範圍而定義，並且提供下述實施例以將本發明之技術精神有效率地傳達給本領域之通常知識者作為範例。
以下將配合所附圖式，對於本發明進行說明。
第1圖繪示根據本發明之一實施例的多層陶瓷電容器之剖面圖，第2圖繪示根據本發明之一實施例的多層陶瓷電容
器之平面視圖。
參閱第1圖與第2圖，根據本發明之一實施例的多層陶瓷電容器50，包括一多層陶瓷30以及形成於多層陶瓷30之兩側的外部電極10和20，其中|Tmax
-Tmin
|可能小於10微米，且|CTmax
-CTmin
|可能小於20微米。(此處Tmax
係指在一通孔製程區域(via processing area)中之外部電極10和20的一最大厚度，Tmin
係指在通孔製程區域中之外部電極10和20的一最小厚度，CTmax
係指在通孔製程區域中之多層陶瓷電容器50的一最大厚度，以及CTmin
係指在通孔製程區域中之多層陶瓷電容器50的一最小厚度。)同時，BW代表整體寬度，也就是在多層陶瓷電容器中形成於多層陶瓷30之兩側之外部電極10和20的帶寬(bandwidth)，並且BWL
和BWR
分別代表多層陶瓷30之左帶寬與右帶寬。W代表多層陶瓷30之通孔製程區域，而WL
與WR
分別代表多層陶瓷30之左通孔製程區域以及右通孔製程區域。此時，W可能設定為對應BW之95%之區域。
此處之所以將通孔製程區域W設定為對應外部電極之整體寬度BW之95%的理由係因為其對應於一區域，在該區域中形成通孔時，可將通孔下端之底部與外部電極之表面之間的接觸效率最大化，以便在外部電極10和20之帶寬中接觸通孔之下端。也就是說，因為未填充導電材料等，讓外部電極之外側係以彎曲地形成，而使通孔形成於彎曲之區域，可能促使接觸可靠度(contact reliability)之惡化。
由於外部電極10和20之曲率半徑減少，當在各別的區域WL與WR中，外部電極10和20本身之最厚部分與最薄部分形成之厚度誤差|Tmax
-Tmin
|超過10微米時，在通孔製程中可能發生失效(failure)。此處失效可能意指，當以雷射等方法製造通孔時，通孔到達一部份外部電極之表面，其中該部份外部電極係為厚的，但是通孔並未到達一部分外部電極之表面，其中該一部份外部電極係為薄的。否則，失效可能意指電性連接之失效的發生，或者儘管通孔有到達外部電極，爾後卻因通孔只到達微小的區域，仍發生可靠度的問題，因而使通孔的底部尺寸並未到達最小值。
即使當外部電極10和20之厚度誤差小於10微米，若多層陶瓷電容器50之厚度誤差|CTmax
-CTmin
|超過20微米，上述的失效可能會發生。
下述表一顯示由於外部電極10和20之厚度誤差以及多層陶瓷電容器50之厚度誤差而判定製程失效之一具體實施例。
同時，如同上述情況，|Tmax_L
-Tmax_R
|可能小於5微米，且|CTmax_L
-CTmax_R
|可能小於10微米。(此處Tmax_L
係指在一左通孔製程區域中之外部電極10和20的一最大厚度，Tmax_R
係指在一右通孔製程區域中之外部電極10和20的一最大厚度，CTmax_L
係指在左通孔製程區域中之多層陶瓷電容器50的一最大厚度，以及CTmax_R
係指在右通孔製程區域中之多層陶瓷電容器
50的一最大厚度)。
意義具體之重複性描述將會被省略。下述表二顯示一具體實施例，由在左通孔製程區域中之外部電極10和20之最大厚度與在右通孔製程區域中之外部電極10和20之最大厚度之間之誤差，以及在左通孔製程區中之多層陶瓷電容器50之最大厚度與在右通孔製程區中之多層陶瓷電容器50之最大厚度之間之誤差，而作為製程失效之判斷。
同時，多層陶瓷30包括一虛設圖案1，以及一電容形成圖案2，其與虛設圖案1具有不同之極性，且與虛設圖案1形成於相同層上，並且虛設圖案1與電容形成圖案2可能形成大於30層。
一般而言，外部電極係利用黏度大於25000厘泊(cps)之外部電極形成漿料以浸漿法(dipping method)形成。然而，在鑲嵌的多層陶瓷之案例中，由於在外部電極中之通孔製程區域W之長度係大於多層陶瓷電容器之長度，儘管多層陶瓷之平坦度(flatness)係為優異，外部電極之平坦度可能會在使用傳統方法時因漿料的薄(thin)黏度而惡化。
因此，根據本發明之較佳的一實施例，外部電極10和20係藉由將多層陶瓷30之兩側浸漿於外部電極形成漿料而形成，且外部電極形成漿料之黏度係小於18000厘泊(cps)。此外，於浸漿法後可使用轉漿法(blotting method)。這意味著黏著於多層陶瓷之外部電極形成漿料係藉由多層陶瓷電容器之再浸漿
(re-dipping)而去除，其中該多層陶瓷電容器之外部電極係在含有少量之外部電極形成漿料之平面板上浸漿而成。
在此實施例中，外部電極10和20可藉由轉漿3至20秒而形成，且外部電極10和20可由外部電極形成漿料所形成，而外部電極形成漿料係放置於一平面板中30至100微米之高度。
這意味著平坦度係因為外部電極形成漿料之黏度為薄而降低，且即便使用傳統法，當黏度維持在小於18000厘泊(cps)時，藉由漿料之黏度仍可維持平坦度。
上述列表中之判定係藉由檢視以確定是否通孔尺寸、通孔形狀等對應於規格。只有當關於如通孔裂縫之可靠度之項目判定為符合規格時，才會標記為O，而當可靠度有問題時則標記為X。如上列表所示，當第一電容形成圖案與第二電容形成圖案之間之長度差對於第一虛設圖案與第一電容形成圖案之間之距離所形成之比值係為0.7至1，然而具有虛設圖案，多層陶瓷之厚度誤差仍可維持(此處之詳細說明揭示於下述第2圖之描述)。又，當外部電極10和20之厚度誤差係小於10微米，且多層陶瓷電容器50之厚度誤差(|CTmax
-CTmin
|)係小於20微米，上述可靠度問題便不會發生。
如上述列表所示，外部電極形成漿料之黏度應小於18000厘泊，轉漿時間應為3至20秒，且於轉漿期間外部電極形成漿料係放置於平面板中30至100微米之高度。再者，當外部電極10和20之厚度誤差小於10微米、且多層陶瓷電容器50之厚度誤差(|CTmax
-CTmin
|)係小於20微米時、及當|Tmax_L
-Tmax_R
|係小於5微米、且|CTmax
-CTmin
|係小於10微米時，上述可靠度問題便不會發生。
因此，在可靠度問題不會發生之情形下，可藉由將表一與表二所示之結果放在一起而獲得下述表三之結果。
第三圖係根據本發明之實施例之多層陶瓷剖面圖。
參閱第3圖，根據本發明之多層陶瓷30包括一第一虛設圖案1；一第一電容形成圖案2，具有與第一虛設圖案1不同之極性，並且與第一虛設圖案1形成於相同層上；一第二虛設圖案11，具有與第一虛設圖案1相同之極性，且與第一虛設圖案1形成於不同層上；且一第二電容形成圖案12，具有與第二虛設圖案11不同之極性，且與第二虛設圖案11形成於相同層上，以
及其特徵在於第一虛設圖案1和第一電容形成圖案2之間之距離係實質上相同於第二虛設圖案11與第二電容形成圖案12之間之距離，以及第一虛設圖案1之長度係大於第二虛設圖案11之長度。
一般而言，多層陶瓷中具有大量的層壓(lamination)，由於內部電極彼此之間互相重疊之部分以及內部電極彼此之間沒有互相重疊之部分的密度差異，使多層陶瓷之中間部分係垂直地凸起。因此，在鑲嵌的多層陶瓷中，由於厚度誤差，也就是多層陶瓷之高度差，必須使多層陶瓷之平坦度呈現優異。
第一電容形成圖案2與第二電容形成圖案12之間之長度差(B)對於第一虛設圖案1與第一電容形成圖案2之間之距離(A)之比值，也就是B/A可能為0.7至1，且第一虛設圖案1與第二虛設圖案11之間可能係差入一陶瓷絕緣層5而垂直地層壓。
再者，多層陶瓷30可能更包括第三虛設圖案3，具有與第一虛設圖案1不同之極性，並形成與第一虛設圖案1相同之長度；第三電容形成圖案4具有與第一電容形成圖案2不同之極性，且形成與第一電容形成圖案2相同之長度；第四虛設圖案13具有與第二虛設圖案11不同之極性，且形成與第二虛設圖案11相同之長度；第四電容形成圖案14具有與第二電容形成圖案12不同之極性，且形成與第二電容形成圖案12相同之長度。
在一實施例中，第三虛設圖案與第三電容形成圖案4可能形成於相同層上，第四虛設圖案13與第四電容形成圖案14可能形成於相同層上，且第三虛設圖案3可能形成於第一電容
形成圖案2與第二電容形成圖案12之間，且第四虛設圖案13可能形成於第二電容形成圖案12之下，以一陶瓷絕緣層5插入其中。
第一虛設圖案1與第一電容形成圖案2，第二虛設圖案11與第二電容形成圖案12，第三虛設圖案3與第三電容形成圖案4，以及第四虛設圖案13與第四電容形成圖案14可能為複數個並堆疊大於30層。此處虛設圖案與電容形成圖案係平行地形成於由介電質所製造而成的陶瓷絕緣層5之上，且複數個陶瓷絕緣層5係形成於虛設圖案與電容形成圖案之上，以垂直方向堆疊。
本發明之一實施例所應用之多層陶瓷電容器係由下述製程製造而成。
複數個厚度1.4微米之陶瓷基材(ceramic green sheet)係以將包括例如是鈦酸鋇(BaTiO3
)的粉末之漿液(slurry)塗佈於載體膜(carrier film)上並將所塗佈的漿液烘乾而製備而成。接著，利用網板(screen)於陶瓷基材上之鎳的內部電極塗佈導電膠而形成內部電極。
陶瓷基材層壓於約40層，且層壓係指壓縮成型(compression-molded)並以個別的晶片形式切割。切割晶片係在200℃至250℃之溫度下脫除黏合劑(debindered)達20至60小時。
之後，晶片係以在還原氣氛(reducing atmosphere)下燒結(sintered)，如此內部電極在1150℃至1200℃之下便不會被氧
化。
接著，通過形成外部電極之製程而製造多層陶瓷電容器，例如是鍍銅之製程等等...。完整的多層晶片電容器之長度(L)與寬度(W)係約1.00毫米x0.5毫米(LxW，1005尺寸)。
此處，完整的多層陶瓷之製造公差(manufacturing tolerance)係取決於基於長度(L)x寬度(W)之±0.05毫米的範圍之內。
第4圖繪示根據本發明之一實施例之印刷電路板之剖面圖。
參閱第4圖，根據本發明之一實施例之印刷電路板100係包括多層陶瓷電容器50，包括多層陶瓷30和形成於多層陶瓷30之兩側之外部電極10和20；一核心層40，具有一凹槽以安裝多層陶瓷電容器50於其中；絕緣層60，形成於多層陶瓷電容器50與凹槽之間以及核心層40之上表面與下表面之上；通孔70與71形成於絕緣層60中，以供外部電極10與20之導電；以及電路層80與81，形成於絕緣層60之上，其中多層陶瓷電容器50之|Tmax
-Tmin
|可能小於10微米，且其|CTmax
-CTmin
|可能小於20微米。(此處Tmax
係指在一通孔製程區域中之外部電極10與20的一最大厚度，Tmin
係指在通孔製程區域中之外部電極10與20的一最小厚度，CTmax
係指在通孔製程區域中之多層陶瓷電容器50的一最大厚度，以及CTmin
係指在通孔製程區域中之多層陶瓷電容器50的一最小厚度)。此處|Tmax_L
-Tmax_R
|可能小於5
微米，且|CTmax_L
-CTmax_R
|可能小於10微米。(此處Tmax_L
係指在一左通孔製程區域中之外部電極10與20的一最大厚度，Tmax_R
係指在一右通孔製程區域中之外部電極10與20的一最大厚度，CTmax_L
係指在該左通孔製程區域中之該多層陶瓷電容器50的一最大厚度，以及CTmax_R
係指在該右通孔製程區域中之該多層陶瓷電容器50的一最大厚度。將省略與第1圖所描述之內容重疊的描述內容。
核心層40可能與多層陶瓷電容器50形成於相同層上，且以一預定距離(predetermined interval)與外部電極10和20隔開。再者，絕緣層60可能形成於核心層40之上表面與下表面之上、介於核心層40與外部電極10和20之間、以及在多層陶瓷電容器50之上表面與下表面之上，且通孔70和71可能形成於外部電極10和20之上表面或下表面之一側，以與電路層80和81導電。
在這種情況下，通孔70和71包括一第一通孔70，和一第二通孔71，且第一通孔70與第二通孔71可能形成於絕緣層60之上部分或下部分之中。
第5圖繪示根據本發明之另一實施例之印刷板電路。
參閱第5圖，通孔170與171包括一第一通孔170，具有正極性；與一第二通孔171，具有負極性，且第一通孔170與第二通孔171可能分別形成於絕緣層160之上部分與下部分之
中或者第一通孔170與第二通孔171可能分別形成於絕緣層160之下部分與上部分之中。在此種情況下，第一通孔170可能具有負極性，且第二通孔171可能具有正極性。
同時，鑲嵌有上述多層陶瓷電容器之印刷電路板之製造方法將簡要描述於下。
首先，製備對應於多層陶瓷電容器之厚度之核心基板(core substrate)(CCL)。並且，利用電腦數值操控鑽孔(Computer Numerical Control drill,CNC drill)或雷射以製程參考孔(reference hole)和通孔(through hole)。在具有通孔之核心基板上執行預處理與圖案化以形成凹槽、對準標記(alignment mark)、與電路。利用雷射或電腦數值操控鑽孔(CNC drill)於圖案化之核心基板中形成凹槽，以在其中鑲嵌電子元件或多層陶瓷電容器。
接著，進行去鑽污製程(desmearing process)，以去除在使用雷射或電腦數值操控鑽孔以形成通孔時所形成之殘渣，且在絕緣層之表面上進行表面處理，其表面上形成有銅圖案以確保絕緣層之間的黏著。在經表面處理的核心基板之凹槽內貼附一黏著膜(adhesive film)，且多層陶瓷電容器(MLCC)係利用對準標記定位於凹槽內之黏著膜之上。
在核心基板上層壓暫時固化絕緣材料(temporarily cured insulating material)，並在固定於凹槽之黏著膜的多層陶瓷電容器插入之情況下進行固化(cured)，包括在暫時固化絕緣材料中之樹脂係流動於多層陶瓷電容器之四周，且固化以固定多層陶
瓷電容器。
此時，絕緣材料可為樹脂材料，如預浸體(prepreg)、樹脂包覆銅(Resin Coated Copper,RCC)、ABF(Ajinomoto Build-up Film)。絕緣材料係根據其種類在合適的層壓溫度與壓力下進行層壓，以產生樹脂流動，如此便可將多層陶瓷電容器插入於凹槽之中。
接著，當多層陶瓷電容器固定於核心基板上之凹槽內時，移除黏著膜，層壓絕緣材料與銅箔於已移除黏著膜之表面上。並且，在合適的溫度及壓力之下固化絕緣材料，以便使在其他表面進行層壓之絕緣材料亦完全固化。
在核心基板中形成通孔，具有絕緣材料，利用電腦數值操控鑽孔層壓於兩表面上，並利用雷射在鑲嵌於基板中之多層陶瓷之電極的位置形成通孔。當利用雷射製程完成通孔之形成時，在如去鑽污之表面處理製程之後進行圖案化製程以形成電路。
此後，根據所需之基板層數，藉由重複層壓絕緣材料與銅箔之製程、形成通孔之製程、與形成電路之製程，以製造鑲嵌有多層陶瓷電容器之多層基板。
顯示於表1至表3用以驗證印刷電路板之通孔與多層陶瓷電容器之外部電極之間的連結可靠度關係的實施例與評估方法，係利用如上述所製之鑲嵌有多層陶瓷電容器之印刷電路板，經熱循環(Thermal Cycling,TC)，由於熱膨脹係數之差異，當
多層陶瓷電容器之外部電極的厚度偏差以及多層陶瓷電容器之整體厚度偏差增加，而產生通孔之裂縫，藉由證明通孔之裂縫，來評估通孔之接觸可靠度。
藉由JESD22-A104D標準以評估熱循環之情況，並於到達-65℃至150℃之上，500循環/1000循環之後，評估裂縫之發生程度。
此時，在鑲嵌有多層陶瓷電容器之印刷電路板中，利用高電壓(200V)，將上通孔與下通孔連結於多層陶瓷電容器之電極，以驗證通孔裂縫之發生。
此時，當使用高電壓並因而增加數十歐姆之電阻時，由於裂開的通孔之裂縫係擴張，便可能得知通孔中裂縫之發生。
根據本發明之以上所述，由於多層陶瓷電容之外部電極之厚度誤差小，利用雷射之通孔製程之失效率可能會減小。
再者，雖然多層陶瓷電容器之厚度減小，藉由將失效率之發生極小化可減小印刷電路板之厚度，並且，雖然使用低熱膨脹係數(Coefficient of thermal expansion)材料，使基板中樹脂之流動性低，藉由多層陶瓷電容器之厚度誤差的減小仍可克服樹脂填充之問題。
再者，根據通孔尺寸轉變為較小之趨勢，藉由將多層陶瓷電容器之外部電極之厚度一致化，可將因通孔底部尺寸所致之失效率減少。
雖然本發明已詳盡地描述代表性之實施例，但本發明所屬技術領域中之技藝人士，基於前述之說明，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。
因此，前述特定的具體實施例並非用以限制本發明的範疇，而應取決於所附之本發明之申請專利範圍以及與其相當之範疇。
1‧‧‧虛設圖案
2‧‧‧電容形成圖案
10、20‧‧‧外部電極
30‧‧‧多層陶瓷
50‧‧‧多層陶瓷電容器
Tmax
‧‧‧最大厚度
Tmin
‧‧‧最小厚度
CTmax
‧‧‧最大厚度
CTmin
‧‧‧最小厚度
WL
‧‧‧左通孔製程區域
WR
‧‧‧右通孔製程區域
BWL
‧‧‧左帶寬
BWR
‧‧‧右帶寬
Claims (28)
- 一種多層陶瓷電容器，包括一多層陶瓷，以及複數個外部電極，形成於該多層陶瓷之兩側，其中|Tmax -Tmin |小於10微米，且|CTmax -CTmin |小於20微米，此處Tmax 係指在一通孔製程區域(via processing area)中之該些外部電極的一最大厚度，Tmin 係指在該通孔製程區域中之該些外部電極的一最小厚度，CTmax 係指在該通孔製程區域中之該多層陶瓷電容器的一最大厚度，以及CTmin 係指在該通孔製程區域中之該多層陶瓷電容器的一最小厚度。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中|Tmax_L -Tmax_R |小於5微米，且|CTmax_L -CTmax_R |小於10微米，此處Tmax_L 係指在一左通孔製程區域中之該些外部電極的一最大厚度，Tmax_R 係指在一右通孔製程區域中之該些外部電極的一最大厚度，CTmax_L 係指在該左通孔製程區域中之該多層陶瓷電容器的一最大厚度，以及CTmax_R 係指在該右通孔製程區域中之該多層陶瓷電容器的一最大厚度。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中該多層陶瓷包括：一虛設圖案(dummy pattern)；和一電容形成圖案(capacitance forming pattern)，具有與該虛設圖案不同之極性(polarity)，且與該虛設圖案形成於相同層上，其中該虛設圖案以及該電容形成圖案係形成大於30 層。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中該些外部電極係藉由將該多層陶瓷之該兩側浸漿(dipping)於一外部電極形成漿料(external electrode forming paste)而形成，其中該外部電極形成漿料之黏度(viscosity)係小於18000厘泊(cps)。
- 如申請專利範圍第4項所述之多層陶瓷電容器，其中該些外部電極係藉由轉漿(blotting)3至20秒而形成。
- 如申請專利範圍第4項所述之多層陶瓷電容器，其中該些外部電極係經由該外部電極形成漿料所形成，該外部電極形成漿料於轉漿(blotting)期間係放置於一平面板(surface plate)中30至100微米的高度。
- 如申請專利範圍第1項所述之多層陶瓷電容器，其中該多層陶瓷包括：一第一虛設圖案；一第一電容形成圖案，具有與該第一虛設圖案不同之極性，且與該第一虛設圖案形成於相同層上；一第二虛設圖案，具有與該第一虛設圖案相同之極性，且與該第一虛設圖案形成於不同層上；以及一第二電容形成圖案，具有與該第二虛設圖案不同之極性，且與該第二虛設圖案形成於相同層上，其中該第一虛設圖案與該第一電容形成圖案之間的距離係等同於該第二虛設圖案與該第二電容形成圖案之間的距離，且該第一虛設圖案之長度係大於該第二虛設圖案之長度。
- 如申請專利範圍第7項所述之多層陶瓷電容器，其中該第一 電容形成圖案與該第二電容形成圖案之間之長度差對於該第一虛設圖案與該第一電容形成圖案之間之距離所形成之比值係為0.7至1。
- 如申請專利範圍第8項所述之多層陶瓷電容器，其中該第一虛設圖案與該第二虛設圖案之間係插入一陶瓷絕緣層而呈垂直堆疊。
- 如申請專利範圍第9項所述之多層陶瓷電容器，更包括：一第三虛設圖案，具有與該第一虛設圖案不同之極性，且形成與該第一虛設圖案相同之長度；一第三電容形成圖案，具有與該第一電容形成圖案不同之極性，且形成與該第一電容形成圖案相同之長度；一第四虛設圖案，具有與該第二虛設圖案不同之極性，且形成與該第二虛設圖案相同之長度；以及一第四電容形成圖案，具有與該第二電容形成圖案不同之極性，且形成與該第二電容形成圖案相同之長度。
- 如申請專利範圍第10項所述之多層陶瓷電容器，其中該第三虛設圖案與該第三電容形成圖案形成於相同層上，且該第四虛設圖案與該第四電容形成圖案形成於相同層上。
- 如申請專利範圍第11項所述之多層陶瓷電容器，其中該第三虛設圖案係形成於該第一電容形成圖案與該第二電容形成圖案之間，且該第四虛設圖案係形成於該第二電容形成圖案之下，一陶瓷絕緣層插入該第四虛設圖案與該第二電容形成圖案之間。
- 如申請專利範圍第12項所述之多層陶瓷電容器，其中該第一虛設圖案與該第一電容形成圖案、該第二虛設圖案與該第二電 容形成圖案、該第三虛設圖案與該第三電容形成圖案、以及該第四虛設圖案與該第四電容形成圖案係為複數個。
- 一種印刷電路板，包括：一多層陶瓷電容器，包括一多層陶瓷與形成於該多層陶瓷之兩側的複數個外部電極；一核心層，具有一凹槽以安裝該多層陶瓷電容器於其中；一絕緣層，形成於該多層陶瓷電容器與該凹槽之間，且位於該核心層之上表面與下表面上；複數個通孔，形成於該絕緣層中以電性連接該些外部電極；以及複數個電路層，形成於該絕緣層上，其中該多層陶瓷電容器之|Tmax -Tmin |小於10微米，且該多層陶瓷電容器之|CTmax -CTmin |小於20微米，此處Tmax 係指在一通孔製程區域中之該些外部電極的一最大厚度，Tmin 係指在該通孔製程區域中之該些外部電極的一最小厚度，CTmax 係指在該通孔製程區域中之該多層陶瓷電容器的一最大厚度，以及CTmin 係指在該通孔製程區域中之該多層陶瓷電容器的一最小厚度。
- 如申請專利範圍第14項所述之印刷電路板，其中|Tmax_L -Tmax_R |小於5微米，且|CTmax_L -CTmax_R |小於10微米，此處Tmax_L 係指在一左通孔製程區域中之該些外部電極的一最大厚度，Tmax_R 係指在一右通孔製程區域中之該些外部電極的一最大厚度，CTmax_L 係指在該左通孔製程區域中之該多層陶瓷電 容器的一最大厚度，以及CTmax_R 係指在該右通孔製程區域中之該多層陶瓷電容器的一最大厚度。
- 如申請專利範圍第14項所述之印刷電路板，其中該些通孔形成為複數個，且形成於該絕緣層的一上部分與一下部分至少其中之一中。
- 如申請專利範圍第14項所述之印刷電路板，其中該些通孔包括：一第一通孔，具有正極性；以及一第二通孔，具有負極性，其中該第一通孔與該第二通孔係各別形成於該絕緣層之該上部分或該下部分中，或各別形成於該絕緣層之該下部分或該上部分中。
- 如申請專利範圍第14項所述之印刷電路板，其中該多層陶瓷包括：一虛設圖案(dummy pattern)；和一電容形成圖案(capacitance forming pattern)，具有與該虛設圖案不同之極性，且與該虛設圖案形成於相同層上，其中該虛設圖案以及該電容形成圖案係形成大於30層。
- 如申請專利範圍第14項所述之印刷電路板，其中該些外部電極係藉由將該多層陶瓷之兩側浸漿(dipping)於一外部電極形成漿料而形成，其中該外部電極形成漿料之黏度係小於18000厘泊(cps)。
- 如申請專利範圍第19項所述之印刷電路板，其中該些外部電極係藉由轉漿(blotting)3至20秒而形成。
- 如申請專利範圍第19項所述之印刷電路板，其中該些外部電極係經由該外部電極形成漿料所形成，該外部電極形成漿料於轉漿(blotting)期間係放置於一平面板中30至100微米之高度。
- 如申請專利範圍第14項所述之印刷電路板，其中該多層陶瓷包括：一第一虛設圖案；一第一電容形成圖案，具有與該第一虛設圖案不同之極性，且與該第一虛設圖案形成於相同層上；一第二虛設圖案，具有與該第一虛設圖案相同之極性，且與該第一虛設圖案形成於不同層；以及一第二電容形成圖案，具有與該第二虛設圖案不同之極性，且與該第二虛設圖案形成於相同層上，其中該第一虛設圖案與該第一電容形成圖案之間的距離係等同於該第二虛設圖案與該第二電容形成圖案之間的距離，且該第一虛設圖案之長度係大於該第二虛設圖案之長度。
- 如申請專利範圍第22項所述之印刷電路板，其中該第一電容形成圖案與該第二電容形成圖案之間之長度差對於該第一虛設圖案與該第一電容形成圖案之間之距離所形成之比值係為0.7至1。
- 如申請專利範圍第23項所述之印刷電路板，其中該第一虛設圖案與該第二虛設圖案之間係插入一陶瓷絕緣層而呈垂直堆疊。
- 如申請專利範圍第24項所述之印刷電路板，更包括：一第三虛設圖案，具有與該第一虛設圖案不同之極性， 且形成與該第一虛設圖案相同之長度；一第三電容形成圖案，具有與該第一電容形成圖案不同之極性，且形成與該第一電容形成圖案相同之長度；一第四虛設圖案，具有與該第二虛設圖案不同之極性，且形成與該第二虛設圖案相同之長度；以及一第四電容形成圖案，具有與該第二電容形成圖案不同之極性，且形成與該第二電容形成圖案相同之長度。
- 如申請專利範圍第25項所述之印刷電路板，其中該第三虛設圖案與該第三電容形成圖案形成於相同層上，且該第四虛設圖案與該第四電容形成圖案形成於相同層上。
- 如申請專利範圍第26項所述之印刷電路板，其中該第三虛設圖案係形成於該第一電容形成圖案與該第二電容形成圖案之間，且該第四虛設圖案係形成於該第二電容形成圖案之下，以一陶瓷絕緣層插入其中。
- 如申請專利範圍第27項所述之印刷電路板，其中該第一虛設圖案與該第一電容形成圖案、該第二虛設圖案與該第二電容形成圖案、該第三虛設圖案與該第三電容形成圖案、以及該第四虛設圖案與該第四電容形成圖案係為複數個。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120122149A KR101420517B1 (ko) | 2012-10-31 | 2012-10-31 | 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201426784A TW201426784A (zh) | 2014-07-01 |
| TWI485728B true TWI485728B (zh) | 2015-05-21 |
Family
ID=50545952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102136688A TWI485728B (zh) | 2012-10-31 | 2013-10-11 | 多層陶瓷電容器及包含其之印刷電路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9345141B2 (zh) |
| JP (1) | JP6096638B2 (zh) |
| KR (1) | KR101420517B1 (zh) |
| TW (1) | TWI485728B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160055976A1 (en) * | 2014-08-25 | 2016-02-25 | Qualcomm Incorporated | Package substrates including embedded capacitors |
| KR102139756B1 (ko) * | 2015-01-30 | 2020-07-31 | 삼성전기주식회사 | 적층 세라믹 전자 제품 및 그 제조 방법 |
| JP2016149484A (ja) | 2015-02-13 | 2016-08-18 | Tdk株式会社 | 積層コンデンサ |
| JP6867745B2 (ja) | 2015-02-13 | 2021-05-12 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
| JP6931519B2 (ja) * | 2015-10-06 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
| US10446487B2 (en) | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
| US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
| JP7019946B2 (ja) * | 2016-12-05 | 2022-02-16 | 株式会社村田製作所 | 積層コンデンサ内蔵基板 |
| KR20230156179A (ko) * | 2016-12-29 | 2023-11-13 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 집적된 수동 컴포넌트를 구비한 접합된 구조체 |
| WO2018169968A1 (en) | 2017-03-16 | 2018-09-20 | Invensas Corporation | Direct-bonded led arrays and applications |
| US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
| US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
| US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
| US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
| WO2020204415A1 (ko) * | 2019-04-05 | 2020-10-08 | 주식회사 모다이노칩 | 복합 소자 및 이를 구비하는 전자기기 |
| EP3790365A1 (en) * | 2019-09-04 | 2021-03-10 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
| US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
| KR20220103380A (ko) * | 2021-01-15 | 2022-07-22 | 주식회사 아모텍 | 적층형 세라믹 콘덴서 및 이를 구비한 파워 모듈 |
| CN117560860A (zh) * | 2022-08-04 | 2024-02-13 | 辉达公司 | 堆叠多个印刷电路板的方法和配置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI240289B (en) * | 2003-03-26 | 2005-09-21 | Kyocera Corp | Laminated type parts for electronics and manufacturing method thereof |
| CN102299003A (zh) * | 2010-06-24 | 2011-12-28 | 三星电机株式会社 | 多层陶瓷电容器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130170A (ja) | 1994-11-02 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 電子部品の端子電極形成方法 |
| JP3316731B2 (ja) | 1996-01-11 | 2002-08-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
| EP1950775B1 (en) * | 1998-12-15 | 2013-07-03 | Murata Manufacturing Co. Ltd. | Monolithic ceramic capacitor |
| JP2001338832A (ja) | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | セラミック電子部品および積層セラミック基板の製造方法 |
| JP3850212B2 (ja) * | 2000-10-30 | 2006-11-29 | 京セラ株式会社 | 導電性ペースト及びそれを用いた積層セラミックコンデンサ |
| US7074349B2 (en) * | 2003-01-24 | 2006-07-11 | E. I. Du Pont De Nemours And Company | Terminal electrode compositions for multilayer ceramic capacitors |
| JP2005123407A (ja) | 2003-10-16 | 2005-05-12 | Murata Mfg Co Ltd | チップ型電子部品の外部電極形成方法 |
| WO2006098092A1 (ja) | 2005-03-14 | 2006-09-21 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサ |
| JP4844278B2 (ja) * | 2006-08-03 | 2011-12-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101099213B1 (ko) * | 2006-09-22 | 2011-12-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP5297011B2 (ja) * | 2007-07-26 | 2013-09-25 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2010123865A (ja) * | 2008-11-21 | 2010-06-03 | Murata Mfg Co Ltd | セラミック電子部品および部品内蔵基板 |
-
2012
- 2012-10-31 KR KR1020120122149A patent/KR101420517B1/ko active IP Right Grant
-
2013
- 2013-10-09 US US14/049,701 patent/US9345141B2/en not_active Expired - Fee Related
- 2013-10-11 TW TW102136688A patent/TWI485728B/zh not_active IP Right Cessation
- 2013-10-29 JP JP2013224055A patent/JP6096638B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI240289B (en) * | 2003-03-26 | 2005-09-21 | Kyocera Corp | Laminated type parts for electronics and manufacturing method thereof |
| CN102299003A (zh) * | 2010-06-24 | 2011-12-28 | 三星电机株式会社 | 多层陶瓷电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140116761A1 (en) | 2014-05-01 |
| KR101420517B1 (ko) | 2014-07-16 |
| JP6096638B2 (ja) | 2017-03-15 |
| TW201426784A (zh) | 2014-07-01 |
| JP2014093524A (ja) | 2014-05-19 |
| KR20140055400A (ko) | 2014-05-09 |
| US9345141B2 (en) | 2016-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI485728B (zh) | 多層陶瓷電容器及包含其之印刷電路板 | |
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| KR101659146B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| TWI518716B (zh) | 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板 | |
| WO2017217138A1 (ja) | 電子部品検査用の多層配線基板 | |
| JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
| JP2009043769A (ja) | コンデンサ内蔵配線基板及びその製造方法、支持体付きコンデンサ | |
| JP5436177B2 (ja) | 配線基板内蔵用部品及びその製造方法、並びに配線基板 | |
| JP6324669B2 (ja) | 多層配線基板及びその製造方法 | |
| US9521754B1 (en) | Embedded components in a substrate | |
| JP3956703B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| JP4746423B2 (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
| KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| JP6613670B2 (ja) | 電子部品、及び部品内蔵基板 | |
| JP2007149719A (ja) | 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法 | |
| US20140216801A1 (en) | Method of manufacturing component-embedded substrate and component-embedded substrate manufactured by the same | |
| KR100835660B1 (ko) | 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판 | |
| US20170086299A1 (en) | Printed circuit board and method of manufacturing the same | |
| WO2024142672A1 (ja) | 積層セラミックコンデンサ | |
| JP7130955B2 (ja) | 三次元配線基板の製造方法および三次元配線基板 | |
| KR20240076265A (ko) | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP4511511B2 (ja) | コンデンサ素子内蔵多層配線基板の製造方法 | |
| JP2014049701A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |