JP4746423B2 - 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ - Google Patents

配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ Download PDF

Info

Publication number
JP4746423B2
JP4746423B2 JP2005370947A JP2005370947A JP4746423B2 JP 4746423 B2 JP4746423 B2 JP 4746423B2 JP 2005370947 A JP2005370947 A JP 2005370947A JP 2005370947 A JP2005370947 A JP 2005370947A JP 4746423 B2 JP4746423 B2 JP 4746423B2
Authority
JP
Japan
Prior art keywords
external electrode
main surface
capacitor
electrode pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005370947A
Other languages
English (en)
Other versions
JP2007173627A (ja
Inventor
元彦 佐藤
健二 村上
裕介 海江田
淳 大塚
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005370947A priority Critical patent/JP4746423B2/ja
Priority to TW095148170A priority patent/TWI423282B/zh
Priority to KR1020060132293A priority patent/KR101254345B1/ko
Priority to US11/643,871 priority patent/US7863662B2/en
Publication of JP2007173627A publication Critical patent/JP2007173627A/ja
Priority to US12/951,895 priority patent/US8304321B2/en
Priority to US12/951,739 priority patent/US8350306B2/en
Application granted granted Critical
Publication of JP4746423B2 publication Critical patent/JP4746423B2/ja
Priority to US13/610,936 priority patent/US8697534B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサに関する。
近年、集積回路技術の進歩によりますます半導体チップの動作が高速化している。それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこで、半導体チップを搭載する配線基板の上面或いは下面にコンデンサを搭載して、ノイズの除去を図っている。
しかしながら、上記の手法では、配線基板の完成後に、別途コンデンサを搭載する必要があるため、プロセス数が多くなってしまう。また、配線基板にコンデンサを搭載する領域を予め確保する必要があり、他の電子部品の自由度を低下させてしまう。さらに、他の配線等に制限されることによりコンデンサと半導体チップとの配線距離が長くなり、配線抵抗やインダクタンスが大きくなってしまう。このようなことから、配線基板にコンデンサを内蔵させる技術が提案されている(例えば、特許文献1参照)。
このような配線基板に内蔵されるコンデンサは、積層された複数の誘電体層と誘電体層間に配置された内部電極層とを有する積層体を形成し、この積層体を焼成することにより作製されるが、焼成の際に反りが発生してしまうことがある。このため、コンデンサの集合体を作製して、焼成後にコンデンサ毎に分割することが提案されている。
ところで、配線基板に内蔵されるコンデンサにおいては、配線基板に形成された配線に電気的に接続するための外部電極層を形成する必要があるが、この外部電極層上には外部電極層めっき膜がビルドアップ層の絶縁層との密着性を向上させるため、及び外部電極層の酸化防止のためにめっき膜を形成することがある。このめっき膜は、現在、無電解めっきにより形成されている。
しかしながら、無電解めっきによりめっき膜を形成した場合には、多大な時間を要する。また、外部電極層間の距離が150μmと極めて狭い場合には、外部電極層間がめっき膜により繋がり、電気的に短絡してしまうことがある。
このようなことから、無電解めっきではなく、電解めっきによりめっき膜を形成することが提案されている。しかしながら、上記のようなコンデンサの集合体を作製する場合には、コンデンサ毎に分割するためのブレイク溝を集合体に形成する必要があるため、隣り合うコンデンサ間においては、外部電極層は、互いにブレイク溝を挟んで離間している。このため、電解めっきによりめっき膜を形成する際には、外部電極層毎に電極等を接触させなければならず、効率良く電解めっきによりめっき膜を形成することができない。
なお、プリント配線基板を作製する際に、配線パターンが形成された本体と捨板との境界にミシン目を形成し、その後配線パターンに電解めっき等を施す技術が開示されている(例えば、特許文献2)。しかしながら、この技術におけるミシン目は、本体と捨板とを分割するためだけのものであり、電解めっきとは何等関係がないものである。
特開2005−39243号公報 特開昭61−276396号公報
本発明は、上記課題を解決するためになされたものである。即ち、外部電極層上に効率良く電解めっきによりめっき膜を形成することが可能な配線基板内蔵用コンデンサの製造方法、及び配線基板に内蔵するのに適した配線基板内蔵用コンデンサを提供することを目的とする。
本発明の一の態様によれば、積層された複数の誘電体層、及び互いに異なる前記誘電体層間に配置された複数の内部電極層を有するコンデンサ本体と、前記コンデンサ本体上に形成され互いに絶縁された第1の外部電極層及び第2の外部電極層を備える配線基板内蔵用コンデンサの製造方法であって、複数のコンデンサ形成領域を含み、積層され、かつ焼成されることにより前記誘電体層となる複数のセラミックグリーンシートと、前記各コンデンサ形成領域内かつ互いに異なる前記セラミックグリーンシート間に配置され、かつ焼成されることにより前記内部電極層となる複数の内部電極パターンとを有する積層体を形成する工程と、前記積層体の厚さ方向に位置する第一主面から前記第一主面と反対側の第二主面にかけて貫通するビアホールを形成し、焼成されることにより、前記各コンデンサ形成領域内において前記内部電極と電気的に接続されるビア導体となるビア導体ペーストを前記ビアホールに充填する工程と、焼成されることにより前記ビア導体と電気的に接続される前記第1の外部電極層となる第1の外部電極パターンを、前記第一主面上及び前記第二主面上に形成し、焼成されることにより前記ビア導体と電気的に接続される一方、前記第1の外部電極層とは電気的に絶縁された前記第2の外部電極層となる第2の外部電極パターンを、前記第二主面上及び第一主面上に形成する工程と、前記第1,第2の外部電極パターンが形成された前記積層体に、前記各コンデンサ形成領域の境界の少なくとも一部に沿って、複数の前記コンデンサ形成領域に跨って形成された前記第一主面上の第1の外部電極パターンと、複数の前記コンデンサ形成領域に跨って形成された前記第二主面上の第2の外部電極パターンとを貫通するミシン目状の第1のブレイク溝を形成する工程と、前記第1のブレイク溝を形成した後、前記第1,第2の外部電極パターンが形成された前記積層体を焼成する工程と、前記第1,第2の外部電極パターンが形成された前記積層体を焼成した後、前記第一主面上の第1の外部電極層と、前記第二主面上の第2外部電極層とに電流を供給して、電解めっきにより前記第1,第2の外部電極層上にめっき膜を形成する工程と、前記第1,第2の外部電極層上に前記めっき膜が形成された前記積層体を、前記第1のブレイク溝に沿って分割する工程とを具備することを特徴とする配線基板内蔵用コンデンサの製造方法が提供される。
本発明の一の態様によれば、外部電極層が形成された積層体に、外部電極層を貫通するミシン目状の第1のブレイク溝を形成するので、外部電極層上に効率良く電解めっきによりめっき膜を形成することが可能な配線基板内蔵用コンデンサの製造方法を提供することができる。
本発明の他の態様によれば、配線基板内蔵用コンデンサの反り量が100μm未満となっており、第1のめっき膜及び第2のめっき膜が第1の外部電極層と第2の外部電極層との間の距離が30〜300μmとなっている部分において離間しているので、配線基板に内蔵するのに適した配線基板内蔵コンデンサを提供することができる。
(第1の実施の形態)
以下、図面を参照しながら本発明の第1の実施の形態を説明する。図1(a)及び図1(b)は本実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図であり、図2(a)及び図2(b)は本実施の形態に係る配線基板内蔵用コンデンサの模式的な側面図である。図3(a)は図1(a)におけるA−A線で切断したときの配線基板内蔵用コンデンサの模式的な縦断面図であり、図3(b)は図1(a)におけるB−B線で切断したときの配線基板内蔵用コンデンサの模式的な縦断面図であり、図4は本実施の形態に係る外部電極層付近の模式的な拡大図である。
図1(a)〜図3(b)に示される配線基板内蔵用コンデンサ1(以下、単に「コンデンサ」と称する。)は、直方体状に形成され、反り量が100μm未満の積層コンデンサである。コンデンサ1は、コンデンサ1の中核を成すコンデンサ本体2を備えている。コンデンサ本体2は、上下方向に積層された複数の誘電体層3と、誘電体層3間に配置された複数の内部電極層4(第1内部電極層)及び内部電極層5(第2内部電極層)とから構成されている。
誘電体層3は、例えば、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム等の誘電体セラミックから構成されている。その他、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックからも構成することができ、要求特性に応じてアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックからも構成することができる。
内部電極層4,5は、誘電体層3の積層方向において誘電体層3を介して交互に配置されている。内部電極層4と内部電極層5とは誘電体層3により電気的に絶縁されている。内部電極層4,5の総数は約100層程度となっている。
内部電極層4,5は主にNi等の導電性材料から構成されているが、誘電体層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ内部電極層4,5に含ませることにより、誘電体層3と内部電極層4,5との密着性を高めることができる。なお、内部電極層4,5にこのようなセラミック材料を含有させなくともよい。内部電極層4,5の厚さは例えば2μm以下となっている。
コンデンサ本体2内には、誘電体層3の積層方向に位置した第一主面2aから第一主面2aと反対側の第二主面2bにかけてコンデンサ本体2を貫通した複数のビア導体6(第1のビア導体)及びビア導体7(第2のビア導体)が形成されている。なお、ビア導体6,7は少なくとも1つの誘電体層3を誘電体層3の厚さ方向に貫通していればよく、必ずしもコンデンサ本体2を貫通していなくともよい。
ビア導体6は側面が内部電極層4に接続されており、ビア導体7は側面が内部電極層5に接続されている。ここで、図3(a)に示されるように内部電極層5にはビア導体6が貫通する領域にクリアランスホール5a(孔部)が形成されており、内部電極層5とビア導体6とは電気的に絶縁されている。また、同様に図3(b)に示されるように内部電極層4にはビア導体7が貫通する領域にクリアランスホール4a(孔部)が形成されており、内部電極層4とビア導体7とは電気的に絶縁されている。なお、クリアランスホール4a,5a内における内部電極層4,5とビア導体6,7との間には、誘電体層3が介在している。
ビア導体6,7は、主にNi,Cu等の導電性材料から構成されているが、誘電体層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体6,7に含ませることにより、誘電体層3とビア導体6,7との密着性を高めることができる。なお、ビア導体6,7にこのようなセラミック材料を含有させなくともよい。
第一主面2a及び第二主面2b上には、例えば電源供給用端子或いはグランド接続用端子として使用される外部電極層8(第1の外部電極層)及び外部電極層9(第2の外部電極層)がそれぞれ形成されている。なお、外部電極層8,7は、必ずしもコンデンサ本体2の第一主面2a及び第二主面2bの両方に形成されている必要はなく、第一主面2a及び第二主面2bのいずれか一方に形成されていてもよい。
第一主面2a側においては、図1(a)に示されるように外部電極層8は島状の複数の外部電極層9を取り囲むように形成されており、第二主面2b側においては、図1(b)に示されるように外部電極層9は島状の複数の外部電極層8を取り囲むように形成されている。
外部電極層8は、ビア導体6上に形成されており、ビア導体6と電気的に接続されている。一方、外部電極層9は、ビア導体7上に形成されており、ビア導体7と電気的に接続されている。
第一主面2a側及び第二主面2b側のいずれにおいても、外部電極層8と外部電極層9とは離間しており、互いに電気的に絶縁されている。外部電極層8と外部電極層9との間の距離dは、30〜300μmとなっている部分がある。
第一主面2a側において、外部電極層8,9の合計の表面積は、第一主面2aの面積の45%以上90%以下となっており、第二主面2b側において、外部電極層8,9の合計の表面積は、第二主面2bの面積の45%以上90%以下となっている。第一主面2a及び第二主面2bの面積に対し外部電極層8,9の合計の表面積をこのような範囲とすることにより、コンデンサ1の第一主面1a及び第二主面1bにおける誘電体層3の露出面積を低減させることができる。これにより、コンデンサ1と後述する絶縁層44,48との密着性を向上させることができる。
外部電極層8,9は、主にNi等の導電性材料から構成されているが、外部電極層8,9は誘電体層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部電極層8,9に含ませることにより、誘電体層3と外部電極層8,9との密着性を高めることができる。なお、外部電極層8,9にこのようなセラミック材料を含有させなくともよい。
外部電極層8,9の表面上には、図4に示されるように後述する絶縁層44,48やビア導体61,62等との密着性を向上させるためのめっき膜10が形成されている。めっき膜10は、外部電極層8,9の酸化防止という機能をも有している。めっき膜10は電解めっきにより形成されたものである。めっき膜10は例えばAu、或いはCu等の導電性材料から構成されている。
外部電極層8,9とめっき膜10との間には、外部電極層8,9とめっき膜10との密着性の低下を抑制するためのめっき膜11が形成されている。詳細に説明すると、上記のように外部電極層8,9にセラミック材料を含有させると、セラミック材料が外部電極層8,9の表面に露出してしまい、外部電極層8,9とめっき膜10との密着性が低下するおそれがある。このようなことを抑制するためにめっき膜11が形成されている。めっき膜11は電解めっきにより形成されたものである。
めっき膜11は、例えば、外部電極層8,9の主成分である導電性材料と同一の導電性材料から構成されていることが好ましい。なお、セラミック材料を添加した外部電極層8,9に直接めっき処理ができ、密着強度も高い場合には、上記めっき膜を形成させなくてもよい。ここで、めっき膜11が形成されている場合には、めっき膜10,11の少なくともいずれかが電解めっきにより形成されていればよく、まためっき膜11が形成されていない場合には、めっき膜10が電解めっきにより形成されていればよい。
コンデンサ1の外観は、第一主面1a、第一主面1aの反対側に位置する第二主面1b、及び第一主面1aと第二主面1bとの間に位置する外周面1c等から構成されており、外周面1cは、主に第1の側面1c、側面1cの反対側に位置する(対向する)第2の側面1c、側面1c及び側面1cにほぼ隣接する第3の側面1c、及び側面1cの反対側に位置する(対向する)第4の側面1c等から構成されている。
側面1c〜1cには、それぞれ、図2(a)及び図2(b)に示されるようにコンデンサ1の厚さ方向に延びた半円筒状の溝1dと、コンデンサ1の外周方向に延びた溝1eが形成されている。本実施の形態では、溝1d,1eは後述するブレイク溝29c,29dに沿って積層体29を分割したことにより形成されたものである。なお、本実施の形態においては、側面1cには溝1d,1eは形成されていないが、側面1cにも溝1d,1eが形成されていてもよい。
溝1dは、コンデンサ1の外周に沿って所定の間隔をおいて複数形成されている。なお、溝1dは半円筒状でなくともよい。溝1eは、側面1c〜1cのそれぞれの一方の端縁から他方の端縁まで形成されている。例えば、側面1cの溝1eについては側面1c側の端縁から側面1c側の端縁まで形成されている。つまり、側面1c側の端縁から側面1c側の端縁の方向(外周方向)に延びて形成されている。
側面1cにおいては、図2(a)に示されるように溝1dは第一主面1a側(第一主面1aより)に形成されており、溝1eは第二主面1b側に形成されている。更に詳細に説明すると、側面1cにおいては、溝1dの側面は、誘電体層3、外部電極層8、及びめっき膜10,11から構成されており、溝1eの側面は、誘電体層3から構成されている。側面1cは、図示されていないが側面1cと同様となっている。
側面1cにおいては、図2(b)に示されるように溝1dは第二主面1b側(第二主面1bより)に形成されており、溝1eは第一主面1a側に形成されている。更に詳細に説明すると、側面1cにおいては、溝1dの側面は、誘電体層3、外部電極層9、及びめっき膜10,11から構成されており、溝1eの側面は、誘電体層3から構成されている。
コンデンサ1の外周面1cの4箇所の角部には、図1(a)に示されるように面取り寸法Cが0.6mm以上の平面状の面取り部1fが形成されている。面取り寸法Cとは、図1(a)に示される長さである。面取り寸法Cは、実際に測定してもよいが、C面長Cから求めることも可能である。C面長Cとは図1(a)に示されるような線分の長さであり、C面長Cを√2で割った値が面取り寸法Cである。
面取り寸法Cは、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。なお、面取り部1fの代わりに或いは面取り部1fとともに、曲率半径が0.6mm以上の丸み部がコンデンサ1の外周面1cの少なくとも1箇所の角部に形成されていてもよい。この場合、丸み部の曲率半径は、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。
コンデンサ1は、例えば、以下の手順により作製することが可能である。図5(a)及び図5(b)は本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図であり、図6(a)、図6(b)、図7(b)、図8(b)、図10、及び図12(b)は本実施の形態に係る積層体の模式的な縦断面図である。図7(a)、図8(a)、図9(a)、図9(b)、図11、図12(a)、図13(a)、図13(b)、図14は本実施の形態に係る積層体の模式的な平面図である。図15は本実施の形態に係る積層体を分割する際の様子を示した模式図である。
まず、内部電極パターン21が形成されたセラミックグリーンシート22と、内部電極パターン23が形成されたセラミックグリーンシート24とを複数枚用意する(図5(a)及び図5(b))。なお、内部電極パターン21,23は内部電極層4,5の焼成前のものであり、セラミックグリーンシート22,24は誘電体層3の焼成前のものである。
内部電極パターン21,23は、それぞれコンデンサ形成領域R内に形成されている。コンデンサ形成領域Rとは、コンデンサ1を形成するための領域であり、誘電体層3に複数存在している。なお、図面においては、コンデンサ形成領域Rの境界は二点鎖線で示されている。内部電極パターン21,23としては例えば導体ペースト層等が挙げられる。また、セラミックグリーンシート22,24としては例えばセラミックグリーンシート等が挙げられる。
内部電極パターン21,23は、例えばスクリーン印刷によりコンデンサ形成領域R内に形成される。また、内部電極パターン21,23は、焼成後クリアランスホール4a,5aとなるクリアランスホール21a,23a(孔部)を有するものである。
また、図6(a)に示される2つのカバー層25を用意する。カバー層25は、内部電極パターン21,23等が形成されていない所定枚の誘電体層を積層して、作製される。
セラミックグリーンシート22,24とカバー層25を用意した後、カバー層25上にセラミックグリーンシート22とセラミックグリーンシート24とを交互に積層し、さらにその上にカバー層25を積層する。その後、これらを加圧して、積層体26を形成する(図6(a))。
積層体26を形成した後、積層体26の主面26aから主面26bにかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、ビア導体ペースト27,28を形成する(図6(b))。
次いで、ビア導体ペースト27,28が形成された積層体26上に、同様の手順により形成された積層体26をビア導体ペースト27同士及びビア導体ペースト28同士が連通するように重ねて、加圧して、積層体29を形成する(図7(a)及び図7(b))。連通したビア導体ペースト27及び連通したビア導体ペースト28はビア導体6,7の焼成前のものである。
その後、積層体29の第一主面29a及び第一主面29aと反対側の第二主面29bに、例えばスクリーン印刷等により、コンデンサ形成領域R内においてビア導体ペースト27に接続された外部電極パターン30と、コンデンサ形成領域R内においてビア導体ペースト28に接続された外部電極パターン31とをそれぞれ形成する(図8(a)及び図8(b))。なお、外部電極パターン30,31は外部電極層8,9の焼成前のものである。
第一主面29a側における外部電極パターン30は、複数のコンデンサ形成領域Rに跨るように形成され、第二主面29b側における外部電極パターン31は、複数のコンデンサ形成領域Rに跨るように形成される。本実施の形態では、第一主面29a側における外部電極パターン30は、第一主面29aの長手方向に並んだ複数のコンデンサ形成領域Rに跨るように形成され、第二主面29b側における外部電極パターン31は、第二主面29bの短手方向に並んだ複数のコンデンサ形成領域Rに跨るように形成される。
第一主面29a及び第二主面29bに外部電極パターン30,31を形成した後、積層体29に、例えばレーザ等により、コンデンサ形成領域Rの境界に沿って、外部電極パターン30,31を貫通するミシン目状のブレイク溝29c(第1のブレイク溝)及び連続線状のブレイク溝29d(第2のブレイク溝)をそれぞれ形成する(図9(a)、図9(b)、図10、及び図11)。
第一主面29a側においては、ブレイク溝29cはコンデンサ形成領域Rにおける第一主面29aの短手方向に沿った境界に形成され、ブレイク溝29dはコンデンサ形成領域Rにおける第二主面29bの長手方向に沿った境界に形成される。
第二主面29b側においては、ブレイク溝29cはコンデンサ形成領域Rにおける第二主面29bの長手方向に沿った境界に形成され、ブレイク溝29dはコンデンサ形成領域Rにおける第二主面29bの短手方向に沿った境界に形成される。
ブレイク溝29dは、それぞの第一主面29a及び第二主面29b側において、ブレイク溝29cに対して直交するように形成される。ここで、第二主面29b側に形成されるブレイク溝29cは第一主面29a側に形成されるブレイク溝29dと対応する位置にかつ第一主面29a側に形成されるブレイク溝29dに沿って形成される。また、第二主面29b側に形成されるブレイク溝29dは第一主面29a側に形成されるブレイク溝29cと対応する位置に第一主面29a側に形成されるブレイク溝29cに沿って形成される。
ブレイク溝29cの深さは、積層体29の厚さの20%以上70%以下であることが望ましい。このような範囲が望ましいとしたのは、20%以上とすれば、積層体29を分割する際にブレイク溝29cに沿って容易に分割することができるからであり、70%以下とすれば、ブレイク溝29c形成後における脱脂、焼成、搬送等において、ブレイク溝29cでの割れ、或いは欠けを低減することができるからである。
ブレイク溝29cが円筒状の場合、ブレイク溝29cの半径rは、30〜75μmが好ましい。この範囲が好ましいとしたのは、30μm未満であると、めっき液がブレイク溝29cに侵入した場合、その後の洗浄でめっき液を除去できなくなるからであり、また75μmを超えると、内部電極層4,5の面積が小さくなってしまい容量低下の一因となるからである。
ブレイク溝29c間の距離dは、150−2×半径r(μm)を超え500−2×半径r(μm)未満が好ましい。この範囲が好ましいとしたのは、150−2×半径r(μm)以下であると、後述するめっき膜10,11を形成する際にめっき厚みのばらつきが生じてしまうためであり、また500−2×半径r(μm)以上であると、積層体29をコンデンサ形成領域R毎に分割する際に分割し難くなるからである。
積層体29にブレイク溝29c,29dを形成した後、例えばレーザ等により、コンデンサ形成領域Rの角部の境界に沿って、積層体29を厚さ方向に貫通する矩形状の孔部29eを形成する(図12(a))。孔部29eを形成することにより、コンデンサ1に面取り部1fが形成される。なお、本実施の形態では、ブレイク溝2c,2dを形成した後に孔部29eを形成しているが、孔部29eを形成した後にブレイク溝29c,29dを形成してもよい。
積層体29に孔部29eを形成した後、外部電極層8,9が形成された積層体29を脱脂し、さらに所定温度で所定時間焼成する。この焼成により、内部電極パターン21,23、セラミックグリーンシート22,24、ビア導体ペースト27,28、外部電極パターン30,31が焼結して、内部電極層4,5、誘電体層3、ビア導体6,7、外部電極層8,9が形成される(図12(b))。
その後、焼成により外部電極層8,9の表面に形成された酸化膜を例えばジェットブラスト等の研磨により取り除いた後、外部電極層8,9に電流を流し、外部電極層8,9上に電解めっきによりめっき膜10,11を形成する。ここで、第一主面29a側にはブレイク溝29cが形成されているが、ブレイク溝29cはミシン目状に形成されているので、第一主面29aの長手方向においては外部電極層8は互いに電気的に繋がっている。これにより、第一主面29aの長手方向の一端に位置するコンデンサ形成領域Rの外部電極層8から他端に位置するコンデンサ形成領域Rの外部電極層8にかけて電流が流れ(図13(a))、第一主面29aの長手方向において一括して外部電極層8上に電解めっきによりめっき膜10,11を形成することができる。また、第二主面29b側においても同様であるが、第二主面29b側においては、第二主面29bの短手方向の一端に位置するコンデンサ形成領域Rの外部電極層8から他端に位置するコンデンサ形成領域Rの外部電極層8にかけて電流が流れる(図13(b))。なお、図13(a)及び図13(b)の図中の矢印は、電流の流れる方向を示している。
そして、最後に、ブレイク溝29c,29dに沿って、コンデンサ形成領域R毎に積層体29を分割して、図1に示されるコンデンサ1等を作製する(図14)。ここで、積層体29の厚さ方向には、ブレイク溝29cと対応する位置にブレイク溝29dが形成されているが、積層体29は、ブレイク溝29c付近の部分がブレイク溝29d付近の部分よりも先に切り離されるように分割されることが望ましい(図15)。これは、ブレイク溝29c間には外部電極層8及びめっき膜10,11が存在しているため、ブレイク溝29d付近の部分がブレイク溝29c付近の部分よりも先に切り離されると、ブレイク溝29c付近の外部電極層8及びめっき膜10,11がブレイク溝29cに沿って切断されないおそれがあるからである。
具体的には、まず、第一主面29a側のブレイク溝29c付近の部分が第二主面29b側のブレイク溝29d付近の部分よりも先に切り離されるように1列毎分割し、その後、第二主面29b側のブレイク溝29c付近の部分が第一主面29a側のブレイク溝29d付近の部分よりも先に切り離されるようにそれぞれ分割する。なお、第二主面29b側のブレイク溝29c付近の部分が第一主面29a側のブレイク溝29d付近の部分よりも先に切り離されるように1列毎分割し、その後、第一主面29a側のブレイク溝29c付近の部分が第二主面29b側のブレイク溝29d付近の部分よりも先に切り離されるようにそれぞれ分割してもよい。
コンデンサ1は、配線基板に内蔵されて使用される。以下、コンデンサ1を内蔵した配線基板について説明する。図16は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図16に示される配線基板40は、直方体状に形成されたオーガニック基板である。配線基板40は、例えばセラミック粒子或いは繊維をフィラーとして強化された高分子材料を主体に構成されている。
配線基板40は、配線基板40の中核を成す配線基板本体としての例えばコア基板41を備えている。コア基板41は、例えばガラス−エポキシ樹脂複合材料等から形成されたコア材41a、及びコア材41aの両面に形成され、所望のパターンを有する例えばCu等の配線層41b等から構成されている。
コア基板41には、コア基板41の上下方向に貫通した複数のスルーホールが形成されており、スルーホールには配線層41bに電気的に接続されたスルーホール導体41cが形成されている。
コア基板41の中央部には、コンデンサ1を収容するためのコンデンサ収容部としての例えば開口41dが形成されている。開口41dは、コンデンサ1より大きな例えば直方体状に形成されており、開口41d内にはコンデンサ1が収容されている。なお、コア基板41のコンデンサ収容部は、開口41dに限らず、凹部であってもよい。
コア基板41の内側面4箇所の隅部には、曲率半径が0.1mm以上2mm以下の丸み部或いは面取り寸法が0.1mm以上2mm以下の面取り部が形成されている。
コア基板41とコンデンサ1との間の隙間には、充填材としての例えば高分子材料等からなる樹脂充填材42が充填されており、この樹脂充填材42を介してコンデンサ1がコア基板41に対して固定されている。
ここで、コア基板41とコンデンサ1との間の隙間への樹脂充填材42の充填は、例えば、コア基板41の裏面に粘着テープを貼り付けるとともに、コンデンサ1の裏面が粘着テープに貼り付けられるようにコア基板41の開口41d内にコンデンサ1を配置して、粘着テープによりコア基板41に対するコンデンサ1の位置を固定した状態で、行われる。なお、樹脂充填材42は、コア基板41とコンデンサ1との面内方向及び厚さ方向の熱膨張差を自身の弾性変形により吸収する作用をも有する。
コア基板41及びコンデンサ1の第一主面1aの上方、及びコア基板41及びコンデンサ1の第二主面1bの下方には、ビルドアップ配線層43が形成されている。ビルドアップ配線層43は、例えばエポキシ樹脂等の熱硬化性樹脂から構成された絶縁層44〜50を備えている。絶縁層44,45間等には、例えばCu等の導電性材料から構成された配線層51〜56が形成されている。
絶縁層47の上面及び絶縁層50の下面は、例えば感光性樹脂組成物等からなるソルダーレジスト57,58により覆われている。ソルダーレジスト57,58には開口が形成されており、開口から半導体チップ(図示せず)に電気的に接続するための端子59及び例えば主基板(図示せず)等に接続するための端子60が露出している。端子59にはビア導体61等を介して外部電極層8,9及び配線層41b等が電気的に接続されており、端子60にはビア導体62を介して外部電極層8,9及び配線層41b等が電気的に接続されている。
本実施の形態では、第一主面29a側において積層体29に外部電極層8を貫通するミシン目状のブレイク溝29cを形成しているので、第一主面29aの長手方向においては外部電極層8は互いに電気的に繋がっている。これにより、電解めっきにより第一主面29aの長手方向において一括してめっき膜10,11を形成することができるので、効率良くめっき膜10,11を形成することができる。なお、第二主面29b側にもブレイク溝29cを形成しているので、上記と同様の効果が得られる。
本実施の形態では、電解めっきによりめっき膜10,11を形成するので、外部電極層8,9上に正確にめっき膜10,11を形成することができる。これにより、外部電極層8と外部電極層9との間の距離dが30〜300μmのように狭い場合であっても、外部電極層8と外部電極層9とがめっき膜10,11により繋がり難くなるので、電気的な短絡を抑制することができる。
反り量が100μm以上のコンデンサを配線基板40に内蔵しようとすると、配線基板40への内蔵が困難であるとともに、コンデンサを構成している誘電体層にクラックが生じるおそれがある。これに対し、本実施の形態では、コンデンサ1の反り量が100μm未満となっているので、配線基板40への内蔵が容易であるとともにコンデンサ1を配線基板40に内蔵する際に誘電体層3にクラックが生じ難い。
本実施の形態では、めっき膜10,11は外部電極層8と外部電極層9との間の距離dが30〜300μmと比較的狭くなっていても精度よく析出させることができ、また、製品の集合体の状態でめっき処理を施すことが可能であり、しかも集合体全体に均一にめっき処理をすることができる。
本実施の形態では、コンデンサ1の側面1c〜1cに溝1dが形成されているので、コンデンサ1を配線基板40に内蔵する際に、樹脂充填材42が溝1d内に入り込む。これにより、コンデンサ1と樹脂充填材42との密着性を向上させることができる。
本実施の形態では、コンデンサ1の外周面1cの角部に面取り寸法Cが0.6mm以上の面取り部1fが形成されているので、樹脂充填材42のコンデンサ1側の隅部に熱応力が集中し難く、樹脂充填材42のコンデンサ1側の隅部におけるクラックの発生を抑制することができる。なお、コンデンサ1の外周面1cの角部に曲率半径が0.6mm以上の丸み部が形成されている場合であっても、面取り部1fと同様の効果が得られる。
本実施の形態では、コンデンサ1の外周面1cの角部に面取り部1fや丸み部が形成されているので、面取り部1fや丸み部が形成されていない場合に比べて、コンデンサ1の角部付近に存在する信号線から誘電体層3までの距離が大きくなる。これにより、コンデンサ1の角部付近に存在する信号線の信号遅延を低減させることができる。
(第2の実施の形態)
以下、図面を参照しながら本発明の第2の実施の形態を説明する。本実施の形態では、コンデンサをコア基板上の絶縁層の層間に配置させた例について説明する。なお、本実施の形態においては、第1の実施の形態で説明した部材と同一の部材には同一の符号が付してあるとともに、第1の実施の形態で説明した内容と重複する内容は省略することがある。図17は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図17に示されるように、コア基板41には開口41dが形成されておらず、コンデンサ1はコア基板41上の絶縁層44,45の層間に配置されている。本実施の形態のコンデンサ1は内部電極層4,5の総数が約10層程度となっており、第1の実施の形態で説明したコンデンサ1の厚さより薄くなっている。
コンデンサ1は、例えば以下の手順により、絶縁層44,45の層間に配置することが可能である。まず、コア基板41上に形成された絶縁層44上に、外部電極層8,9上にめっき膜10,11が形成されたコンデンサ本体2を配置する。その後、コンデンサ本体2上に絶縁層45を載置し、これらを加熱しながら加圧する。これにより、コンデンサ本2上の絶縁層45がコンデンサ本体2の側方に流動して、絶縁層44,45の層間にコンデンサ本体2が配置される。さらにその後、絶縁層44,45及びコンデンサ本体2を貫通したビアホールを形成し、このビアホール内に配線層41bに接続されたビア導体6,7を形成して、コンデンサ1を完成させる。
本実施の形態では、コア基板41上に形成された絶縁層44,45の層間にコンデンサ1を配置しているので、コンデンサ1と半導体チップとの距離をより短くすることができる。これにより、配線抵抗やインダクタンスをより低減させることができる。
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
(a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な側面図である。 (a)は図1(a)におけるA−A線で切断したときの配線基板内蔵用コンデンサの模式的な縦断面図であり、(b)は図1(a)におけるB−B線で切断したときの配線基板内蔵用コンデンサの模式的な縦断面図である。 第1の実施の形態に係る外部電極層付近の模式的な拡大図である。 (a)及び(b)は第1の実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図である。 (a)及び(b)は第1の実施の形態に係る積層体の模式的な縦断面図である。 (a)は第1の実施の形態に係る積層体の模式的な平面図であり、(b)は第1の実施の形態に係る積層体の模式的な縦断面図である。 (a)は第1の実施の形態に係る積層体の模式的な平面図であり、(b)は第1の実施の形態に係る積層体の模式的な縦断面図である。 (a)及び(b)は第1の実施の形態に係る積層体の模式的な平面図である。 第1の実施の形態に係る積層体の模式的な縦断面図である。 第1の実施の形態に係る積層体の模式的な平面図である。 (a)は第1の実施の形態に係る積層体の模式的な平面図であり、(b)は第1の実施の形態に係る積層体の模式的な縦断面図である。 (a)及び(b)は第1の実施の形態に係る積層体の模式的な平面図である。 第1の実施の形態に係る積層体の模式的な平面図である。 第1の実施の形態に係る積層体を分割する際の様子を示した模式図である。 第1の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。 第2の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
符号の説明
1…コンデンサ、2…コンデンサ本体、3…誘電体層、4,5…内部電極層、8,9…外部電極層、10,11…めっき膜、21,23…内部電極パターン、22,24…セラミックグリーンシート、26,29…積層体、29a…第一主面、29b…第二主面、29c,29d…ブレイク溝、30,31…外部電極パターン、40…配線基板、41…コア基板、43…ビルドアップ層。

Claims (7)

  1. 積層された複数の誘電体層、及び互いに異なる前記誘電体層間に配置された複数の内部電極層を有するコンデンサ本体と、前記コンデンサ本体上に形成され互いに絶縁された第1の外部電極層及び第2の外部電極層を備える配線基板内蔵用コンデンサの製造方法であって、
    複数のコンデンサ形成領域を含み、積層され、かつ焼成されることにより前記誘電体層となる複数のセラミックグリーンシートと、前記各コンデンサ形成領域内かつ互いに異なる前記セラミックグリーンシート間に配置され、かつ焼成されることにより前記内部電極層となる複数の内部電極パターンとを有する積層体を形成する工程と、
    前記積層体の厚さ方向に位置する第一主面から前記第一主面と反対側の第二主面にかけて貫通するビアホールを形成し、焼成されることにより、前記各コンデンサ形成領域内において前記内部電極と電気的に接続されるビア導体となるビア導体ペーストを前記ビアホールに充填する工程と、
    焼成されることにより前記ビア導体と電気的に接続される前記第1の外部電極層となる第1の外部電極パターンを、前記第一主面上及び前記第二主面上に形成し、焼成されることにより前記ビア導体と電気的に接続される一方、前記第1の外部電極層とは電気的に絶縁された前記第2の外部電極層となる第2の外部電極パターンを、前記第二主面上及び第一主面上に形成する工程と、
    前記第1,第2の外部電極パターンが形成された前記積層体に、前記各コンデンサ形成領域の境界の少なくとも一部に沿って、複数の前記コンデンサ形成領域に跨って形成された前記第一主面上の第1の外部電極パターンと、複数の前記コンデンサ形成領域に跨って形成された前記第二主面上の第2の外部電極パターンとを貫通するミシン目状の第1のブレイク溝を形成する工程と、
    前記第1のブレイク溝を形成した後、前記第1,第2の外部電極パターンが形成された前記積層体を焼成する工程と、
    前記第1,第2の外部電極パターンが形成された前記積層体を焼成した後、前記第一主面上の第1の外部電極層と、前記第二主面上の第2外部電極層とに電流を供給して、電解めっきにより前記第1,第2の外部電極層上にめっき膜を形成する工程と、
    前記第1,第2の外部電極層上に前記めっき膜が形成された前記積層体を、前記第1のブレイク溝に沿って分割する工程と
    を具備することを特徴とする配線基板内蔵用コンデンサの製造方法。
  2. 前記第一主面上の第2の外部電極パターンは、島状に形成されており、前記第一主面上の第1の外部電極パターンは、前記第一主面上の第2の外部電極パターンを取り囲むように形成されていることを特徴とする請求項1記載の配線基板内蔵用コンデンサの製造方法。
  3. 前記第二主面上の第1の外部電極パターンは、島状に形成されており、前記第二主面上の第2の外部電極パターンは、前記第二主面上の第1の外部電極パターンを取り囲むように形成されていることを特徴とする請求項2に記載の配線基板内蔵用コンデンサの製造方法。
  4. 前記第1のブレイク溝は、前記積層体における前記第一主面側及び前記第二主面側の部分にそれぞれ形成され、
    前記第1,第2の外部電極パターンを形成した後かつ前記第1,第2の外部電極パターンが形成された前記積層体を焼成する前に、前記積層体における前記第一主面側及び前記第二主面側の部分に、前記境界の一部に沿って、前記第1のブレイク溝とほぼ直交する連続線状の第2のブレイク溝を形成する工程と、
    前記めっき膜を形成した後、前記第1,第2の外部電極層上に前記めっき膜が形成された前記積層体を前記第2のブレイク溝に沿って分割する工程と
    をさらに具備することを特徴とする請求項1乃至3のいずれか1項に記載の配線基板内蔵用コンデンサの製造方法。
  5. 前記第二主面側に形成される前記第1のブレイク溝は、前記第一主面側に形成される前記第2のブレイク溝と対応する位置にかつ前記第一主面側に形成される前記第2のブレイク溝に沿って形成され、
    前記第二主面側に形成される前記第2のブレイク溝は、前記第一主面側に形成される前記第1のブレイク溝と対応する位置にかつ前記第一主面側に形成される前記第1のブレイク溝に沿って形成され、
    前記積層体は、前記積層体の厚さ方向において前記第1のブレイク溝付近の部分が前記第2のブレイク溝付近の部分よりも先に切り離されるように分割されることを特徴とする請求項4に記載の配線基板内蔵用コンデンサの製造方法。
  6. 前記内部電極パターンは、第1の内部電極パターンと、前記セラミックグリーンシートの積層方向において前記第1の内部電極パターンと前記セラミックグリーンシートを介して交互に配置された第2の内部電極パターンとから構成され、
    前記第一主面上の第1の外部電極パターン及び第二主面上の第1の外部電極パターンは、前記第1の内部電極パターンに電気的に接続され、前記第一主面上の第2の外部電極パターン及び第二主面上の第2の外部電極パターンは、前記第2の内部電極パターンに電気的に接続されいることを特徴とする請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサの製造方法。
  7. 前記第1のブレイク溝の深さは、前記積層体の厚さの20%以上70%以下であることを特徴とする請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサの製造方法。
JP2005370947A 2005-12-22 2005-12-22 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ Expired - Fee Related JP4746423B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005370947A JP4746423B2 (ja) 2005-12-22 2005-12-22 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
TW095148170A TWI423282B (zh) 2005-12-22 2006-12-21 電容器與配線板及其製造方法
US11/643,871 US7863662B2 (en) 2005-12-22 2006-12-22 Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
KR1020060132293A KR101254345B1 (ko) 2005-12-22 2006-12-22 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판
US12/951,895 US8304321B2 (en) 2005-12-22 2010-11-22 Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
US12/951,739 US8350306B2 (en) 2005-12-22 2010-11-22 Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
US13/610,936 US8697534B2 (en) 2005-12-22 2012-09-12 Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005370947A JP4746423B2 (ja) 2005-12-22 2005-12-22 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ

Publications (2)

Publication Number Publication Date
JP2007173627A JP2007173627A (ja) 2007-07-05
JP4746423B2 true JP4746423B2 (ja) 2011-08-10

Family

ID=38299757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005370947A Expired - Fee Related JP4746423B2 (ja) 2005-12-22 2005-12-22 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ

Country Status (1)

Country Link
JP (1) JP4746423B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957737B2 (ja) * 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
KR101139591B1 (ko) * 2009-10-29 2012-04-27 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법 그리고 집합부품
JP5029672B2 (ja) 2009-10-29 2012-09-19 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713791A (en) * 1980-06-30 1982-01-23 Konishiroku Photo Ind Printed circuit board
JPS6371566U (ja) * 1986-10-30 1988-05-13
JP2005347648A (ja) * 2004-06-04 2005-12-15 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024577B2 (ja) * 1977-01-27 1985-06-13 日本碍子株式会社 セラミツクコンデンサの製造法
JPS56110218A (en) * 1980-02-02 1981-09-01 Tdk Electronics Co Ltd Chippshaped porcelain capacitor and capacitor assembly
JPH04241401A (ja) * 1991-01-14 1992-08-28 Rohm Co Ltd セラミック製絶縁基板を備えた電子部品の製造方法
JP4257711B2 (ja) * 1998-02-25 2009-04-22 日本碍子株式会社 電子部品用接合剤および電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713791A (en) * 1980-06-30 1982-01-23 Konishiroku Photo Ind Printed circuit board
JPS6371566U (ja) * 1986-10-30 1988-05-13
JP2005347648A (ja) * 2004-06-04 2005-12-15 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2007173627A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR101254345B1 (ko) 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
JP5535765B2 (ja) セラミックコンデンサの製造方法
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4718314B2 (ja) 誘電体積層構造体、その製造方法、及び配線基板
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP4550774B2 (ja) 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
JP5185622B2 (ja) 多層配線基板
JP4653033B2 (ja) 配線基板
JP4795863B2 (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
JP2006270079A (ja) 配線基板及び配線基板の製造方法
JP2006261658A (ja) 配線基板の製造方法及び配線基板
JP5658474B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5524681B2 (ja) 配線基板内蔵用コンデンサ、及び配線基板
JP2007158186A (ja) 誘電体積層構造体の製造方法、誘電体積層構造体、及び配線基板
JP2006210908A (ja) 配線基板及び配線基板の製造方法
JP2006210640A (ja) 配線基板の製造方法
JP2006237115A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4746423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees