KR101139591B1 - 세라믹 전자부품 및 그 제조방법 그리고 집합부품 - Google Patents

세라믹 전자부품 및 그 제조방법 그리고 집합부품 Download PDF

Info

Publication number
KR101139591B1
KR101139591B1 KR1020100104780A KR20100104780A KR101139591B1 KR 101139591 B1 KR101139591 B1 KR 101139591B1 KR 1020100104780 A KR1020100104780 A KR 1020100104780A KR 20100104780 A KR20100104780 A KR 20100104780A KR 101139591 B1 KR101139591 B1 KR 101139591B1
Authority
KR
South Korea
Prior art keywords
main surface
brake
outer conductor
ceramic electronic
electronic component
Prior art date
Application number
KR1020100104780A
Other languages
English (en)
Other versions
KR20110047143A (ko
Inventor
히로토 이타무라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020100104780A priority Critical patent/KR101139591B1/ko
Publication of KR20110047143A publication Critical patent/KR20110047143A/ko
Application granted granted Critical
Publication of KR101139591B1 publication Critical patent/KR101139591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

갭 치수가 좁은 복수의 외부단자전극이 주면에 형성된 세라믹 전자부품을 얻기 위해, 집합부품을 복수의 브레이크 유도구멍이 미싱선과 같이 배열된 소정의 브레이크 라인을 따라 브레이크할 때, 좁은 갭 치수 때문에 원활한 브레이크가 불가능해지는 경우가 있다.
집합부품(41)은 브레이크 유도구멍(48, 49)이 지나는 브레이크 라인상에 있어서, 외부단자전극용 도전성 페이스트막(43)과 교차하는 제1 영역(46)과 교차하지 않는 제2 영역(47)을 가진다. 복수의 브레이크 유도구멍은 제1 영역(46) 및 제2 영역(47)에 걸치도록 배치된 적어도 1개의 걸침 브레이크 유도구멍(49)을 포함한다.

Description

세라믹 전자부품 및 그 제조방법 그리고 집합부품{CERAMIC ELECTRONIC COMPONENT, METHOD OF MANUFACTURING THE SAME, AND COLLECTIVE COMPONENT}
이 발명은 세라믹 전자부품 및 그 제조방법 그리고 집합부품에 관한 것으로, 특히 주면(主面)상에 외부단자전극과 같은 외부도체가 형성된 것으로, 집합부품을 소정의 브레이크 라인(break line)을 따라 브레이크함으로써 얻어지는 세라믹 전자부품 및 그 제조방법, 그리고 분할함으로써 복수의 세라믹 전자부품을 추출할 수 있는 집합부품에 관한 것이다.
최근 휴대전화나 퍼스널 컴퓨터 등의 전자기기에는 적층 세라믹 콘덴서로 대표되는 적층 세라믹 전자부품이 다수 사용되고 있다. 일반적으로 적층 세라믹 전자부품은 직방체형상의 세라믹 소체와, 세라믹 소체의 외표면에 형성된 1쌍의 외부단자전극을 가진다. 외부단자전극은 침지법에 의해 세라믹 소체 단부에 도전성 페이스트를 도포하여 베이킹(baking)함으로써 형성되는 경우가 많고, 이 경우, 각 외부단자전극은 세라믹 소체의 하나의 단면(端面)을 중심으로 계 5면에 걸쳐 형성된다.
그런데 최근 전자부품의 실장형태의 다양화나, 용도 특화형 전자부품의 수요 증대 등의 배경으로 인해, 세라믹 전자부품의 외부단자전극의 형상이나 배치에 대해서도 다양화가 진행되고 있으며, 예를 들면 세라믹 소체의 1면상 혹은 대향하는 2면상에 외부단자전극이 형성되는 타입의 것도 제안되어 있다(예를 들면 특허문헌 1 및 2 참조).
이와 같이, 세라믹 소체의 1면상 또는 대향하는 2면상에 외부단자전극이 형성될 경우, 외부단자전극을 침지법 이외의 방법으로 형성하는 것이 가능해진다. 예를 들면, 복수의 세라믹 전자부품을 위한 복수의 세라믹 소체를 구성하는 집합부품의 주면상에 외부단자전극용 도전성 페이스트막을 인쇄하고 베이킹한 후, 집합부품을 분할하여 개개의 세라믹 전자부품을 위한 세라믹 소체를 추출하는 것과 같은 방법을 채용할 수 있다(예를 들면 특허문헌 3, 특히 단락[0003] 참조).
여기서 분할되는 집합부품은 소결된 단단한 세라믹으로 구성되기 때문에 다이서(dicer)와 같은 절단 수단으로 분할하면, 각 세라믹 전자부품의 세라믹 소체에 깨짐이나 흠이 발생할 우려가 있다. 이 문제를 해결하기 위해, 상기 특허문헌 3에서는 미소성의 집합부품을 판형상의 절단날로 눌러 자르는 것이 제안되어 있지만, 이 방법으로는 절단 후의 생(生) 칩끼리 달라붙기 쉽다는 문제가 있다.
그래서 생각할 수 있는 방법으로서, 세라믹 다층기판 등의 제조시에 자주 이용되고 있는 브레이크법을 들 수 있다. 브레이크법에서는 미소성의 집합부품에 브레이크 홈을 형성하고, 소성 후에 브레이크 홈을 따라 집합부품을 분할하기 때문에 상기와 같은 다이서나 판형상 절단날을 사용할 때의 문제는 발생하지 않는다. 또한, 도금 공정이나 측정 공정을 집합부품의 상태로 실시할 수 있기 때문에 생산효율도 뛰어나다.
브레이크법으로서는 다양한 것이 제안되어 있는데, 그 중에서도 특허문헌 4에 개시된 브레이크법이 흥미롭다. 특허문헌 4에 기재된 기술에 의하면, 불연속적인 직선상의 브레이크 홈을 형성함으로써, 작업 공정을 진행하는 데 있어서의 취급시에 집합부품이 원치 않게 깨져 버리는 것을 방지할 수 있다.
한편, 최근 다층배선기판의 소형화를 도모하기 위해, 세라믹 전자부품을 다층배선기판 내부에 묻는 것이 제안되어 있다. 예를 들면 특허문헌 5에는 기판 내부에 세라믹 전자부품을 묻을 때에, 예를 들면 세라믹 전자부품의 주면에 형성된 외부단자전극이 위가 되도록 해서 세라믹 전자부품을 코어기판 내부에 수납하고, 코어기판과 세라믹 전자부품을 피복하도록 절연층을 형성하고, 레이저광에 의해 절연층을 관통하여 외부단자전극 표면에 도달하는 비어홀을 형성하고, 비어홀에 도전체를 충전하여 배선회로와 외부단자전극을 전기적으로 접속하는 것과 같은 공정을 구비한 적층용 모듈의 제조방법이 기재되어 있다.
상기 매장(埋藏)에 있어서는 레이저광 조사에 대하여 높은 정밀도가 요구된다. 잘못해서 레이저광이 세라믹 소체에 닿아 버리면, 세라믹 전자부품의 특성이 손상될 우려가 있기 때문이다.
이 때문에, 묻히는 세라믹 전자부품의 외부단자전극은 가능한 한 면적이 넓은 것이 바람직하고, 예를 들면 특허문헌 1 및 2에 나타낸 타입의 적층 세라믹 전자부품에 대해서는 도 17에 나타내는 바와 같이, 필요한 갭(1)만을 남기고 외부단자전극(2 및 3)의 각 면적을 가능한 한 넓게 취하도록 설계할 필요가 있다.
그러나 상기와 같이 갭 치수가 좁은 복수의 외부단자전극이 형성된 세라믹 전자부품을, 불연속적인 미싱선과 같은 브레이크 홈이 형성된 소정의 브레이크 라인을 따라 브레이크하는 브레이크법을 이용해서 제작하고자 할 경우, "브레이크 불량"이 일어나기 쉬움을 알 수 있었다. 이 "브레이크 불량"이란 브레이크됨으로써 나타난 세라믹 소체의 측면에 있어서의 갭 부분을 따르는 부분이 깨끗하게 브레이크되지 않고, 측면에 돌기(브레이크된 상대측에는 패임)가 발생하거나, 갭 부분을 기점으로 해서 세라믹 소체에 깨짐이나 흠이 발생하거나 하는 것이다.
특허문헌 4에 기재된 바와 같이, 브레이크를 유도하기 위한 불연속적인 동일 사이즈의 오목부를 등(等) 피치로 형성하면, 좁은 갭 부분에 브레이크 유도용 오목부가 형성되지 않고, 갭 부분을 끼고 2개의 브레이크 유도용 오목부가 배치되기 쉽다. 이 경우, 주면의 대부분을 차지하는 외부단자전극 형성부에 있어서는 브레이크 유도용 오목부간에 인장 응력을 집중시키기 쉽지만, 한편 면적이 좁으면서 외부단자전극 형성부보다 조금 낮은 위치에 있는 갭 부분에 있어서는 인장 응력을 집중시키기 어렵다. 이 때문에 갭 부분을 기점으로 해서 "브레이크 불량"이 발생하기 쉬워지는 것으로 추측된다.
일본국 공개특허공보 2006-216622호 일본국 공개특허공보 2006-339337호 일본국 공개특허공보 평9-260187호 일본국 공개특허공보 2003-273272호 일본국 공개특허공보 2005-064446호
그래서, 이 발명의 목적은 상술한 문제를 해결할 수 있는 세라믹 전자부품 및 그 제조방법, 그리고 분할함으로써 복수의 세라믹 전자부품을 추출할 수 있는 집합부품을 제공하고자 하는 것이다.
이 발명은 서로 대향하는 제1 및 제2 주면 그리고 제1 및 제2 주면간을 연결하는 제1 내지 제4 측면을 가지는, 세라믹 소체와, 세라믹 소체의 적어도 제1 주면상에 형성된 외부도체를 가지는 세라믹 전자부품에 우선 관한다.
이러한 세라믹 전자부품에 있어서, 적어도 제1 측면에는 제1 및 제2 주면간을 연결하는 방향으로 연장되면서, 적어도 제1 주면에까지 도달하도록 형성된 복수의 오목홈이 형성된다. 또한, 이들 오목홈은 집합부품에 있어서 브레이크를 유도하기 위해 소정의 브레이크 라인을 따라 마련된 브레이크 유도구멍의 절반에 상당하는 것이다.
제1 주면에 있어서의 제1 측면에 접하는 제1 모서리부에는, 외부도체의 끝가장자리가 위치해 있는 적어도 2개의 제1 영역과, 이웃하는 2개의 제1 영역간에 위치하면서, 외부도체의 끝가장자리가 위치해 있지 않은 적어도 1개의 제2 영역이 형성된다.
그리고 상기 복수의 오목홈은 제1 영역 및 제2 영역에 걸치도록 해서 배치된 적어도 1개의 걸침 오목홈을 포함하는 것을 특징으로 하고 있다.
이웃하는 오목홈은 제2 영역에 있어서 서로 겹쳐 있어도 되고, 서로 독립되어 있어도 된다.
이 발명의 바람직한 실시형태에서는, 외부도체는 상기 적어도 2개의 제1 영역의 한쪽에 끝가장자리를 위치시키고 있는 제1 외부도체와, 상기 적어도 2개의 제1 영역의 다른쪽에 끝가장자리를 위치시키고 있는 제2 외부도체를 포함하고, 제1 외부도체와 제2 외부도체는 제1 주면상에 있어서 서로 독립적으로 형성되어 있다.
상기의 실시형태에 있어서, 이 발명에 따른 세라믹 전자부품이, 적층된 복수의 유전체층과, 유전체층을 개재하여 서로 대향하도록 마련된 제1 및 제2 내부전극을 구비하는, 적층 세라믹 콘덴서를 구성하는 것일 때, 제1 외부도체는 제1 내부전극과 전기적으로 접속되고, 제2 외부도체는 제2 내부전극과 전기적으로 접속된다.
상기와 같이, 세라믹 전자부품이 적층 세라믹 콘덴서를 구성할 때, 유전체층 그리고 제1 및 제2 내부전극은 제1 주면에 대하여 수직방향으로 연장되어 있어도 되고, 제1 주면에 대하여 평행방향으로 연장되어 있어도 된다. 후자의 경우, 제1 외부도체는 제1 비어도체(via conductor)를 통해 제1 내부전극과 전기적으로 접속되고, 제2 외부도체는 제2 비어도체를 통해 제2 내부전극과 전기적으로 접속된다.
이 발명에 따른 세라믹 전자부품에 있어서, 오목홈은 제1 및 제2 주면의 쌍방에까지 도달하도록 형성되어 있어도 되고, 제1 주면에까지만 도달하도록 형성되어 있어도 된다.
또한 상기 걸침 오목홈과, 이 걸침 오목홈과 이웃하는 그 밖의 오목홈 사이의 피치는 그 밖의 오목홈끼리의 피치보다 작은 것이 바람직하다. 혹은 각 오목홈은 모두 동등한 피치로 배치되어 있어도 된다.
이 발명은 외부도체가 제2 주면상에도 형성되어 있는 세라믹 전자부품에도 적용된다.
이 발명에 따른 세라믹 전자부품에 있어서, 제1 주면에 있어서의 제1 측면에 대향하는 제2 측면에 접하는 제2 모서리부에 대해서도 제1 모서리부와 동일한 구성을 가지는 것이 바람직하다.
이 발명에 따른 세라믹 전자부품이 배선기판에 묻혀서 사용되고, 레이저광을 이용해서 외부도체에 도달하는 비어홀도체가 배선기판에 형성될 경우에는, 외부도체는 그 적어도 표면이 Cu로 구성되는 것이 바람직하다.
이 발명은 또한 상술한 바와 같은 세라믹 전자부품을 제조하는 방법에도 관한다.
이 발명에 따른 세라믹 전자부품의 제조방법은 서로 대향하는 제1 및 제2 주면을 가지며, 외부도체가 적어도 제1 주면상에 형성됨과 동시에, 복수의 브레이크 유도구멍이 제1 및 제2 주면간을 연결하는 방향으로 연장되도록 형성되고, 각 브레이크 유도구멍은 적어도 제1 주면상에 그 개구끝을 위치시키고 있으며, 복수의 브레이크 유도구멍은 소정의 브레이크 라인을 따라 분포되도록 배열되어 있는 집합부품을 준비하는 공정과, 브레이크 라인을 따라 집합부품을 분할함으로써 복수의 세라믹 전자부품을 추출하는 공정을 구비하고 있다.
또한, 상술한 브레이크 유도구멍은 적어도 제1 주면상에 그 개구끝을 위치시키고 있으면 되고, 따라서 제1 및 제2 주면의 쌍방 위에 개구끝을 위치시키면서 집합부품을 두께방향으로 관통하는 관통부를 가지고 형성되어도 되고, 제1 주면상에만 개구끝을 위치시키면서 집합부품을 두께방향으로 관통하지 않는 오목부를 가지고 형성되어도 된다.
상기 집합부품은 이것을 제1 주면측에서 봤을 때, 브레이크 라인상에 있어서, 외부도체와 교차하는 제1 영역과, 외부도체와 교차하지 않는 제2 영역을 가지고 있다.
그리고 복수의 브레이크 유도구멍은 제1 영역 및 제2 영역에 걸치도록 해서 배치된, 적어도 1개의 걸침 브레이크 유도구멍을 포함하는 것을 특징으로 하고 있다.
이 발명은 또한 상술한 세라믹 전자부품의 제조방법에 있어서 유리하게 이용되는 집합부품, 보다 구체적으로는, 소정의 브레이크 라인을 따라 분할함으로써 복수의 세라믹 전자부품을 추출할 수 있는 집합부품에도 관한다.
이 발명에 따른 집합부품은 서로 대향하는 제1 및 제2 주면을 가진다. 외부도체가 적어도 제1 주면상에 형성됨과 동시에, 복수의 브레이크 유도구멍이 제1 및 제2 주면간을 연결하는 방향으로 연장되도록 형성된다. 각 브레이크 유도구멍은 적어도 제1 주면상에 그 개구끝을 위치시키고 있다. 또한, 복수의 브레이크 유도구멍은 브레이크 라인을 따라 분포되도록 배열되어 있다.
상기 집합부품은 이것을 제1 주면측에서 봤을 때, 브레이크 라인상에 있어서, 외부도체와 교차하는 제1 영역과, 외부도체와 교차하지 않는 제2 영역을 가지고 있다.
그리고 복수의 브레이크 유도구멍은 제1 영역 및 제2 영역에 걸치도록 해서 배치된, 적어도 1개의 걸침 브레이크 유도구멍을 포함하는 것을 특징으로 하고 있다.
이 발명에 의하면, 예를 들어 갭 치수가 좁은 복수의 외부단자전극이 주면상에 형성된 세라믹 전자부품과 같이, 세라믹 소체의 주면에 있어서의 한쪽 측면에 접하는 모서리부에, 외부도체의 끝가장자리가 위치해 있는 적어도 2개의 제1 영역과, 이웃하는 2개의 제1 영역간에 위치하면서, 외부도체의 끝가장자리가 위치해 있지 않은 적어도 1개의 제2 영역이 형성된 세라믹 전자부품을 얻기 위해, 집합부품을 복수의 브레이크 유도구멍이 배열된 소정의 브레이크 라인을 따라 브레이크할 때, 원활한 브레이크가 가능해져, 세라믹 소체의 측면에 돌기나 패임이 생기거나 세라믹 소체에 깨짐이나 흠이 생기거나 하는 "브레이크 불량"이 일어나기 어려워진다.
따라서, 세라믹 전자부품의 주면에 형성된 외부도체가 예컨대 위가 되도록 해서, 세라믹 전자부품을 배선기판 내부에 수납한 상태로, 레이저광에 의해 배선기판의 일부를 관통하여 외부도체 표면에 도달하는 비어홀을 형성하고, 비어홀에 도전체를 충전함으로써 배선회로와 외부도체를 전기적으로 접속하는 것과 같은 공정을 실시하는 데 있어서, 레이저광 조사에 대하여 높은 정밀도가 요구되지 않도록 하기 위해, 묻히는 세라믹 전자부품의 외부도체의 면적을 넓게 해도, 이러한 전자부품을 얻기 위한 집합부품의 브레이크를 원활하면서도 양호하게 실시할 수 있게 된다.
도 1은 이 발명의 제1 실시형태에 의한 세라믹 전자부품으로서의 적층 세라믹 콘덴서(11)를 나타내는 평면도이다.
도 2는 도 1에 나타낸 적층 세라믹 콘덴서(11)의 정면도이다.
도 3은 도 1에 나타낸 적층 세라믹 콘덴서(11)의 LT 단면도이며, (a)는 제1 내부전극(31)이 통과하는 단면을 나타내고, (b)는 제2 내부전극(32)이 통과하는 단면을 나타내고 있다.
도 4는 도 1에 나타낸 적층 세라믹 콘덴서(11)의 WT 단면도이다.
도 5는 도 1의 일부를 확대하여 나타내는 도면이다.
도 6은 도 1에 나타낸 적층 세라믹 콘덴서(11)를 제조하기 위해 제작되는 집합부품(41)의 제1 주면(42)상에, 외부단자전극용 도전성 페이스트막(43)을 형성한 상태를 나타내는 평면도이다.
도 7은 도 6에 나타낸 집합부품(41)에, 복수의 브레이크 유도구멍(48～50)을 형성한 상태를 나타내는 확대 평면도이다.
도 8은 이 발명의 제2 실시형태를 설명하기 위한 도 5에 대응하는 도면이다.
도 9는 이 발명의 제3 실시형태를 설명하기 위한 도 5에 대응하는 도면이다.
도 10은 이 발명의 제4 실시형태를 설명하기 위한 도 5에 대응하는 도면이다.
도 11은 이 발명의 제5 실시형태를 설명하기 위한 도 2에 대응하는 도면이다.
도 12는 이 발명의 제6 실시형태를 설명하기 위한 도 3에 대응하는 도면이며, (a)는 제1 내부전극(31)이 통과하는 단면을 나타내고, (b)는 제2 내부전극(32)이 통과하는 단면을 나타내고 있다.
도 13은 이 발명의 제7 실시형태를 설명하기 위한 것으로, 적층 세라믹 콘덴서(11f)의 LT 단면도이다.
도 14는 도 13에 나타낸 적층 세라믹 콘덴서(11f)의 LW 단면도이며, (a)는 제1 내부전극(31)이 통과하는 단면을 나타내고, (b)는 제2 내부전극(32)이 통과하는 단면을 나타내고 있다.
도 15는 이 발명의 제8 실시형태를 설명하기 위한 도 1에 대응하는 도면이다.
도 16은 실험예에 있어서 제작한 비교예에 따른 적층 세라믹 콘덴서를 나타내는 도 5에 대응하는 도면이다.
도 17은 외부단자전극(2 및 3)의 면적을 가능한 한 넓게 하는 설계를 실시한 종래의 세라믹 전자부품을 나타내는 평면도이다.
도 1 내지 도 4는 이 발명의 제1 실시형태에 의한 세라믹 전자부품으로서의 적층 세라믹 콘덴서(11)를 나타내는 것이다. 여기서, 도 1은 평면도, 도 2는 정면도, 도 3 및 도 4는 단면도이다. 또한 도 1 및 도 2에서 L, W 및 T는 각각 길이방향, 폭방향 및 두께방향을 나타내고, 도 3은 LT 단면도이고, 도 4는 WT 단면도이다. 또한 도 3에서 (a)와 (b)는 서로 다른 단면을 나타내고 있다.
도 1 및 도 2에 나타내는 바와 같이, 적층 세라믹 콘덴서(11)는 서로 대향하는 제1 및 제2 주면(12 및 13)과, 제1 및 제2 주면(12 및 13) 사이를 연결하는 제1 내지 제4 측면(14 내지 17)을 가지는, 세라믹 소체로서의 콘덴서 본체(18)를 가진다.
또한, 콘덴서 본체(18)의 제1 주면(12)상에는 외부도체로서의 제1 및 제2 외부단자전극(19 및 20)이 갭(21)을 두고 서로 독립적으로 형성되고, 제2 주면(13)상에도 마찬가지로 해서 제1 및 제2 외부단자전극(19 및 20)이 형성되어 있다. 제1 및 제2 외부단자전극(19 및 20)은 모두 하지층(下地層)(22)과, 하지층(22) 위에 형성된 도금막(23)을 포함한다.
또한, 콘덴서 본체(18)의 제1 및 제2 측면(14 및 15)에는 복수의 오목홈(24 및 25)이 형성되어 있다. 오목홈(24 및 25)은 제1 및 제2 주면(12 및 13)간을 연결하는 방향으로 연장되면서, 제1 및 제2 주면(12 및 13)의 쌍방에까지 도달하도록 형성되어 있다. 콘덴서 본체(18)의 제3 및 제4 측면(16 및 17)에도 오목홈(26)이 형성되어 있다.
또한, 제1 주면(12)에 있어서의 제1 측면(14)에 접하는 제1 모서리부(27)에는 제1 또는 제2 외부단자전극(19 또는 20)의 끝가장자리가 위치해 있는 2개의 제1 영역(28)과, 이웃하는 2개의 제1 영역(28) 사이에 위치하면서, 제1 및 제2 외부단자전극(19 및 20)의 어느 끝가장자리도 위치해 있지 않은 1개의 제2 영역(29)이 형성된다.
도 3 및 도 4에 나타내는 바와 같이, 적층 세라믹 콘덴서(11)는 적층된 복수의 유전체층(30)과, 유전체층(30)을 개재하여 서로 대향하도록 마련된 복수조의 제1 및 제2 내부전극(31 및 32)을 구비하고 있다. 이 실시형태에서는, 유전체층(30) 그리고 제1 및 제2 내부전극(31 및 32)은 제1 주면(12)에 대하여, 즉 실장면에 대하여 수직방향으로 연장되어 있다. 제1 및 제2 내부전극(31 및 32)은 각각 용량부(33 및 34)와 인출부(35 및 36)를 가지며, 각각 제1 및 제2 외부단자전극(19 및 20)과 전기적으로 접속되어 있다.
도 5는 도 1의 일부를 확대하여 나타내는 도면이다. 도 5에 잘 나타나 있는 바와 같이, 전술한 복수의 오목홈(24 및 25)은 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치된 걸침 오목홈(25)과 그 이외의 오목홈(24)으로 분류된다.
상기 걸침 오목홈(25) 이외의 오목홈(24)은 제1 모서리부(27)를 따른 길이가 D1인 반원형상을 가지며, 복수의 오목홈(24)이, 피치(P1)를 가지고 서로 등 피치로 배치되어 있다. 여기서 말하는 피치란, 이웃하는 오목홈(24)의 각각의, 제1 모서리부(27)를 따른 중점을 연결한 거리를 의미한다. 또한, 오목홈(24)의 형상은 도시한 바와 같은 반원형상에 한하지 않고, 삼각형, 사각형, 타원 등의 형상이어도 된다.
걸침 오목홈(25)은 제1 모서리부(27)를 따른 길이가 D2이고, 3개의 동일 면적의 단면 반원형상의 홈이 피치(P2)를 가지고 서로 겹치면서 이어져서 배치된 형태를 이루고 있다. 이 실시형태에서는, 걸침 오목홈(25)은 제2 영역(29)의 전역에 걸쳐 형성되어 있다. 따라서, 한쪽의 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치되어야 하는 걸침 오목홈(25)과 다른쪽의 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치되어야 하는 걸침 오목홈(25)이 공통된 것이라고 할 수 있다. 또한, 걸침 오목홈(25)을 구성하는 상기 단면 반원형상의 홈은 삼각형, 사각형, 타원 등의 단면형상의 것으로 바뀌어도 된다.
오목홈(24)끼리의 피치를 P1, 걸침 오목홈(25)을 구성하는 단면 반원형상의 홈끼리의 피치를 P2라고 했을 때, P1＞P2라는 관계를 만족하는 것이 바람직하다. 오목홈(24 및 25)은 후술하는 제조 프로세스에 있어서의 브레이크 공정이 끝난 후의 브레이크 유도구멍(48 및 49)(도 7 참조)의 절반에 상당하는데, 이와 같이 제1 및 제2 외부단자전극(19 및 20) 사이의 갭(21) 부분에 상당하는 제2 영역(29)에 있어서, 브레이크 유도구멍의 피치를 짧게 함으로써 원활한 브레이크가 가능해져 확실하게 구조 결함을 억제할 수 있다.
또한 이웃하는, 오목홈(24)과 걸침 오목홈(25)을 구성하는 가장 끝의 단면 반원형상의 홈 사이의 피치(P3)에 대해서는 P1≥P3의 관계에 있는 것이 바람직하다. 이와 같이 함으로써, 걸침 오목홈(25) 부근에 브레이크 유도구멍이 집중하게 되기 때문에, 보다 원활한 브레이크가 가능해진다.
그 밖에, 치수에 관한 바람직한 조건은 이하와 같다.
걸침 오목홈(25) 이외의 오목홈(24)의 길이(D1)는 80～120㎛인 것이 바람직하다.
걸침 오목홈(25)의 길이(D2)는 160～240㎛인 것이 바람직하다.
걸침 오목홈(25) 이외의 오목홈(24)의 피치(P1)는 150～250㎛인 것이 바람직하다.
걸침 오목홈(25)을 구성하는 단면 반원형상의 홈의 피치(P2)는 40～60㎛인 것이 바람직하다.
이웃하는, 오목홈(24)과 걸침 오목홈(25)을 구성하는 가장 끝의 단면 반원형상의 홈 사이의 피치(P3)는 150～250㎛인 것이 바람직하다.
콘덴서 본체(18)의 제3 측면(16)에 형성된 오목홈(26) 및 제4 측면(17)에 형성된 오목홈(26)은 각각 등 피치로 배치되어 있는 것이 바람직하다.
제2 영역(29)의 길이에 상당하는 갭(21)의 치수(G)는 140～160㎛인 것이 바람직하다.
D1＜G인 것이 바람직하다.
D2≥G인 것이 바람직하다.
이 실시형태에서는, 제1 주면(12)에 있어서의 제1 측면(14)에 대향하는 제2 측면(15)에 접하는 제2 모서리부(37)에 대해서도, 제1 모서리부(27)와 마찬가지로 제1 및 제2 영역(28 및 29)이 존재하고, 오목홈(24 및 25)이 제1 모서리부(27)의 경우와 동일한 관계를 만족하고 있다. 단, 이 발명은 제2 영역이 존재하는 각 모서리부에 대하여 적용될 수 있는 것이며, 적어도 1개의 모서리부에 있어서 상기와 같은 관계를 만족하면 된다.
또한 제1 및 제2 외부단자전극(19 및 20), 그리고 오목홈(24, 25 및 26)의 배치에 관해서는 제1 주면(12)과 제2 주면(13)에서 동일한 배치로 되어 있다.
콘덴서 본체(18)의 두께는 0.3～1.5mm인 것이 바람직하다.
콘덴서 본체(18)에 구비되는 유전체층(30)을 구성하는 유전체 세라믹으로서는 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 것을 사용할 수 있다. 또한, 이들 주성분에 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분을 첨가한 것을 사용해도 된다. 유전체층(30)의 각 두께는 1～10㎛인 것이 바람직하다.
내부전극(31 및 32)을 구성하는 도전 성분으로서는, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등의 금속을 사용할 수 있다. 내부전극(31 및 32)의 각 두께는 1～10㎛인 것이 바람직하다.
외부단자전극(19 및 20)의 하지층(22)을 구성하는 도전 성분으로서는, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등의 금속을 사용할 수 있다. 하지층(22)은 소결 금속으로 이루어지는 후막(厚膜)도체를 이용해서 형성되거나, 직접 도금을 실시함으로써 형성되거나 한다. 하지층(22)에는 유리가 포함되어 있어도 되고, 유전체층(30)을 구성하는 세라믹과 동종의 세라믹이 포함되어 있어도 된다. 하지층(22)의 두께는 5～40㎛인 것이 바람직하다.
외부단자전극(19 및 20)의 도금막(23)을 구성하는 금속으로서는, 예를 들면 Ni, Cu, Sn, Sn-Pb 합금, Au 등을 사용할 수 있다. 도금막(23)은 복수층 형성되어 있어도 된다. 도금막(23)의 1층당 두께는 1～10㎛인 것이 바람직하다. 또한, 하지층(22)과 도금막(23) 사이에, 도시하지 않지만 응력 완화용 수지층이 형성되어 있어도 된다.
이 발명에 따른 세라믹 전자부품을 배선기판에 묻어서 사용할 경우, 외부도체의 적어도 표면은 Cu로 구성되는 것이 바람직하다. 예를 들면, 이 실시형태에 따른 적층 세라믹 콘덴서(11)를 배선기판에 묻어서 사용할 경우, 외부단자전극(19 및 20)의 최외층을 구성하는 도금막(23)은 Cu 도금으로 형성되는 것이 바람직하다. 전술한 특허문헌 5에 기재된 바와 같이, 묻을 때에는 레이저광에 의해 배선기판의 절연층을 관통하여 외부단자전극 표면에 도달하는 비어홀을 형성하지만, Cu 도금은 레이저(특히 CO2 레이저)광을 반사하기 쉽기 때문에, 레이저광에 의한 부품에의 손상을 억제할 수 있다.
다음으로 적층 세라믹 콘덴서(11)의 제조 프로세스의 일례에 대하여 설명한다.
(1)세라믹 그린시트, 내부전극용 도전성 페이스트, 및 외부단자전극용 도전성 페이스트를 준비한다. 세라믹 그린시트나 각종 도전성 페이스트에는 바인더 및 용제가 포함되는데, 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
(2)세라믹 그린시트상에, 예를 들면 스크린 인쇄 등에 의해 소정의 패턴으로 내부전극용 도전성 페이스트를 인쇄하여, 내부전극용 도전성 페이스트막을 형성한다.
(3)내부전극용 도전성 페이스트막이 인쇄된 세라믹 그린시트를 소정 매수 적층하고, 그 위아래에 내부전극용 도전성 페이스트막이 인쇄되어 있지 않은 외층용 세라믹 그린시트를 소정 매수 적층하여, 생 집합부품(raw collective component)을 제작한다. 생 집합부품은 필요에 따라 정수압(靜水壓) 프레스 등의 수단에 의해 적층방향으로 압착된다.
(4)도 6에 나타내는 바와 같이, 생 집합부품(41)의 제1 주면(42)상에, 스크린 인쇄 등에 의해 소정의 패턴으로 외부단자전극용 도전성 페이스트를 인쇄하고, 외부단자전극용 도전성 페이스트막(43)을 형성한다. 집합부품(41)은 이것을 파선으로 나타낸 브레이크 라인(44 및 45)을 따라 브레이크함으로써, 복수의 적층 세라믹 콘덴서(11)를 추출할 수 있는 것이다. 집합부품(41)은 제1 주면(42)측에서 봤을 때, 브레이크 라인(44)상에 있어서, 외부단자전극용 도전성 페이스트막(43)과 교차하는 제1 영역(46)과, 외부단자전극용 도전성 페이스트막(43)과 교차하지 않는 제2 영역(47)을 가지고 있다.
생 집합부품(41)의 제1 주면(42)과는 반대의 제2 주면상에도, 마찬가지로 해서 외부단자전극용 도전성 페이스트막을 형성한다.
(5)도 7에 확대도로 나타내는 바와 같이, 집합부품(41)에 복수의 브레이크 유도구멍(48～50)을 형성한다. 브레이크 유도구멍(48～50)은 제1 주면(42)과 제2 주면 사이를 연결하는 방향으로 연장되도록 형성되고, 이 실시형태에서는 제1 주면(42)과 제2 주면 사이에서 관통하고 있고, 제1 주면(42) 및 제2 주면상에 그 개구끝을 위치시키고 있다. 복수의 브레이크 유도구멍(48～50)은 브레이크 라인(44 및 55)을 따라 분포되도록 배열되어 있다. 복수의 브레이크 유도구멍(48～50)은 이른바 미싱선과 같은 상태인 것도 포함한다.
또한 이 실시형태에서는 집합부품(41) 전체로 봤을 때에, 추출되어야 할 적층 세라믹 콘덴서(11)의 콘덴서 본체(18)의 제1 및 제2 측면(14 및 15)과 평행한 방향을 따라, 복수의 브레이크 유도구멍(48)끼리는 등 피치가 되도록 배치되어 있다. 한편, 콘덴서 본체(18)의 제3 및 제4 측면(16 및 17)과 평행한 방향을 따라, 복수의 브레이크 유도구멍(50)은 등 피치가 되도록 배치되어 있다.
또한, 브레이크 유도구멍(49)은 전술한 제1 영역(46)과 제2 영역(47)에 걸치도록 배치되어 있고, 3개의 동일 면적의 단면 원형의 구멍이 서로 겹치면서 이어져서 배치된 형태를 이루고 있다. 이하, "브레이크 유도구멍(49)"을 "걸침 브레이크 유도구멍(49)"으로 부르는 경우가 있다. 상기의 단면 원형의 각 구멍의 직경 및 브레이크 유도구멍(48 및 50)의 각각의 직경은 모두 같은 것이 바람직하다.
브레이크 유도구멍(48～50)을 형성하는 수단으로서는 레이저나 NC 펀치 등을 이용할 수 있다.
도 7에 있어서, 브레이크 유도구멍(48 및 49)이 분포하는 방향에서 봤을 때, 외부단자전극용 도전성 페이스트막(43)이 인쇄되어 있는 부분은 도 6에 나타낸 제1 영역(46)이고, 이것은 최종적으로 적층 세라믹 콘덴서(11)에서의 제1 영역(28)이 되는 부분이며, 이 부분에는 복수의 브레이크 유도구멍(48)이 형성되어 있다.
도 7에 있어서, 마찬가지로 브레이크 유도구멍(48 및 49)이 분포하는 방향에서 봤을 때, 외부단자전극용 도전성 페이스트막(43)이 인쇄되어 있지 않은 부분은 도 6에 나타낸 제2 영역(47)이고, 이것은 최종적으로 적층 세라믹 콘덴서(11)에서의 제2 영역(29)이 되는 부분이며, 이 부분에는 걸침 브레이크 유도구멍(49)이 형성되어 있다.
예를 들면, 도 5에 나타낸 걸침 오목홈(25)을 형성하기 위해서는 조사 피치를 좁혀 레이저 조사를 반복해서 복수의 구멍을 형성함으로써, 걸침 브레이크 유도구멍(49)을 형성하면 된다. 또한 후술하는 도 10에 나타내는 것과 같은 걸침 오목홈(25)을 형성하기 위해서는, 레이저광을 조사한 채 소정 거리 레이저광을 이동시켜 걸침 브레이크 유도구멍(49)을 형성하면 된다.
핀 포인트에 갭 부분에 1개의 구멍을 한 번의 레이저 조사에 의해 형성하기 위해서는, 예를 들면 매번 갭 부분을 센싱(sensing)하여 구멍을 형성할 필요가 있는 등, 브레이크 유도구멍의 형성을 위한 공정 시간이 길어져 버린다. 그러나 상기와 같이 복수의 협(狹)피치의 구멍이나 긴 구멍을 형성할 경우, 다소 위치 어긋남을 일으키더라도 갭 부분에 확실하게 구멍을 배치하는 것이 가능하여, 브레이크 유도구멍 형성을 위한 공정 시간을 단축할 수 있다.
(6)생 집합부품(41)을 소성한다. 소성 온도는 세라믹 그린시트, 내부전극용 도전성 페이스트 및 외부단자전극용 도전성 페이스트의 각 재료에 따라 다른데, 예를 들면 900～1300℃인 것이 바람직하다. 이로 인해, 세라믹 그린시트에 포함되는 세라믹 및 내부전극용 도전성 페이스트가 소결하여 콘덴서 본체(18)가 얻어짐과 동시에, 외부단자전극용 도전성 페이스트도 소결하여, 외부단자전극(19 및 20)의 하지층(22)이 콘덴서 본체(18)상에 형성된다.
(7)집합부품(41)의 상태로 도금을 실시하여, 외부단자전극(19 및 20)의 하지층(22)상에 도금막(23)을 형성한다.
또한, 이 발명은 전해 도금을 이용하는 국면에서 특히 의의를 가진다. 왜냐하면, 집합부품(41)에 있어서, 추출되어야 할 각 적층 세라믹 콘덴서(11)의 제1 및 제2 외부단자전극(19 및 20)은 브레이크 유도구멍(48～50)을 제외한 부분에 있어서 각각 연결되어 있고, 집합부품(41)의 둘레가장자리부에 배치되는 적층 세라믹 콘덴서(11)의 제1 및 제2 외부단자전극(19 및 20)에 전해 도금의 급전단자를 접속하는 것만으로, 각 외부단자전극에 급전을 실시할 수 있기 때문이다.
(8)집합부품(41)의 상태로, 추출되어야 할 복수의 적층 세라믹 콘덴서(11)의 특성을 각각 측정한다.
(9)집합부품(41)을 브레이크 라인(44 및 45)을 따라 분할하여 복수의 적층 세라믹 콘덴서(11)를 추출한다.
또한, 외부단자전극(19 및 20)의 하지층(22)은 상기와 같이, 콘덴서 본체(18)를 얻기 위한 소성과 동시에 소성함으로써 형성되어도 되고, 혹은 콘덴서 본체(18)를 얻기 위한 소성 후, 브레이크 전에, 도전성 페이스트를 도포하여 베이킹함으로써 형성되어도 된다.
도 8은 이 발명의 제2 실시형태를 설명하기 위한 도 5에 대응하는 도면이다. 도 8에 있어서, 도 5에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 8에 나타내는 적층 세라믹 콘덴서(11a)에서는 걸침 오목홈(25)의 형성 양태가 도 5에 나타내는 것과는 다르다. 즉, 이 적층 세라믹 콘덴서(11a)에서는 2개의 걸침 오목홈(25)이 형성되어 있다. 2개의 걸침 오목홈(25)은 서로 독립된 상태로 형성되어 있으며, 한쪽의 걸침 오목홈(25)이 한쪽의 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치되고, 다른쪽의 걸침 오목홈(25)이 다른쪽의 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치되어 있다.
이 실시형태의 경우, 걸침 오목홈(25)끼리의 배열 피치(P2), 그 밖의 오목홈(24)끼리의 배열 피치(P1), 및 이웃하는 오목홈(24 및 25)간의 배열 피치(P3)가 서로 동등하게 된다. 이로 인해, 오목홈(24 및 25)의 형성에 있어서, 레이저 조사나 NC 펀치 등의 피치를 바꿀 필요가 없기 때문에 제조 효율을 향상시킬 수 있다.
도 9는 이 발명의 제3 실시형태를 설명하기 위한 도 5에 대응하는 도면이다. 도 9에 있어서, 도 5에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 9에 나타내는 적층 세라믹 콘덴서(11b)에서는 걸침 오목홈(25)의 각 양측에 오목홈(24)이 연결되고, 제1 영역(28)과 제2 영역(29)의 각 경계영역에 있어서, 3개의 연속된 오목홈(24 및 25)이 형성되어 있다.
이 실시형태의 경우, 걸침 오목홈(25)과, 걸침 오목홈(25)과 이웃하는 그 밖의 오목홈(24) 사이의 배열 피치(P2)는 걸침 오목홈(25) 이외의 오목홈(24)끼리의 배열 피치(P1)보다 작다. 이로 인해, 제1 영역(28)과 제2 영역(29)의 각 경계영역에 오목홈(24 및 25)이 집중하기 때문에, 보다 원활한 브레이크가 가능해져 구조 결함을 억제할 수 있다.
도 10은 이 발명의 제4 실시형태를 설명하기 위한 도 5에 대응하는 도면이다. 도 10에 있어서, 도 5에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 10에 나타내는 적층 세라믹 콘덴서(11c)에서는 걸침 오목홈(25)이 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 배치되는데, 도 5에 나타낸 것과 같이, 복수의 반원형상의 홈이 서로 겹쳐져서 이어진 것이 아니라, 1개의 독립된 오목홈이다. 걸침 오목홈(25) 이외의 오목홈(24)의 제1 모서리부(27)를 따른 길이를 D1, 걸침 오목홈(25)의 제1 모서리부(27)를 따른 길이를 D2라고 했을 때, D1＜D2를 만족하는 것이 바람직하다.
이러한 조건을 만족하는 적층 세라믹 콘덴서(11c)를 얻기 위한 집합부품에 있어서는, 브레이크 유도구멍으로서, 외부단자전극(19 및 20) 사이의 갭(21) 부분에 상당하는 제2 영역(29)에 대응하는 영역에는 이르지 않도록 해서, 제1 영역(28)에 대응하는 영역에 형성된 복수의 브레이크 유도구멍과, 제2 영역(29)에 대응하는 영역에 형성된 걸침 브레이크 유도구멍이 형성되는데, 걸침 브레이크 유도구멍의 브레이크 라인을 따른 길이(D2에 상당)를, 그 밖의 브레이크 유도구멍의 브레이크 라인을 따른 길이(D1에 상당)보다도 길게 하는 것이 행해진다.
따라서 이 실시형태에 의하면, 보다 원활한 브레이크가 가능해져 구조 결함을 억제할 수 있다.
또한 이 실시형태에 있어서, 제1 실시형태의 경우와 마찬가지로 오목홈(24)의 길이(D1)는 80～120㎛인 것, 걸침 오목홈(25)의 길이(D2)는 160～240㎛인 것과, 오목홈(24)의 피치(P1)는 150～250㎛인 것, 이웃하는 오목홈(24)과 걸침 오목홈(25) 사이의 피치(P3)는 150～250㎛인 것, 제2 영역(29)의 길이에 상당하는 갭(21)의 치수(G)는 140～160㎛인 것, D1＜G인 것, 및 D2≥G인 것이 바람직하다.
도 11은 이 발명의 제5 실시형태를 설명하기 위한 도 2에 대응하는 도면이다. 도 11에 있어서, 도 2에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 11에 나타낸 적층 세라믹 콘덴서(11d)에서는 오목홈(24 및 25)이 제1 주면(12)에까지만 도달하도록 형성되고, 제2 주면(13)에까지 도달하지 않도록 형성되는 것을 특징으로 하고 있다.
이러한 구성을 가지는 적층 세라믹 콘덴서(11d)를 얻기 위한 집합부품에 있어서는, 브레이크 유도구멍이 제2 주면에까지 도달하지 않도록 형성된다. 예를 들면, 관통한 브레이크 유도구멍을 다수 형성했을 경우, 브레이크는 용이해지는 반면, 제조 과정의 핸들링시에 집합부품이 의도하지 않게 깨져 버리는 것과 같은 문제가 있다. 이에 대하여, 브레이크 유도구멍을 반(半)관통 상태로 형성함으로써, 핸들링시에 있어서, 집합부품이 원치 않게 깨져 버리는 것을 억제할 수 있다.
또한 도 11에 나타내는 바와 같이, 오목홈(24 및 25)은 단면이 테이퍼(taper)를 가지는 형상이어도 된다. 예를 들면, 레이저광에 의해 오목홈(24 및 25)이 되어야 할 브레이크 유도구멍을 형성했을 경우, 레이저광의 에너지의 감쇠에 의해, 입사(入射) 위치에서 멀어짐에 따라 레이저광의 힘이 약해진다. 그 결과, 브레이크 유도구멍이 테이퍼형상을 가지는 것이 된다. 또한, 반관통의 브레이크 유도구멍의 경우에 한하지 않고, 도 2에 나타낸 것과 같은 전(全)관통의 오목홈(24 및 25)이 되어야 할 브레이크 유도구멍의 경우에도 테이퍼형상으로 할 수 있다.
도 12는 이 발명의 제6 실시형태를 설명하기 위한 도 3에 대응하는 도면이다. 도 12에 있어서, 도 3에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 12에 나타낸 적층 세라믹 콘덴서(11e)에서는 제1 및 제2 외부단자전극(19 및 20)이 제1 주면(12)상에만 형성되어 있다. 이러한 타입의 적층 세라믹 콘덴서(11e)라도 이 발명은 효율적으로 기능할 수 있다.
도 13 및 도 14는 이 발명의 제7 실시형태를 설명하기 위한 것으로, 도 13은 도 3과 마찬가지로 LT 단면도이고, 도 14는 LW 단면도이다. 또한 도 14에서 (a)와 (b)는 서로 다른 단면을 나타내고 있다. 도 13 및 도 14에 있어서, 도 3 등에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 13 및 도 14에 나타낸 적층 세라믹 콘덴서(11f)에서는 유전체층(30) 그리고 제1 및 제2 내부전극(31 및 32)이 제1 주면(12)에 대하여, 즉 실장면에 대하여 평행방향으로 연장되어 있으며, 제1 외부단자전극(19)은 제1 비어도체(51)를 통해 제1 내부전극(31)과 전기적으로 접속되고, 제2 외부단자전극(20)은 제2 비어도체(52)를 통해 제2 내부전극(32)과 전기적으로 접속되어 있다.
이러한 타입의 적층 세라믹 콘덴서(11f)라도 이 발명은 효율적으로 기능할 수 있다.
이상, 이 발명을 적층 세라믹 콘덴서에 관련해서 설명했지만, 이 발명은 적층 세라믹 콘덴서 이외의 세라믹 전자부품에도 적용할 수 있다.
도 15는 이 발명의 제8 실시형태를 설명하기 위한 도 1에 대응하는 도면이다. 도 15에 있어서, 도 1에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고 중복되는 설명은 생략한다.
도 15에 나타내는 세라믹 전자부품(55)은 적층 세라믹 콘덴서를 구성하는 것이라고는 한정되지 않는다. 이 세라믹 전자부품(55)은 전술한 콘덴서 본체(18)에 대응하는 세라믹 소체(56)를 구비하는데, 세라믹 소체(56)의 제1 주면(57)상에 형성되는 외부도체(58)는 제1 및 제2 도체부(59 및 60)와 이들 제1 및 제2 도체부(59 및 60)를 서로 연결하는 연결부(61)를 가지고 있다. 연결부(61)는 비교적 가는 폭으로 되고, 그 결과, 제1 주면(57)에 있어서의 제1 측면(62)측 및 제1 측면(62)에 대향하는 제2 측면(63)측에 각각 제1 및 제2 컷아웃(cutout)(64 및 65)이 형성된다.
이 실시형태에서도 제1 주면(57)에 있어서의 제1 측면(62)에 접하는 제1 모서리부(66)에는, 외부도체(58)의 끝가장자리가 위치해 있는 적어도 2개의 제1 영역(28)과, 이웃하는 2개의 제1 영역(28) 사이에 위치하면서, 외부도체(58)의 끝가장자리가 위치해 있지 않은 적어도 1개의 제2 영역(29)이 형성된다. 그리고 제1 영역(28) 및 제2 영역(29)에 걸치도록 해서 걸침 오목홈(25)이 배치되고, 그 밖의 오목홈(24)이 제1 영역(28)에 배치된다.
이하에, 이 발명에 의한 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.
전술한 제조 프로세스에 기초하여, 실시예 및 비교예에 따른 시료로서의 적층 세라믹 콘덴서를 제작하였다. 시료가 되는 적층 세라믹 콘덴서의 설계는 실시예 및 비교예 모두 이하의 표 1과 같다.
유전체 세라믹 재료 BaTiO3를 주성분으로 하는 세라믹
유전체층 두께 2㎛
내부전극 재료 Ni
내부전극 두께 1㎛
외부단자전극 하지층 재료 Ni
외부단자전극 하지층 두께 5㎛
외부단자전극 도금막 재료 Cu
외부단자전극 도금막 두께 5㎛
상기와 같은 적층 세라믹 콘덴서를 얻기 위해, 실시예 및 비교예의 각각에 따른 집합부품을 제작하였다. 실시예에 따른 집합부품으로부터 얻어지는 적층 세라믹 콘덴서는 도 5에 나타내는 것과 같은 구조를 가지는 것이며, 제1 영역 및 제2 영역에 걸치도록 해서 배치된 적어도 1개의 걸침 오목홈을 가진다는 조건을 만족하고, 한편 비교예에 따른 집합부품으로부터 얻어지는 적층 세라믹 콘덴서는 도 16에 나타내는 것과 같은 구조를 가지는 것으로서, 제1 영역 및 제2 영역에 걸치도록 해서 배치되는 오목홈을 가진다는 조건을 만족하지 않는 것이었다.
이들 집합부품을 얻기 위한 소성에 있어서는 탑 온도를 1200℃로 하면서 소성로에서 25시간 유지하고, 소성 분위기를 환원성 분위기로 하는 소성 조건을 적용하였다. 각 집합부품은 36개의 적층 세라믹 콘덴서를 추출할 수 있는 것으로 하였다.
상기의 집합부품을 브레이크하여 추출되는 적층 세라믹 콘덴서에 형성되는 오목홈 등의 각 부의 치수에 대해서는, 실시예에서는 도 5에 도시한 각 부의 치수 표시로 나타내고, 비교예에서는 도 16에 도시한 각 부의 치수 표시로 나타내면, 이하의 표 2에 나타내는 것과 같이 되도록 하였다.
실시예(도 5) 비교예(도 16)
D1 100 100
D2 200 100
P1 170 170
P2 50 -
P3 170 -
P4 - 170
G 150 150
(단위:㎛)
얻어진 실시예 및 비교예의 각각에 따른 적층 세라믹 콘덴서의 외관을 현미경으로 검사하였다. 그 결과, 실시예에서는 얻어진 적층 세라믹 콘덴서 중 브레이크 불량이 발생한 것은 없었다. 한편 비교예에서는 얻어진 적층 세라믹 콘덴서 36개 중 3개에서 브레이크 불량이 확인되었다.
11,11a,11b,11c,11d,11e,11f 적층 세라믹 콘덴서
12,42,57 제1 주면
13 제2 주면
14,62 제1 측면
15,63 제2 측면
18 콘덴서 본체
19,20 외부단자전극
21 갭
24 오목홈
25 걸침 오목홈
27,66 제1 모서리부
28,46 제1 영역
29,47 제2 영역
30 유전체층
31 제1 내부전극
32 제2 내부전극
37 제2 모서리부
41 집합부품
43 외부단자전극용 도전성 페이스트막
48 브레이크 유도구멍
49 걸침 브레이크 유도구멍
51,52 비어도체
55 세라믹 전자부품
56 세라믹 소체
58 외부도체

Claims (16)

  1. 서로 대향하는 제1 및 제2 주면(主面) 그리고 상기 제1 및 제2 주면간을 연결하는 제1 내지 제4 측면을 가지는 세라믹 소체와,
    상기 세라믹 소체의 적어도 상기 제1 주면상에 형성된 외부도체를 가지며,
    적어도 상기 제1 측면에는 상기 제1 및 제2 주면간을 연결하는 방향으로 연장되면서, 적어도 상기 제1 주면에까지 도달하도록 형성된 복수의 오목홈이 형성되고,
    상기 제1 주면에 있어서의 상기 제1 측면에 접하는 제1 모서리부에는, 　
    상기 외부도체의 끝가장자리가 위치해 있는 적어도 2개의 제1 영역과,
    이웃하는 2개의 상기 제1 영역간에 위치하면서, 상기 외부도체의 끝가장자리가 위치해 있지 않은 적어도 1개의 제2 영역이 형성되며,
    상기 복수의 오목홈은 상기 제1 영역 및 상기 제2 영역에 걸치도록 해서 배치된, 적어도 1개의 걸침 오목홈을 포함하는 것을 특징으로 하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제2 영역에 있어서, 이웃하는 상기 오목홈은 서로 겹쳐 있는 것을 특징으로 하는 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제2 영역에 있어서, 이웃하는 상기 오목홈은 서로 독립되어 있는 것을 특징으로 하는 세라믹 전자부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외부도체는 상기 적어도 2개의 제1 영역의 한쪽에 상기 끝가장자리를 위치시키고 있는 제1 외부도체와, 상기 적어도 2개의 제1 영역의 다른쪽에 상기 끝가장자리를 위치시키고 있는 제2 외부도체를 포함하고, 상기 제1 외부도체와 상기 제2 외부도체는 상기 제1 주면상에 있어서 서로 독립되어 형성되어 있는 것을 특징으로 하는 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 세라믹 전자부품은 적층된 복수의 유전체층과, 상기 유전체층을 개재하여 서로 대향하도록 마련된 제1 및 제2 내부전극을 포함하는 적층 세라믹 콘덴서를 구성하는 것이며, 상기 제1 외부도체는 상기 제1 내부전극과 전기적으로 접속되고, 상기 제2 외부도체는 상기 제2 내부전극과 전기적으로 접속되어 있는 것을 특징으로 하는 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 유전체층 그리고 상기 제1 및 제2 내부전극은 상기 제1 주면에 대하여 수직방향으로 연장되어 있는 것을 특징으로 하는 세라믹 전자부품.
  7. 제5항에 있어서,
    상기 유전체층 그리고 상기 제1 및 제2 내부전극은 상기 제1 주면에 대하여 평행방향으로 연장되어 있으며, 상기 제1 외부도체는 제1 비어도체를 통해 상기 제1 내부전극과 전기적으로 접속되고, 상기 제2 외부도체는 제2 비어도체를 통해 상기 제2 내부전극과 전기적으로 접속되어 있는 것을 특징으로 하는 세라믹 전자부품.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 오목홈은 상기 제1 및 제2 주면의 쌍방에까지 도달하도록 형성되어 있는 것을 특징으로 하는 세라믹 전자부품.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 오목홈은 상기 제1 주면에까지만 도달하도록 형성되어 있는 것을 특징으로 하는 세라믹 전자부품.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 걸침 오목홈과, 상기 걸침 오목홈과 이웃하는 그 밖의 상기 오목홈 사이의 피치는 상기 그 밖의 오목홈끼리의 피치보다 작은 것을 특징으로 하는 세라믹 전자부품.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    각 상기 오목홈은 모두 동등한 피치로 배치되어 있는 것을 특징으로 하는 세라믹 전자부품.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외부도체는 상기 제2 주면상에도 형성되어 있는 것을 특징으로 하는 세라믹 전자부품.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 주면에 있어서의 상기 제1 측면에 대향하는 상기 제2 측면에 접하는 제2 모서리부에 대해서도, 상기 제1 모서리부와 동일한 구성을 가지는 것을 특징으로 하는 세라믹 전자부품.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 외부도체는 그 적어도 표면이 Cu로 구성되는 것을 특징으로 하는 세라믹 전자부품.
  15. 서로 대향하는 제1 및 제2 주면을 가지며, 외부도체가 적어도 상기 제1 주면상에 형성됨과 동시에, 복수의 브레이크 유도구멍이 상기 제1 및 제2 주면간을 연결하는 방향으로 연장되도록 형성되고, 각 상기 브레이크 유도구멍은 적어도 상기 제1 주면상에 그 개구끝을 위치시키고 있으며, 복수의 상기 브레이크 유도구멍은 소정의 브레이크 라인을 따라 분포되도록 배열되어 있는 집합부품을 준비하는 공정과,
    상기 브레이크 라인을 따라 상기 집합부품을 분할함으로써, 복수의 세라믹 전자부품을 추출하는 공정을 포함하는 세라믹 전자부품의 제조방법으로서,
    상기 집합부품은 이것을 상기 제1 주면측에서 봤을 때, 상기 브레이크 라인상에 있어서, 상기 외부도체와 교차하는 제1 영역과, 상기 외부도체와 교차하지 않는 제2 영역을 가지며,
    상기 복수의 브레이크 유도구멍은 상기 제1 영역 및 상기 제2 영역에 걸치도록 해서 배치된 적어도 1개의 걸침 브레이크 유도구멍을 포함하고,
    상기 세라믹 전자부품은, 상기 제 1 주면에 있어서의 제 1 측면에 접하는 제 1 모서리부에, 상기 외부도체의 끝가장자리가 위치해 있는 적어도 2개의 상기 제 1 영역이 형성되어 있는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  16. 소정의 브레이크 라인을 따라 분할함으로써 복수의 세라믹 전자부품을 추출할 수 있는 집합부품으로서, 　
    서로 대향하는 제1 및 제2 주면을 가지며, 외부도체가 적어도 상기 제1 주면상에 형성됨과 동시에, 복수의 브레이크 유도구멍이 상기 제1 및 제2 주면간을 연결하는 방향으로 연장되도록 형성되고, 각 상기 브레이크 유도구멍은 적어도 상기 제1 주면상에 그 개구끝을 위치시키고 있으며, 복수의 상기 브레이크 유도구멍은 상기 브레이크 라인을 따라 분포하도록 배열되어 있고,
    상기 집합부품은 이것을 상기 제1 주면측에서 봤을 때, 상기 브레이크 라인상에 있어서, 상기 외부도체와 교차하는 제1 영역과, 상기 외부도체와 교차하지 않는 제2 영역을 가지며,
    상기 복수의 브레이크 유도구멍은 상기 제1 영역 및 상기 제2 영역에 걸치도록 해서 배치된 적어도 1개의 걸침 브레이크 유도구멍을 포함하고,
    상기 세라믹 전자부품은, 상기 제 1 주면에 있어서의 제 1 측면에 접하는 제 1 모서리부에, 상기 외부도체의 끝가장자리가 위치해 있는 적어도 2개의 상기 제 1 영역이 형성되어 있는 것을 특징으로 하는 집합부품.
KR1020100104780A 2009-10-29 2010-10-26 세라믹 전자부품 및 그 제조방법 그리고 집합부품 KR101139591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100104780A KR101139591B1 (ko) 2009-10-29 2010-10-26 세라믹 전자부품 및 그 제조방법 그리고 집합부품

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-248544 2009-10-29
KR1020100104780A KR101139591B1 (ko) 2009-10-29 2010-10-26 세라믹 전자부품 및 그 제조방법 그리고 집합부품

Publications (2)

Publication Number Publication Date
KR20110047143A KR20110047143A (ko) 2011-05-06
KR101139591B1 true KR101139591B1 (ko) 2012-04-27

Family

ID=44238470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100104780A KR101139591B1 (ko) 2009-10-29 2010-10-26 세라믹 전자부품 및 그 제조방법 그리고 집합부품

Country Status (1)

Country Link
KR (1) KR101139591B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (ja) * 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd セラミック基板の分割方法
JP2007173627A (ja) * 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
KR20090118843A (ko) * 2008-05-14 2009-11-18 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법 및 집합부품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (ja) * 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd セラミック基板の分割方法
JP2007173627A (ja) * 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
KR20090118843A (ko) * 2008-05-14 2009-11-18 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법 및 집합부품

Also Published As

Publication number Publication date
KR20110047143A (ko) 2011-05-06

Similar Documents

Publication Publication Date Title
KR101054593B1 (ko) 세라믹 전자부품 및 그 제조방법 및 집합부품
JP5029672B2 (ja) セラミック電子部品およびその製造方法ならびに集合部品
KR101254345B1 (ko) 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판
EP1843391A1 (en) Stacked electronic component, electronic device and method for manufacturing stacked electronic component
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR20100077030A (ko) 적층 세라믹 전자부품
KR20140086481A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101474126B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2012079870A (ja) 電子部品
KR20140081283A (ko) 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
KR101496815B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101950715B1 (ko) 적층 세라믹 콘덴서
KR101942723B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JPWO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
JP2005252104A (ja) 積層セラミックコンデンサ
KR101452127B1 (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
KR101139591B1 (ko) 세라믹 전자부품 및 그 제조방법 그리고 집합부품
KR101496816B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102004767B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN109767914B (zh) 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板
JP2011018783A (ja) 多層セラミック基板の製造方法
KR102048102B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 7