KR20100077030A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20100077030A
KR20100077030A KR1020107010837A KR20107010837A KR20100077030A KR 20100077030 A KR20100077030 A KR 20100077030A KR 1020107010837 A KR1020107010837 A KR 1020107010837A KR 20107010837 A KR20107010837 A KR 20107010837A KR 20100077030 A KR20100077030 A KR 20100077030A
Authority
KR
South Korea
Prior art keywords
internal electrode
face
cross
ceramic
electrode
Prior art date
Application number
KR1020107010837A
Other languages
English (en)
Other versions
KR101102184B1 (ko
Inventor
나오키 시미즈
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20100077030A publication Critical patent/KR20100077030A/ko
Application granted granted Critical
Publication of KR101102184B1 publication Critical patent/KR101102184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

외부의 온도 변화에 따른 열응력이나 외부로부터의 휨응력 등에 따른 크랙에 의해 단락 불량이 발생하기 어려운 적층 세라믹 전자부품을 제공한다.
세라믹 소체(2)의 제1의 단면(2a)에 인출되는 제1의 내부전극(3)이 인출되어 있고, 제2의 단면(2b)에 복수의 제2의 내부전극(4)이 인출되어 있으며, 플로트형 내부전극(7)이, 제1, 제2의 내부전극(3, 4)과 세라믹층을 개재하여 겹쳐지도록 배치되어 있고, 그로 인해 제1, 제2의 유효영역(8, 9)이 형성되어 있으며, 제1의 내부도체(10)가 제1의 단면(2a)으로부터 제1의 유효영역(8)과 적층방향에 있어서 겹쳐지는 영역을 넘어서 연장되어 있고, 제1, 제2의 단면(2a, 2b)을 연결하는 길이방향의 치수를 L, 제1의 내부전극의 길이방향 치수를 X1, 제1의 단면(2a)과 제1의 내부도체의 단부 사이의 거리를 Y1, 제2의 단면(2b)에서 제2의 돌아들어감부(6b)의 단부까지의 거리를 E로 했을 때에, X1＜Y1＜(L-E)로 되어 있는 적층 세라믹 전자부품(1).

Description

적층 세라믹 전자부품{LAMINATED CERAMIC ELECTRONIC PART}
본 발명은 예를 들면 적층 세라믹 콘덴서나 적층 세라믹 서미스터와 같은 적층 세라믹 전자부품에 관한 것이며, 특히 세라믹 소체 내에 플로트(float)형 내부전극이 마련되어 있으면서, 정전용량을 추출하기 위한 복수의 유효영역이 형성되어 있는 적층 세라믹 전자부품에 관한 것이다.
자동차에는 엔진, 에어 컨디셔너 및 에어백 시스템 등의 다양한 시스템이 탑재되어 있다. 또한, 이 시스템들을 각각 제어하기 위해 복수의 ECU(Electrical Control Unit)라고 불리는 제어장치가 탑재되어 있다. ECU에는 다양한 전자부품이 실장되어 있다. 최근, 상기와 같은 시스템의 증대에 따라, 한 대의 자동차에 탑재되는 ECU의 수가 증대해 오고 있다. 그에 따라, ECU 및 ECU에 실장되는 전자부품의 소형화가 강력하게 요구되고 있다. 그 때문에 적층 세라믹 콘덴서 등의 적층 세라믹 전자부품이 많이 사용되고 있다.
적층 세라믹 전자부품에서는, 외부 온도의 변화에 의한 열응력 혹은 실장 기판에 가해지는 휨응력(flexural stress)과 같은 외부로부터의 응력에 의해 세라믹 소체에 크랙이 발생하는 일이 있었다. 크랙이, 다른 전위에 접속되는 내부전극간에 걸쳐지면, 단락 불량을 발생시키는 일이 있었다.
상기 단락을 방지하기 위한 구조가 하기의 특허문헌 1에 개시되어 있다. 도 10은 특허문헌 1에 기재된 적층 세라믹 콘덴서를 나타내는 정면 단면도이다. 적층 세라믹 콘덴서(101)에서는, 세라믹 소체(102) 내에 복수의 제1의 내부전극(103)과 복수의 제2의 내부전극(104)이 배치되어 있다. 복수의 제1의 내부전극(103)은 세라믹 소체(102)의 제1의 단면(102a)에 인출되어 있고, 복수의 제2의 내부전극(104)은 세라믹 소체(102)의 제2의 단면(102b)에 인출되어 있다. 복수의 제1의 내부전극(103)에 전기적으로 접속되도록, 제1의 단면(102a)을 덮는 제1의 외부단자전극(105)이 형성되어 있다. 제1의 외부단자전극(105)은 단면(102a)을 덮고 있는 단자전극 본체부(105a)와, 단자전극 본체부에 이어져 있고, 적어도 세라믹 소체(102)의 제1의 주면(主面)(102c) 및 제2의 주면(102d)에 이르는 돌아들어감부(105b)를 가진다. 단면(102b)측에서도 마찬가지로 제2의 외부단자전극(106)이 형성되어 있다. 외부단자전극(106)도 또한 단자전극 본체부(106a)와 돌아들어감부(106b)를 가진다.
전술한 열응력이나 휨응력에 의한 크랙은 외부단자전극(105, 106)의 돌아들어감부(105b, 106b)의 선단에서 세라믹 소체(102) 내부를 향해 발생하는 경우가 많다. 그래서 적층 세라믹 콘덴서(101)에서는, 제1의 내부전극(103)과 제2의 내부전극(104)이 세라믹층을 개재하여 겹쳐져 있는 부분의 길이, 즉 대향거리(Z)가 돌아들어감부(105b, 106b)간의 거리(R)보다도 작게 되어 있다. 도 10에 화살표 A로 나타내는 바와 같이 돌아들어감부(106b)의 선단에서 세라믹 소체(102) 내부를 향해 크랙이 발생하였다고 해도, 상기 크랙은 한쪽의 전위에 접속되는 제2의 내부전극(104)에 걸쳐져 있을 뿐이므로 단락 불량은 발생하지 않는다.
그러나 실제로 발생하는 크랙은 화살표 A로 나타내는 바와 같이, 돌아들어감부(106b)의 선단에서 적층방향으로만 연장된다고는 할 수 없다. 예를 들면, 화살표B로 나타내는 바와 같이, 돌아들어감부(106b)의 선단에서 경사방향으로 연장되어, 제1, 제2의 내부전극(103, 104)이 대향되어 있는 유효영역에 달하는 경우도 있다. 이 경우에는 역시 단락 불량이 발생하지 않을 수 없었다.
한편 하기의 특허문헌 2에는, 플로트형 내부전극이 사용되고 있으며, 제1, 제2의 유효영역이 세라믹 소체 내에 배치되어 있는 적층 세라믹 콘덴서가 개시되어 있다. 도 11은 특허문헌 2에 기재된 적층 세라믹 콘덴서를 나타내는 정면 단면도이다.
적층 세라믹 콘덴서(111)에서는, 세라믹 소체(112) 내에, 세라믹 소체(112)의 제1의 단면(112a)에 인출된 복수의 제1의 내부전극(113)이 형성되어 있다. 또한, 복수의 제1의 내부전극(113)과 같은 높이 위치에서 복수의 제2의 내부전극(114)이 제2의 단면(112b)에 인출되도록 형성되어 있다. 그리고 제1의 단면(112a, 112b)에는 제1, 제2의 단자전극(115, 116)이 형성되어 있다. 단자전극(115, 116)은 각각 단자전극 본체부(115a, 116a)와 돌아들어감부(115b, 116b)를 가진다.
여기서는, 세라믹 소체(112) 내에 복수의 플로트형 내부전극(117)이 배치되어 있다. 플로트형 내부전극(117)은 세라믹층을 개재하여, 제1의 내부전극(113)과 제2의 내부전극(114)과 대향하고 있다.
따라서, 복수의 제1의 내부전극(113)과, 복수의 플로트형 내부전극(117)이 세라믹층을 개재하여 겹쳐져 있는 부분에 있어서, 용량 추출을 위한 제1의 유효영역이 형성되어 있다. 마찬가지로, 복수의 플로트형 내부전극(117)과, 복수의 제2의 내부전극(114)이 세라믹층을 개재하여 겹쳐져 있는 부분에 있어서, 정전용량을 추출하기 위한 제2의 유효영역이 형성되어 있다.
일본국 공개특허공보 평6-163311호 일본국 공개실용신안공보 소54-5755호
특허문헌 2에 기재된 적층 세라믹 콘덴서(111)에서는, 제1의 유효영역(118)과 제2의 유효영역(119)이 형성되어 있다. 따라서, 도 11에 화살표 C1로 나타내는 바와 같이 경사방향으로 연장되는 크랙이 제1의 외부단자전극(115)의 돌아들어감부(115b)의 선단에서 경사방향으로 연장되도록 발생하였다고 해도, 제2의 유효영역(119)측에 있어서 단락이 방지된다.
반대로, 제2의 외부단자전극(116)측에 있어서, 돌아들어감부(116b)의 선단에서 화살표 C2로 나타내는 바와 같이 경사방향으로 연장되는, 제2의 유효영역에 이르는 크랙 C2가 발생하였다고 해도, 제1의 유효영역(118)측에 있어서 단락이 방지된다.
따라서, 도 10에 나타낸 적층 세라믹 콘덴서(101)의 경우에는 경사방향으로 연장되는 크랙 B가 발생하면 단락 불량이 발생한 데 반해, 적층 세라믹 콘덴서(111)에서는 경사방향으로 연장되는 크랙 C1 또는 크랙 C2가 발생하였다고 해도 단락은 발생하지 않는다.
그러나 상기 크랙 C1 및 크랙 C2가 동시에 발생하는 경우도 있다. 그 경우에는 역시 단락하게 된다.
본 발명의 목적은 상술한 종래 기술의 결점을 해소하여, 외부단자전극의 돌아들어감부에서 세라믹 소체 내부로 연장되는 크랙이 발생하였다고 해도, 상기 크랙에 의한 단락 불량을 보다 확실하게 방지할 수 있는 적층 세라믹 전자부품을 제공하는 것에 있다.
본원의 제1의 발명에 따른 적층 세라믹 전자부품은, 복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제1, 제2의 주면과, 서로 대향하는 제1, 제2의 단면을 가지며, 제1, 제2의 주면을 연결하는 방향이 적층방향인 세라믹 소체와, 상기 제1의 단면상에 형성된 제1의 단자전극 본체부와, 제1의 단자전극 본체부에 이어져 있으면서, 상기 제1, 제2의 주면에 돌아들어가 있는 제1의 돌아들어감부를 가지는 제1의 외부단자전극과, 상기 제2의 단면상에 형성된 제2의 단자전극 본체부와, 제2의 단자전극 본체부에 이어져 있고, 상기 제1의 주면 및 상기 제2의 주면에 돌아들어가 있는 제2의 돌아들어감부를 가지는 제2의 외부단자전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 외부단자전극과 전기적으로 접속되도록 상기 제1의 단면에 인출된 제1의 내부전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부전극과 동일 평면상에 형성되어 있으면서, 상기 제2의 외부단자전극과 전기적으로 접속되도록 상기 제2의 단면에 인출된 제2의 내부전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 단면 및 상기 제2의 단면 중 어느 것에도 인출되어 있지 않으며, 특정한 상기 세라믹층을 개재하여 상기 제1의 내부전극 및 제2의 내부전극과 각각 대향하고 있는 플로트형 내부전극을 구비하고, 상기 제1의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 의해 제1의 유효영역이 형성되어 있고, 상기 제2의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 있어서 제2의 유효영역이 형성되어 있는 적층 세라믹 전자부품이며, 하기의 구성을 구비하는 것을 특징으로 한다. 즉, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1 및 제2의 주면 중 적어도 한쪽과 상기 제1의 유효영역 사이에 있어서, 적어도 상기 적층방향에 있어서 상기 제1의 유효영역과 겹쳐지도록, 상기 제1, 제2의 주면과 평행하게 연장된 제1의 내부도체를 더 구비하고, 상기 세라믹 소체의 상기 제1의 단면과 상기 제2의 단면을 연결하는 길이방향 치수를 L, 상기 길이 치수 L을 따른 길이방향을 따르는 상기 제1의 내부전극의 길이 치수를 X1, 상기 제1의 단면과 상기 제1의 내부도체에 있어서의 상기 제2의 단면측의 단부 사이의 거리를 Y1, 상기 제2의 단면에서 상기 제2의 돌아들어감부의 단부까지의 거리를 E로 했을 때에, X1＜Y1＜(L-E)를 만족하면서, 상기 세라믹 소체 내에 있어서, 상기 제1의 내부도체와 동일 평면상에 다른 내부도체가 존재하지 않는 것을 특징으로 한다.
본원의 제2의 발명은, 복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제1, 제2의 주면과, 서로 대향하는 제1, 제2의 단면을 가지며, 제1, 제2의 주면을 연결하는 방향이 적층방향으로 되어 있는 세라믹 소체와, 상기 제1의 단면상에 형성된 제1의 단자전극 본체부와, 제1의 단자전극 본체부에 이어져 있으면서, 상기 제1, 제2의 주면에 돌아들어가 있는 제1의 돌아들어감부를 가지는 제1의 외부단자전극과, 상기 제2의 단면상에 형성된 제2의 단자전극 본체부와, 제2의 단자전극 본체부에 이어져 있고, 상기 제1의 주면 및 상기 제2의 주면에 돌아들어가 있는 제2의 돌아들어감부를 가지는 제2의 외부단자전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 외부단자전극과 전기적으로 접속되도록 상기 제1의 단면에 인출된 제1의 내부전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부전극과 동일 평면상에 형성되어 있으면서, 상기 제2의 외부단자전극과 전기적으로 접속되도록 상기 제2의 단면에 인출된 제2의 내부전극과, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 단면 및 상기 제2의 단면 중 어느 것에도 인출되어 있지 않으며, 특정한 상기 세라믹층을 개재하여 상기 제1의 내부전극 및 제2의 내부전극과 각각 대향하고 있는 플로트형 내부전극을 구비하고, 상기 제1의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 의해 제1의 유효영역이 형성되어 있고, 상기 제2의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 있어서 제2의 유효영역이 형성되어 있는 적층 세라믹 전자부품이며, 하기의 구성을 구비하는 것을 특징으로 한다. 즉, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1 및 제2의 주면 중 적어도 한쪽과, 상기 제1의 유효영역 사이에 있어서, 적어도 상기 적층방향에 있어서 상기 제1의 유효영역과 겹쳐지도록, 상기 제1, 제2의 주면과 평행하게 연장된 제1의 내부도체와, 상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부도체와는 전기적으로 절연되도록 상기 제1의 내부도체와 동일 평면상에 형성된 제2의 내부도체를 더 구비하며, 상기 세라믹 소체의 상기 제1의 단면과 제2의 단면을 연결하는 길이방향의 치수를 L, 상기 길이방향을 따른 상기 제1의 내부전극의 길이 치수를 X1, 상기 길이방향을 따른 상기 제2의 내부전극의 길이 치수를 X2, 상기 제1의 단면과, 상기 제1의 내부도체에 있어서의 상기 제2의 단면측의 단부 사이의 거리를 Y1, 상기 제2의 단면과, 상기 제2의 내부도체에 있어서의 상기 제1의 단면측의 단부 사이의 거리를 Y2, 상기 제2의 단면에서 상기 제2의 돌아들어감부의 단부까지의 거리를 E로 했을 때에, Y1＞Y2, X1＜Y1＜(L-E), 및 Y2＜X2를 만족하는 것을 특징으로 한다.
제2의 발명에 따른 적층 세라믹 전자부품에서는, 바람직하게는 상기 제1, 제2의 내부전극간의 거리를 G1, 상기 제1, 제2의 내부도체간의 거리를 G2로 하고, 상기 길이방향을 따른 플로트형 내부전극의 길이 치수를 X3으로 했을 때에, G1=G2=(L-X3)으로 되어 있다. 이 경우에는, 단일 도체 패턴을 가지는 복수장의 세라믹 그린시트를 적층함으로써, 제2의 발명에 따른 적층 세라믹 전자부품을 용이하게 얻을 수 있다.
본 발명에 따른 적층 세라믹 전자부품에서는, 바람직하게는 Y1≥L/2로 되어 있으며, 그로 인해 제2의 단면측의 제2의 돌아들어감부 선단에 있어서의 크랙이 보다 우선적으로 발생하기 쉬워져, 제1의 외부단자전극의 제1의 돌아들어감부 선단측에서의 크랙의 발생을 보다 확실하게 방지할 수 있다.
또한, 바람직하게는 Y1≤(L-X2)로 되어 있으며, 그 경우에는 제2의 외부단자전극의 제2의 돌아들어감부 선단에서 한층 더 우선적으로 크랙을 발생시킬 수 있다.
본 발명에 따른 적층 세라믹 전자부품에서는, 바람직하게는, 상기 제1의 단면과 상기 제1의 유효영역 사이의 거리를 F1, 상기 제2의 단면과 상기 제2의 유효영역 사이의 거리를 F2로 하고, 상기 제1의 단면과 상기 제1의 돌아들어감부의 선단 사이의 거리를 E0으로 했을 때에 F1＜E0이면서 F2＜E가 된다. 이 경우에는 제1, 제2의 외부단자전극의 제1, 제2의 돌아들어감부와 상기 제1, 제2의 유효영역이 세라믹 소체의 적층방향에 있어서 겹쳐지지 않는다. 따라서 제1, 제2의 돌아들어감부의 선단에서 적층방향으로 연장되는 크랙이 발생하였다고 해도 상기 크랙에 의한 단락 불량이 발생하지 않는다.
본 발명에 따른 적층 세라믹 전자부품에서는, 바람직하게는, 상기 플로트형 내부전극이 상기 제1, 제2의 유효영역에 있어서 적층방향 최외측에 위치되어 있다. 그로 인해, 제1의 내부도체 또는 제1, 제2의 내부도체와 플로트형 내부전극 사이에 정전용량을 발생시키고, 그로 인해 설계 단계에서 정전용량을 조정할 수 있다. 이 경우, 상기 세라믹 소체 내에 있어서, 상기 제1의 유효영역의 적층방향 한쪽에 상기 제1의 내부도체가 배치되어도 되고, 혹은 상기 제1의 유효영역의 상기 적층방향 양쪽에 상기 제1의 내부도체가 각각 배치되어도 된다.
제1의 발명에 따른 적층 세라믹 전자부품에서는 X1＜Y1＜(L-E)로 되어 있기 때문에, 열응력 등의 외부로부터의 응력이 가해졌을 때에 세라믹 소체 내에 발생하는 내부응력이, 제1의 유효영역측과 제2의 유효영역측 사이에서 언밸런스하게 된다. 즉, 제1의 내부도체가 존재하지 않는 제2의 단면측에 있어서, 소결시의 제1의 내부도체의 수축에 의한 인장응력이 잔류하게 되기 때문에, 외부응력이 가해졌을 때에, 제1의 돌아들어감부의 선단에 비해 제2의 돌아들어감부의 선단에서 크랙이 발생하기 쉬워진다.
따라서 제1의 발명에 의하면, 크랙이 우선적으로 제2의 전극 돌아들어감부의 선단에서 발생하여, 제1의 전극 돌아들어감부의 선단에서 발생하기 어렵기 때문에, 제1의 유효영역에서 확실하게 단락이 방지된다.
제2의 발명에 따른 적층 세라믹 전자부품에서는 Y1＞Y2, X1＜Y1＜(L-E) 및 Y2＜X2로 되어 있기 때문에, 외부로부터의 응력에 의한 내부응력이 제2의 단면측에 있어서 제1의 단면측 부분보다도 커진다. 그 때문에, 크랙이 발생하는 경우에는 제1의 돌아들어감부의 선단이 아니라, 제2의 돌아들어감부의 선단에서 우선적으로 발생하기 때문에, 제1의 유효영역측에 있어서 단락 불량을 확실하게 방지할 수 있다.
도 1은 본 발명의 제1의 실시형태의 적층 세라믹 콘덴서의 외관을 나타내는 사시도이다.
도 2는 본 발명의 제1의 실시형태에 따른 적층 세라믹 콘덴서의 정면 단면도이며, 도 1의 Ⅱ-Ⅱ선을 따르는 단면도이다.
도 3은 제1의 실시형태의 적층 세라믹 콘덴서에 있어서의 크랙 발생 상태를 설명하기 위한 정면 단면도이다.
도 4는 제1의 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 정면 단면도이다.
도 5는 제1의 실시형태의 다른 변형예에 따른 적층 세라믹 콘덴서의 정면 단면도이다.
도 6은 본 발명의 제2의 실시형태에 따른 적층 세라믹 콘덴서의 정면 단면도이다.
도 7은 제2의 실시형태의 변형예에 따른 적층 세라믹 콘덴서의 정면 단면도이다.
도 8은 도 7에 나타낸 변형예의 적층 세라믹 콘덴서를 얻기 위한 세라믹 적층체를 준비하는 공정을 설명하기 위한 모식적 평면도이다.
도 9는 제2의 실시형태의 적층 세라믹 콘덴서의 다른 변형예를 설명하기 위한 정면 단면도이다.
도 10은 종래의 적층 세라믹 콘덴서를 나타내는 정면 단면도이다.
도 11은 종래의 적층 세라믹 콘덴서의 다른 예를 나타내는 정면 단면도이다.
이하, 도면을 참조하면서 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 명확하게 한다.
도 1은 본 발명의 제1의 실시형태에 따른 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서의 외관을 나타내는 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따르는 단면도이다. 적층 세라믹 콘덴서(1)는 세라믹 소체(2)를 가진다. 세라믹 소체(2)는 후술하는 제1, 제2의 내부전극 등과 함께 세라믹스 일체 소결법에 의해 소성된 세라믹 소결체로 이루어진다.
상기 세라믹 소체(2)는 직방체상의 형상을 가진다. 세라믹 소체(2)는 서로 대향하는 제1, 제2의 단면(2a, 2b)과, 서로 대향하는 제1, 제2의 주면(2c, 2d)을 가진다. 또한 도 1에 나타내는 측면(2e)과, 측면(2e)에 서로 대향하는 반대측의 측면을 가진다. 또한 제1, 제2의 주면(2c, 2d)을 연결하는 방향을 적층방향으로 한다. 이는 후술하는 제조방법에서 나타내는 바와 같이 내부도체 패턴이 형성된 복수장의 세라믹 그린시트를 적층해서 얻어진 세라믹 적층체를 소성함으로써 세라믹 소체(2)가 얻어지고 있기 때문에, 상기 적층방향이 제1, 제2의 주면(2c, 2d)을 연결하는 방향이 되는 것에 따른다.
세라믹 소체(2) 내에는 복수의 제1의 내부전극(3)이 마련되어 있다. 복수의 제1의 내부전극(3)은 제1의 단면(2a)에 인출되어 있다. 또한, 복수의 제1의 내부전극(3)과 각각 같은 높이 위치에, 복수의 제2의 내부전극(4)이 형성되어 있다. 복수의 제2의 내부전극(4)은 제2의 단면(2b)에 인출되어 있다. 복수의 제1의 내부전극(3)과 복수의 제2의 내부전극(4)은 세라믹 소체(2)의 단면(2a, 2b)을 연결하는 길이방향 중앙의 갭을 두고 선단끼리 대향되어 있다.
또한 세라믹 소체(2)의 제1의 단면(2a)을 덮도록, 제1의 외부단자전극(5)이 형성되어 있다. 제1의 외부단자전극(5)은 제1의 단면(2a)을 덮는 제1의 단자전극 본체부(5a)와, 제1의 단자전극 본체부(5a)에 이어져 있으면서, 제1, 제2의 주면(2c, 2d)에 돌아들어가 있는 제1의 돌아들어감부(5b)를 가진다. 마찬가지로, 제2의 단면(2b)을 덮도록 제2의 외부단자전극(6)이 형성되어 있다. 제2의 외부단자전극(6)은 제2의 단면(2b)상에 형성된 제2의 단자전극 본체부(6a)와, 단자전극 본체부(6a)에 이어져 있고, 제1, 제2의 주면(2c, 2d)에 돌아들어가 있는 제2의 돌아들어감부(6b)를 가진다.
또한 본 실시형태에서는, 제1의 돌아들어감부(5b) 및 제2의 돌아들어감부(6b)는 각각 제1, 제2의 주면(2c, 2d)뿐만 아니라, 측면(2e) 및 다른쪽의 측면에도 이르고 있다. 단, 본 발명에서는, 돌아들어감부는 반드시 측면(2e) 및 반대측의 측면에 이르고 있지 않아도 된다.
또한 세라믹 소체(2) 내에는 복수의 플로트형 내부전극(7)이 형성되어 있다. 플로트형 내부전극(7)은 제1의 내부전극(3)과 대향하도록, 또한 복수의 제2의 내부전극(4)과 대향하도록 형성되어 있다. 즉, 도 2에 나타내는 바와 같이, 복수의 제1의 내부전극(3)과 복수의 플로트형 내부전극(7)이 세라믹층을 개재하여 적층되어 있는 부분에 있어서, 제1의 정전용량 추출 부분으로서의 제1의 유효영역(8)이 형성되어 있다. 마찬가지로, 복수의 플로트형 내부전극(7)과 복수의 제2의 내부전극(4)이 세라믹층을 개재하여 겹쳐져 있는 부분에 의해, 제2의 정전용량 추출 부분으로서의 제2의 유효영역(9)이 형성되어 있다. 따라서 본 실시형태에서는, 제1의 유효영역과 제2의 유효영역이 직렬로 접속된 시리즈 접속형의 적층 콘덴서가 구성된다.
플로트형 내부전극(7)은 제1의 단면(2a)에는 이르고 있지 않으며, 또한 제2의 단면(2b)에도 이르고 있지 않다.
본 실시형태의 적층 세라믹 콘덴서(1)에서는, 상기 제2의 유효영역(9)이 마련되어 있는 부분의 아래쪽에, 복수의 제1의 내부도체(10)가 마련되어 있다. 복수의 제1의 내부도체(10)는 제2의 단면(2b)에 인출되어 있고, 선단은 제1, 제2의 유효영역(8, 9) 사이의 부분에 위치하고 있다.
복수의 제1의 내부도체(10)는 상기와 같이 제1의 단면(2a)으로부터 제1의 유효영역의 아래쪽을 통과하여, 선단이 제1, 제2의 유효영역(8, 9) 사이에 이르고 있다.
또한 본 실시형태에서는, 제1의 내부도체(10)는 제1의 단면(2a)에 인출되어 있지만, 제1의 단면(2a)에 반드시 인출되어 있을 필요는 없다. 바꿔 말하면, 제1 및 제2의 주면(2c, 2d)과 평행하게 연장되면서, 제1의 유효영역(8)과 적층방향에 있어서 겹쳐지는 부분을 적어도 가지도록, 제1의 내부도체(10)가 마련되어 있으면 된다. 또한, 제1의 내부도체(10)는 복수 형성될 필요는 없으며, 또한 3층 이상의 제1의 내부도체(10)가 형성되어 있어도 된다.
또한, 제1의 유효영역(8)과 제2의 유효영역(9)은 세라믹 소체(2)의 중심을 지나 상기 적층방향으로 연장되는 가상 중심선에 대하여 대칭으로 배치되는 것이 바람직하다. 그로 인해 제1의 유효영역(8)측 및 제2의 유효영역(9)측 부분에서의 잔류응력이 거의 동등해져, 제1의 내부도체(10)를 마련한 것에 따른 후술하는 내부응력의 밸런스성이 확실하게 확보된다.
본 실시형태의 적층 세라믹 콘덴서(1)에서는, 세라믹 소체의 제1의 단면(2a)과 제2의 단면(2b)을 연결하는 길이방향 치수를 L, 이 길이방향을 따른 제1의 내부전극의 길이 치수를 X1, 제1의 단면(2a)과 제1의 내부도체(10)에 있어서의 제2의 단면측의 단부(10a) 사이의 거리를 Y1, 제2의 단면(2b)에서 제2의 돌아들어감부(6b)의 단부까지의 거리를 E로 했을 때에, X1＜Y1＜(L-E)로 되어 있으면서, 제1의 내부도체(10)와 동일 평면상에 다른 내부도체가 존재하지 않는다.
따라서, 외부로부터의 열응력이나 휨응력이 가해져서 크랙이 발생하려고 해도, 크랙은 제2의 돌아들어감부(6b)의 선단에서 세라믹 소체(2) 내부를 향해 연장되게 되어, 제1의 돌아들어감부(5b)의 선단에서는 크랙이 발생하지 않는다. 그로 인해, 가령 도 3에 화살표 C3으로 나타내는 바와 같이 크랙이 발생하였다고 해도, 제1의 유효영역(8)측에 있어서 크랙이 발생하지 않기 때문에, 단락 불량을 확실하게 방지할 수 있다.
즉, 본 실시형태는 크랙이 발생하는 것을 시인한 뒤에, 제1, 제2의 유효영역(8, 9) 중, 제2의 유효영역(9)측에서만 크랙을 발생시키고, 제1의 유효영역(8)에는 크랙이 이르지 않도록 해서 단락 불량을 방지한 것에 특징을 가진다.
이는 제1의 내부도체(10)가, 세라믹 소체(2) 내에 있어서, 제1의 단면(2a) 측에 치우쳐 형성되어 있기 때문에, 세라믹 소체(2)를 얻기 위한 소결 공정에 있어서, 잔류 내부응력이 세라믹 소체(2)의 제1의 단면(2a)측 부분과 제2의 단면(2b)측 의 부분에서 언밸런스해지는 것에 따른다. 즉, 제1의 내부도체(10)의 수축에 의해, 제2의 단면(2b)측의 세라믹 소체 부분이 당겨지게 되고, 상기 당겨짐에 의해 발생한 잔류응력이 세라믹 소체(2)의 제2의 단면(2b)측 부분에 잔류하게 된다. 그 때문에, 최종적으로 얻어진 적층 세라믹 콘덴서(1)에 외부응력이 가해졌을 경우, 크랙은 제2의 돌아들어감부(6b)의 선단에서 세라믹 소체(2) 내부를 향해 발생하게 된다. 따라서, 제1의 유효영역(8)측에서의 크랙의 발생을 확실하게 방지하고, 그로 인해 단락 불량이 방지된다.
또한, 제1의 내부도체(10)는 적층방향에 있어서 제1의 유효영역(8)과 겹쳐지는 위치에 적어도 존재하고 있다. 그 때문에, 크랙이 제2의 돌아들어감부(6b)의 선단에서 제1의 내부도체(10)측으로 연장되어 왔다고 해도, 제1의 내부도체(10)의 존재에 의해 크랙의 진전이 억제된다. 그로 인해서도, 제1의 유효영역(8)으로의 크랙의 침입을 방지할 수 있다.
또한, 제1의 내부도체(10)의 단부(10a)가 제2의 단면(2b)측에 지나치게 근접하면, 크랙에 의해 제1의 내부도체(10)와 제2의 내부전극(4) 사이에 단락 불량이 발생할 우려가 있다. 그 때문에, 상기와 같이 Y1＜(L-E)로 되어 있으며, 그로 인해 제1의 내부도체(10)와 제2의 내부전극(4) 사이의 단락 불량이 방지되고 있다.
또한 본 실시형태에서는, 제1의 단면(2a)측의 세라믹 소체(2) 부분에서는, 제1의 내부도체(10)의 존재에 의해 물리적으로 보강되어 있다. 이에 반해, 제2의 단면(2b)측 부분은 상대적으로 강도가 낮게 되어 있다. 이와 같은 강도의 언밸런스에 의해서도, 제2의 돌아들어감부(6b)의 선단측에서 우선적으로 크랙이 발생하게 된다.
또한, 상기 세라믹 소체(2)의 제1의 단면(2a)측 부분과, 제2의 단면(2b)측 부분간의 언밸런스성을 크게 하기 위해서는, Y1≥L/2로 하는 것이 보다 바람직하다. 즉, 제1의 내부도체(10)의 단부(10a)를 제1, 제2의 단면(2a, 2b)간의 중심 또는 중심보다도 제2의 단면(2b)측에 위치시키는 것이 바람직하다. 그로 인해, 제2의 돌아들어감부(6b)의 선단에서 한층 더 우선적으로 크랙을 발생시킬 수 있다.
나아가, 상기 단락 불량을 보다 확실하게 방지하기 위해서는, 상기 길이방향을 따른 제2의 내부전극(4)의 길이 치수를 X2로 했을 때에, 1≤(L-X2)인 것이 바람직하다. 즉, 제1의 내부도체(10)의 단부(10a)를, 제2의 내부전극(4)의 선단 또는 선단보다도 제1의 단면(2a)측에 위치시킴으로써, 제1의 단면(2a)측에 세라믹 소체 부분을 보다 효과적으로 보강할 수 있고, 또한 크랙의 제1의 유효영역(8)측으로의 진전을 보다 확실하게 방지할 수 있다. 그로 인해, 단락 불량을 보다 확실하게 방지할 수 있다.
또한, 크랙은 외부단자전극(5, 6)의 제1, 제2의 돌아들어감부(5b, 6b)의 선단에 집중하는 전계에 기인하는 경우도 있기 때문에, 크랙을 유발시키고 싶은 제2의 외부단자전극(6)을 입력측에 접속하도록 적층 세라믹 콘덴서(1)를 실장 기판에 실장하는 것이 바람직하다. 이 경우에는 실장시에 적층 세라믹 콘덴서(1)의 방향성을 고려할 필요가 있다. 따라서, 적층 세라믹 콘덴서(1)의 외표면에, 제2의 단면(2b)이 어느 쪽인지 알 수 있도록 예를 들면 마킹을 실시하는 것이 바람직하다. 이 마킹은 도료의 인쇄 혹은 레이저 마킹 등의 적절한 방법으로 형성할 수 있다.
상기 실시형태의 적층 세라믹 콘덴서(1)에 있어서, 세라믹 소체(2)를 구성하는 재료에 대해서는 적절한 유전체 세라믹스를 이용할 수 있다. 이러한 유전체 세라믹스로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹스를 이용할 수 있다. 또한, 이들 주성분에 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분이 첨가된 유전체 세라믹스를 이용해도 된다.
또한, 외부단자전극(5, 6)은 적절한 도전성 재료에 의해 형성할 수 있다. 예를 들면, Cu, Ni, Ag, Pd, Au 또는 Ag-Pd 합금 등의 도전성 재료를 이용할 수 있다. 또한, 외부단자전극(5, 6)은 복수의 전극층을 적층한 구조여도 된다. 내부전극(3, 4)으로서 Ni를 이용할 경우, 내부전극과 외부단자전극(5, 6)의 접합성을 높이기 위해, 외부단자전극(5, 6)의 내부전극(3, 4)과 직접 접속되는 층을 Cu나 Ni 등의 비금속으로 형성하는 것이 바람직하다.
상기 외부단자전극(5, 6)은 내부전극(3, 4) 및 세라믹 소체(2)와 동시 소성해서 형성되어도 된다. 또한, 외부단자전극(5, 6)은 세라믹 소체(2)를 얻은 후에, 도전 페이스트의 도포·베이킹 혹은 도금 등에 의해 형성되어도 된다.
상기 외부단자전극(5, 6)의 두께는 가장 두꺼운 부분을 20∼100㎛ 정도로 하는 것이 바람직하다.
또한, 외부단자전극(5, 6)의 외표면에는 솔더링성을 높이는 등의 목적을 수행하기 위해 적절한 도금막을 형성해도 된다. 이러한 도금막을 형성하는 재료에 대해서도 특별히 한정되지 않으며, Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 들 수 있다. 상기 도금막의 1층당 두께는 1∼10㎛ 정도로 하는 것이 바람직하다.
또한, 상기 외부단자전극(5, 6)과, 외표면에 형성되는 도금막 사이에, 응력 완화용의 수지층을 개재시켜도 된다.
상기 제1, 제2의 내부전극(3, 4), 플로트형 내부전극(7) 및 제1의 내부도체(10)에 대해서도, 적절한 도전성 재료를 이용해서 형성할 수 있다. 이러한 재료에 대해서도, 전술한 외부단자전극(5, 6)을 형성하는 금속과 동일한 금속 혹은 합금을 적절하게 이용할 수 있다. 내부전극(3, 4), 플로트형 내부전극(7) 및 제1의 내부도체(10)의 소성 후의 두께는 0.5∼2.0㎛ 정도로 하는 것이 바람직하다. 또한, 제1, 제2의 내부전극(3, 4), 플로트형 내부전극(7) 및 제1의 내부도체(10)는 다른 금속으로 형성되어도 되고, 동일한 금속으로 형성되어도 되지만, 바람직하게는 동일한 금속을 이용함으로써 제조 공정의 간략화를 달성할 수 있다.
상기 적층 세라믹 콘덴서(1)의 제법의 일례를 설명한다. 상기 세라믹 소체(2)를 얻기 위한 유전체 세라믹 분말과, 바인더 수지 및 용제 등을 혼합해서 이루어지는 세라믹 슬러리를 이용해서 세라믹 그린시트를 얻는다. 이 세라믹 그린시트상에, 상기 제1, 제2의 내부전극(3, 4), 플로트형 내부전극(7) 또는 제1의 내부도체(10) 등을 형성하기 위해, 도전 페이스트를 스크린 인쇄 등으로 부여하여 내부도체 패턴을 형성한다. 이 내부도체 패턴이 형성된 복수장의 세라믹 그린시트를 소정 매수 적층하고, 위아래에 무지의 세라믹 그린시트를 소정 매수 적층하여 마더 적층체를 얻는다. 이 마더 적층체를 두께방향으로 가압한 후, 각각의 적층 세라믹 콘덴서체의 적층체로 절단한다. 얻어진 각각의 적층 세라믹 콘덴서체의 적층체를 소성하여 세라믹 소체(2)를 얻는다. 세라믹 소체(2)를 얻은 후에, 상기 외부단자전극(5, 6)을 형성하기 위한 도전 페이스트를 도포하고 베이킹하여 외부단자전극(5, 6)을 형성한다.
전술한 바와 같이, 외부단자전극(5, 6)은 적층체상에 도전 페이스트를 도포하고, 소성시에 내부전극(3, 4) 등과 동시에 베이킹하여 형성해도 된다.
도 4는 제1의 실시형태의 적층 세라믹 콘덴서(1)의 변형예에 따른 적층 세라믹 콘덴서(21)를 나타내는 정면 단면도이다. 적층 세라믹 콘덴서(21)에서는 제1, 제2의 돌아들어감부(5b, 6b)의 선단과 세라믹 소체(2)에 있어서의 전술한 적층방향에 있어서, 제1, 제2의 유효영역(8, 9)이 각각 겹쳐져 있는 것을 제외하고는 제1의 실시형태와 다르다.
즉, 제1의 실시형태의 적층 세라믹 콘덴서(1)에서는, 돌아들어감부(5b)와 제1의 유효영역(8)이 적층방향에 있어서 겹쳐져 있지 않고, 제2의 돌아들어감부(6b)와 제2의 유효영역(9)이 적층방향에 있어서 겹쳐져 있지 않았다. 이에 반해, 본 변형예에서는 제1의 유효영역과 제1의 주면(2c) 및 제2의 주면(2)에서의 적어도 한쪽과 제1의 유효영역 사이에 있어서, 제1의 단면(2a)과 제1의 돌아들어감부(5b)의 단부까지의 거리를 E0, 제2의 단면(2b)과 제2의 돌아들어감부(6b)의 단부 사이의 거리를 E, 제1의 단면(2a)과 제1의 유효영역(8) 사이의 거리를 F1, 제2의 단면(2b)과 제2의 유효영역(9) 사이의 거리를 F2로 했을 때에, E0＞F1이면서 E＞F2로 되어 있다. 제1의 돌아들어감부(5b)와 제1의 유효영역(8)이 겹쳐져 있고, 제2의 돌아들어감부(6b)와 제2의 유효영역(9)이 겹쳐져 있다.
제1의 실시형태에서는, 제1의 돌아들어감부(5b)에 대하여, 제2의 돌아들어감부(6b)측에서 우선적으로 크랙이 발생하지만, 이 크랙이 연장되는 방향이 적층방향인 경우, 제2의 유효영역(9)에는 침입하지 않고, 제2의 유효영역(9)과 제2의 단면(2b) 사이의 부분, 즉 제2의 내부전극(4)만이 세라믹층을 개재하여 겹쳐져 있을 뿐인 부분에 크랙이 연장되는 경우가 있다. 이 경우에는, 제1의 유효영역(8)측에 있어서 단락이 방지되지만, 제2의 외부단자전극(6)으로부터의 전기적 경로의 일부 혹은 전부가 단절되게 된다. 그 때문에, 제1의 유효영역(8)의 일부 또는 전부가 기능하지 않게 될 우려가 있으며, 정전용량이 극단으로 저하하게 된다.
이에 반해, 본 변형예에서는, 예를 들면 제2의 돌아들어감부(6b)에서 화살표 C4로 나타내는 방향으로 크랙이 진전되었을 경우, 제2의 유효영역(9)에서의 단락 불량이 발생한다. 그 결과, 제2의 외부단자전극(6)과 플로트형 내부전극(7)이 크랙에 의해 전기적으로 접속되는 전기적 경로가 남는다. 따라서, 제1의 유효영역(8)이 정상적으로 기능할 수 있다. 따라서, 본 변형예에 의하면 단락 불량을 확실하게 방지할 수 있을 뿐만 아니라, 제1의 유효영역(8)에 의한 정전용량의 일부 또는 전부를 확실하게 추출할 수 있다.
또한, 본 변형예에서는 제1, 제2의 유효영역(8, 9)을 크게 할 수 있으므로 대용량화를 진척시킬 수 있다.
도 5는 제1의 실시형태의 적층 세라믹 콘덴서의 또 다른 변형예에 따른 적층 세라믹 콘덴서를 나타내는 정면 단면도이다. 도 5에 나타내는 적층 세라믹 콘덴서(31)에서는 제1, 제2의 유효영역(8, 9)이 도 4에 나타낸 변형예의 세라믹 콘덴서(21)와 동일하게 되어 있다. 덧붙여, 적층 세라믹 콘덴서(31)에서는, 복수의 제1의 내부도체(10)에 더해서, 제1의 유효영역(8)의 위쪽에도 복수의 제1의 내부도체(10A, 10A)가 형성되어 있다. 그로 인해, 적층 세라믹 콘덴서(31)에서는, 적층방향에 있어서의 방향성을 없앨 수 있다. 이와 같이, 복수의 제1의 내부도체는 제1, 제2의 내부전극(3, 4)과 플로트형 내부전극이 겹쳐져 있는 부분의 적층방향 양쪽에 배치되어 있어도 되고, 전술한 실시형태 및 도 4에 나타낸 적층 세라믹 콘덴서(31)와 같이, 적층방향 한쪽에만 배치되어 있어도 된다.
도 6은 본 발명의 제2의 실시형태에 따른 적층 세라믹 콘덴서의 정면 단면도이다. 본 실시형태의 적층 세라믹 콘덴서(41)에서는, 제1의 내부도체(10, 10)와 같은 높이 위치에 있어서 제1의 내부도체(10)와 전기적으로 절연된 제2의 내부도체(42, 42)가 배치되어 있는 것을 제외하고는, 제1의 실시형태의 적층 세라믹 콘덴서(1)와 동일하게 구성되어 있다. 제2의 내부도체(42, 42)는 제2의 단면(2b)에 인출되어 있다. 단, 제2의 내부도체(42)는 반드시 제2의 단면(2b)에 인출되어 있을 필요는 없다.
또한, 제2의 내부도체(42)의 전술한 길이방향 치수를 Y2로 했을 때에, Y1＞Y2이면서 Y2＜X2로 되어 있다. 또한, 제1의 실시형태와 마찬가지로 X1＜Y1＜(L-E)로 되어 있다.
Y1＞Y2로 되어 있기 때문에, 제1의 내부도체(10)의 소성시의 수축은 제2의 내부도체(42)의 소성시의 수축보다도 강하게 발생하며, 따라서 제2의 내부도체(42)가 마련되어 있지만, 본 실시형태에서도 제1의 실시형태의 적층 세라믹 콘덴서(1)의 경우와 마찬가지로, 제2의 단면(2b)측의 세라믹 소체 부분에서의 잔류응력이 제1의 단면(2a)측의 세라믹 소체 부분에서의 잔류응력보다도 커진다. 따라서 본 실시형태에서도, 크랙이 발생하는 경우에는, 제2의 단면(2b)측에 배치되어 있는 제2의 외부단자전극(6)의 제2의 돌아들어감부(6b)의 선단에서 세라믹 소체(2) 내부를 향해 연장되게 된다. 따라서, 본 실시형태에서도 제1의 실시형태의 경우와 마찬가지로, X1＜Y1＜(L-E)로 되어 있으면서 Y2＜X2로 되어 있으므로, 크랙이 발생할 경우에는 확실하게 제2의 돌아들어감부(6b)측에서 크랙이 발생하고, 제1의 유효영역(8)에서 단락 불량이 확실하게 방지된다.
도 7은 제2의 실시형태의 적층 세라믹 콘덴서의 변형예에 따른 적층 세라믹 콘덴서를 나타내는 정면 단면도이다. 본 변형예의 적층 세라믹 콘덴서(51)에서는, 제1의 내부도체(10) 및 제2의 내부도체(42)에 더해서, 제1의 내부도체(10A) 및 제2의 내부도체(42A)가 마련되어 있다. 제1의 내부도체(10A)는 유효영역(8)의 위쪽에 배치되어 있고, 제2의 내부도체(42A)는 세라믹 소체(2)의 유효영역(9)보다도 위쪽이자, 제2의 단면(2b)측에 배치되어 있다. 이와 같이 제1, 제2의 내부도체는 유효영역(8, 9)의 아래쪽뿐만 아니라 위쪽에도 배치되어 있어도 된다. 그리고 본 변형예에서는 세라믹 소체(2)의 제1의 주면(2c)측과 제2의 주면(2d)측이 세라믹 소체의 중심을 지나, 길이방향으로 연장되는 중심선에 대하여 대칭으로 배치되어 있기 때문에, 적층방향 양쪽에 있어서의 방향성을 없애는 것이 가능하게 되어 있다.
덧붙여, 제1, 제2의 내부전극(3, 4) 사이의 거리를 G1, 제1의 내부도체(10, 10A)와, 제2의 내부도체(42, 42A) 사이의 거리를 G2, 길이방향을 따른 플로트형 내부전극(7)의 치수를 X3으로 했을 때에, G1=G2=(L-X3)으로 되어 있다. 따라서, 도 8에 모식적 평면도로 나타내는 바와 같이, 단일 도체 패턴(52)을 가지는 복수장의 세라믹 그린시트(53)를 이용해서, 적층 세라믹 콘덴서(51)를 위한 세라믹 소체(2)를 얻을 수 있다. 즉, 복수의 직사각형의 도체 패턴(52)이 소정 간격으로 인쇄된 복수장의 세라믹 그린시트(53)를 준비하고, 최종적으로 얻어지는 적층 세라믹 콘덴서(51)에서의 상기 길이방향으로 소정 간격 어긋나게 적층하여 마더 적층체를 얻고, 상기 마더 적층체를 절단하면 된다. 그로 인해, 적층 세라믹 콘덴서(51)를 위한 세라믹 소체(2)를 얻기 위한 세라믹 적층체를 용이하게 얻을 수 있다.
도 9는 제2의 실시형태의 적층 세라믹 콘덴서의 다른 변형예를 나타내는 정면 단면도이다. 본 변형예에서는, 도 7에 나타낸 변형예와 마찬가지로, 적층방향 위쪽에서도, 복수의 제1의 내부도체(10A)와, 복수의 제2의 내부도체(42A)가 마련되어 있으며, 또한 플로트형 내부전극(7)이, 유효영역(8, 9)에 있어서 적층방향 양쪽 최외측에 마련되어 있다. 그로 인해, 적층방향 최외측의 플로트형 내부전극(7, 7)과 제1의 내부도체(10, 10A) 및 제2의 내부도체(42, 42A) 사이의 정전용량이 생긴다. 이 정전용량을 이용해서 설계 단계에서 용량을 조정할 수 있다.
상술한 제1, 제2의 실시형태 및 각 변형예의 적층 세라믹 콘덴서에서는, 제1의 단면측에 위치해 있는 제1의 외부단자전극의 제1의 돌아들어감부의 선단에서의 크랙을 발생하기 어렵게 하고, 제2의 외부단자전극의 제2의 돌아들어감부의 선단에 있어서 크랙을 우선적으로 발생시켜, 그로 인해 제1의 유효영역에 단락 불량을 확실하게 방지할 수 있게 되어 있다. 이러한 구조는 적층 세라믹 콘덴서뿐만 아니라, 적층 세라믹 서미스터 등의 다양한 내부전극을 가지는 적층 세라믹 전자부품에 적용할 수 있다.
1 적층 세라믹 콘덴서
2 세라믹 소체
2a, 2b 제1, 제2의 단면
2c, 2d 제1, 제2의 주면
2e 측면
3 제1의 내부전극
4 제2의 내부전극
5 제1의 외부단자전극
5a 단자전극 본체부
5b 제1의 돌아들어감부
6 제2의 외부단자전극
6a 단자전극 본체부
6b 제2의 돌아들어감부
7 플로트형 내부전극
8 제1의 유효영역
9 제2의 유효영역
10 제1의 내부도체
10a 단부
10A 제1의 내부도체
21 적층 세라믹 콘덴서
31 적층 세라믹 콘덴서
41 적층 세라믹 콘덴서
42 제2의 내부도체
42A 제2의 내부도체
51 적층 세라믹 콘덴서
52 도체 패턴
53 세라믹 그린시트

Claims (9)

  1. 복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제1, 제2의 주면(主面)과, 서로 대향하는 제1, 제2의 단면(端面)을 가지며, 제1, 제2의 주면을 연결하는 방향이 적층방향인 세라믹 소체와,
    상기 제1의 단면상에 형성된 제1의 단자전극 본체부와, 제1의 단자전극 본체부에 이어져 있으면서, 상기 제1, 제2의 주면에 돌아들어가 있는 제1의 돌아들어감부를 가지는 제1의 외부단자전극과,
    상기 제2의 단면상에 형성된 제2의 단자전극 본체부와, 제2의 단자전극 본체부에 이어져 있고, 상기 제1의 주면 및 상기 제2의 주면에 돌아들어가 있는 제2의 돌아들어감부를 가지는 제2의 외부단자전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 외부단자전극과 전기적으로 접속되도록 상기 제1의 단면에 인출된 제1의 내부전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부전극과 동일 평면상에 형성되어 있으면서, 상기 제2의 외부단자전극과 전기적으로 접속되도록 상기 제2의 단면에 인출된 제2의 내부전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 단면 및 상기 제2의 단면 중 어느 것에도 인출되어 있지 않으며, 특정한 상기 세라믹층을 개재하여 상기 제1의 내부전극 및 제2의 내부전극과 각각 대향하고 있는 플로트(float)형 내부전극을 포함하고,
    상기 제1의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 의해 제1의 유효영역이 형성되어 있고, 상기 제2의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 있어서 제2의 유효영역이 형성되어 있는 적층 세라믹 전자부품으로서,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1 및 제2의 주면 중 적어도 한쪽과 상기 제1의 유효영역 사이에 있어서, 적어도 상기 적층방향에 있어서 상기 제1의 유효영역과 겹쳐지도록 상기 제1, 제2의 주면과 평행하게 연장된 제1의 내부도체를 더 포함하고,
    상기 세라믹 소체의 상기 제1의 단면과 상기 제2의 단면을 연결하는 길이방향 치수를 L, 상기 길이 치수 L을 따른 길이방향을 따르는 상기 제1의 내부전극의 길이 치수를 X1, 상기 제1의 단면과 상기 제1의 내부도체에 있어서의 상기 제2의 단면측의 단부 사이의 거리를 Y1, 상기 제2의 단면에서 상기 제2의 돌아들어감부의 단부까지의 거리를 E로 했을 때에, X1＜Y1＜(L-E)를 만족하면서, 상기 세라믹 소체 내에 있어서, 상기 제1의 내부도체와 동일 평면상에 다른 내부도체가 존재하지 않는 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 복수의 세라믹층이 적층되어 이루어지고, 서로 대향하는 제1, 제2의 주면과, 서로 대향하는 제1, 제2의 단면을 가지며, 제1, 제2의 주면을 연결하는 방향이 적층방향으로 되어 있는 세라믹 소체와,
    상기 제1의 단면상에 형성된 제1의 단자전극 본체부와, 제1의 단자전극 본체부에 이어져 있으면서, 상기 제1, 제2의 주면에 돌아들어가 있는 제1의 돌아들어감부를 가지는 제1의 외부단자전극과,
    상기 제2의 단면상에 형성된 제2의 단자전극 본체부와, 제2의 단자전극 본체부에 이어져 있고, 상기 제1의 주면 및 상기 제2의 주면에 돌아들어가 있는 제2의 돌아들어감부를 가지는 제2의 외부단자전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 외부단자전극과 전기적으로 접속되도록 상기 제1의 단면에 인출된 제1의 내부전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부전극과 동일 평면상에 형성되어 있으면서, 상기 제2의 외부단자전극과 전기적으로 접속되도록 상기 제2의 단면에 인출된 제2의 내부전극과,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 단면 및 상기 제2의 단면 중 어느 것에도 인출되어 있지 않으며, 특정한 상기 세라믹층을 개재하여 상기 제1의 내부전극 및 제2의 내부전극과 각각 대향하고 있는 플로트형 내부전극을 포함하고,
    상기 제1의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 의해 제1의 유효영역이 형성되어 있고, 상기 제2의 내부전극과 상기 플로트형 내부전극이 대향되어 있는 부분에 있어서 제2의 유효영역이 형성되어 있는 적층 세라믹 전자부품으로서,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1 및 제2의 주면 중 적어도 한쪽과, 상기 제1의 유효영역 사이에 있어서, 적어도 상기 적층방향에 있어서 상기 제1의 유효영역과 겹쳐지도록, 상기 제1, 제2의 주면과 평행하게 연장된 제1의 내부도체와,
    상기 세라믹 소체 내에 마련되어 있고, 상기 제1의 내부도체와는 전기적으로 절연되도록 상기 제1의 내부도체와 동일 평면상에 형성된 제2의 내부도체를 더 포함하며,
    상기 세라믹 소체의 상기 제1의 단면과 제2의 단면을 연결하는 길이방향의 치수를 L, 상기 길이방향을 따른 상기 제1의 내부전극의 길이 치수를 X1, 상기 길이방향을 따른 상기 제2의 내부전극의 길이 치수를 X2, 상기 제1의 단면과, 상기 제1의 내부도체에 있어서의 상기 제2의 단면측의 단부 사이의 거리를 Y1, 상기 제2의 단면과, 상기 제2의 내부도체에 있어서의 상기 제1의 단면측의 단부 사이의 거리를 Y2, 상기 제2의 단면에서 상기 제2의 돌아들어감부의 단부까지의 거리를 E로 했을 때에, Y1＞Y2, X1＜Y1＜(L-E), 및 Y2＜X2를 만족하는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 제1, 제2의 내부전극간의 거리를 G1, 상기 제1, 제2의 내부도체간의 거리를 G2로 하고, 상기 길이방향을 따른 플로트형 내부전극의 길이 치수를 X3으로 했을 때에, G1=G2=(L-X3)으로 되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    Y1≥L/2인 것을 특징으로 하는 적층 세라믹 전자부품.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 길이방향을 따른 상기 제2의 내부전극의 길이 치수를 X2로 했을 때에, Y1≤(L-X2)인 것을 특징으로 하는 적층 세라믹 전자부품.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 단면과 상기 제1의 유효영역 사이의 거리를 F1, 상기 제2의 단면과 상기 제2의 유효영역 사이의 거리를 F2로 하고, 상기 제1의 단면과 상기 제1의 돌아들어감부의 선단 사이의 거리를 E0으로 했을 때에 F1＜E0이면서 F2＜E인 것을 특징으로 하는 적층 세라믹 전자부품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1, 제2의 유효영역에 있어서, 상기 플로트형 내부전극이 상기 적층방향 최외측에 위치되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 세라믹 소체 내에 있어서, 상기 제1의 유효영역의 상기 적층방향 한쪽에 상기 제1의 내부도체가 배치되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1의 유효영역의 상기 적층방향 양쪽에 상기 제1의 내부도체가 각각 배치되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
KR1020107010837A 2007-11-22 2008-09-24 적층 세라믹 전자부품 KR101102184B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-303280 2007-11-22
JP2007303280 2007-11-22
PCT/JP2008/067205 WO2009066507A1 (ja) 2007-11-22 2008-09-24 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
KR20100077030A true KR20100077030A (ko) 2010-07-06
KR101102184B1 KR101102184B1 (ko) 2012-01-02

Family

ID=40667335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107010837A KR101102184B1 (ko) 2007-11-22 2008-09-24 적층 세라믹 전자부품

Country Status (6)

Country Link
US (1) US7859821B2 (ko)
JP (1) JP4929487B2 (ko)
KR (1) KR101102184B1 (ko)
CN (1) CN101868838B (ko)
DE (1) DE112008003104B4 (ko)
WO (1) WO2009066507A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780523B2 (en) 2011-10-19 2014-07-15 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20200014486A (ko) 2018-08-01 2020-02-11 삼성전기주식회사 적층형 커패시터

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2012532455A (ja) * 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5218545B2 (ja) * 2010-12-24 2013-06-26 Ｔｄｋ株式会社 積層コンデンサ
FR2970594B1 (fr) * 2011-01-13 2013-01-18 Batscap Sa Ensemble de stockage d'energie electrique a element empile en accordeon
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
DE102011014965B4 (de) * 2011-03-24 2014-11-13 Epcos Ag Elektrisches Vielschichtbauelement
KR101823149B1 (ko) * 2011-04-19 2018-01-29 삼성전기주식회사 적층형 세라믹 커패시터
KR20130012716A (ko) * 2011-07-26 2013-02-05 삼성전기주식회사 적층 세라믹 전자부품
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
KR101753420B1 (ko) * 2012-03-13 2017-07-03 삼성전기주식회사 적층 세라믹 전자 부품
JP5664597B2 (ja) * 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR101422928B1 (ko) * 2012-07-20 2014-07-24 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
DE102012111023A1 (de) 2012-11-15 2014-05-15 Epcos Ag Vielschichtkondensator und Verfahren zur Herstellung eines Vielschichtkondensators
KR102122935B1 (ko) 2013-03-29 2020-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101532141B1 (ko) 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR102076147B1 (ko) 2013-12-16 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR101630068B1 (ko) 2014-10-06 2016-06-13 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102163046B1 (ko) 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
KR102149790B1 (ko) * 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102149791B1 (ko) 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
DE102015117203A1 (de) * 2015-10-08 2017-04-13 Epcos Ag Drucksensor
KR101740825B1 (ko) 2015-12-04 2017-05-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
DE202016102203U1 (de) * 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP6522549B2 (ja) 2016-06-07 2019-05-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2018006627A (ja) * 2016-07-05 2018-01-11 太陽誘電株式会社 積層セラミックコンデンサ
JP7128628B2 (ja) * 2018-01-30 2022-08-31 太陽誘電株式会社 積層圧電セラミック部品及び圧電デバイス
CN114709075A (zh) 2018-03-06 2022-07-05 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
JP7307084B2 (ja) 2018-03-06 2023-07-11 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
KR102109637B1 (ko) * 2018-08-21 2020-05-12 삼성전기주식회사 적층형 커패시터
JP7283045B2 (ja) * 2018-10-04 2023-05-30 Tdk株式会社 積層コンデンサ、及び積層コンデンサの実装構造
US11211201B2 (en) 2019-01-28 2021-12-28 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11270842B2 (en) 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11495406B2 (en) 2019-01-28 2022-11-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
CN113316829B (zh) 2019-01-28 2023-07-18 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
JP7446318B2 (ja) 2019-01-28 2024-03-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations
WO2021024557A1 (ja) * 2019-08-06 2021-02-11 株式会社村田製作所 蓄電デバイス
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2022114628A (ja) * 2021-01-27 2022-08-08 Tdk株式会社 積層コンデンサ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545755A (en) 1977-06-15 1979-01-17 Seiko Epson Corp Liquid crystal display body
JPS545755U (en) 1977-06-15 1979-01-16 Murata Manufacturing Co The multilayer capacitor for high voltage
FR2452169A1 (fr) * 1979-03-23 1980-10-17 Europ Composants Electron Condensateur ceramique de puissance
JPS6163311A (ja) * 1984-09-04 1986-04-01 Nippon Kokan Kk <Nkk> 熱間圧延機による潤滑圧延方法および装置
JPH03206606A (ja) 1990-01-09 1991-09-10 Murata Mfg Co Ltd 積層コンデンサ
JPH0547591A (ja) 1991-08-09 1993-02-26 Murata Mfg Co Ltd 積層セラミツク電子部品の製造方法
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JP2993301B2 (ja) 1992-11-26 1999-12-20 松下電器産業株式会社 積層セラミックコンデンサ
JP3331566B2 (ja) * 1993-07-12 2002-10-07 三菱マテリアル株式会社 チップ型電子部品の端子電極形成方法
JPH10241991A (ja) * 1997-02-24 1998-09-11 Taiyo Yuden Co Ltd 積層コンデンサとそのトリミング方法
JPH10261546A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 積層コンデンサ
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP2000340448A (ja) 1999-05-31 2000-12-08 Kyocera Corp 積層セラミックコンデンサ
JP2001358032A (ja) 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2002075780A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd チップ型電子部品
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP4167231B2 (ja) * 2005-01-13 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4771787B2 (ja) * 2005-10-26 2011-09-14 京セラ株式会社 積層型電子部品
CN101401177B (zh) * 2006-01-13 2011-03-30 株式会社村田制作所 层叠电容器
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780523B2 (en) 2011-10-19 2014-07-15 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20200014486A (ko) 2018-08-01 2020-02-11 삼성전기주식회사 적층형 커패시터
US10777357B2 (en) 2018-08-01 2020-09-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
JP4929487B2 (ja) 2012-05-09
CN101868838B (zh) 2011-11-09
WO2009066507A1 (ja) 2009-05-28
JPWO2009066507A1 (ja) 2011-04-07
KR101102184B1 (ko) 2012-01-02
DE112008003104B4 (de) 2014-09-25
US7859821B2 (en) 2010-12-28
DE112008003104T5 (de) 2010-09-09
US20100220426A1 (en) 2010-09-02
CN101868838A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
KR101102184B1 (ko) 적층 세라믹 전자부품
KR101014508B1 (ko) 적층 콘덴서
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
US8004820B2 (en) Ceramic electronic component, method of manufacturing the same, and collective component
US7495884B2 (en) Multilayer capacitor
US8064187B2 (en) Monolithic ceramic electronic component
JP5206440B2 (ja) セラミック電子部品
JP4962536B2 (ja) 電子部品
US8570709B2 (en) Ceramic electronic component, method of manufacturing the same, and collective component
US10297390B2 (en) Electronic component
JP6798766B2 (ja) 積層セラミックコンデンサ
WO2007060818A1 (ja) 積層コンデンサ
JP2018157029A (ja) 電子部品
JP2021022588A (ja) コンデンサ素子
KR20210131240A (ko) 적층 세라믹 콘덴서
CN107045936A (zh) 层叠陶瓷电容器
JP2005252104A (ja) 積層セラミックコンデンサ
JP5120450B2 (ja) 積層セラミック電子部品
KR102483617B1 (ko) 적층형 전자 부품
JP2001015371A (ja) チップ型セラミック電子部品及びその製造方法
JP6784183B2 (ja) 積層コイル部品
JP2010080615A (ja) 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法
US11972900B2 (en) Multilayer ceramic capacitor
JP4487613B2 (ja) 積層セラミック電子部品
JPH031514A (ja) ヒューズ付積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 6