JP2006210908A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2006210908A JP2006210908A JP2005378247A JP2005378247A JP2006210908A JP 2006210908 A JP2006210908 A JP 2006210908A JP 2005378247 A JP2005378247 A JP 2005378247A JP 2005378247 A JP2005378247 A JP 2005378247A JP 2006210908 A JP2006210908 A JP 2006210908A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- dielectric layer
- layer
- conductor
- polymer material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 セラミック誘電体層と高分子材料誘電体層とが複合積層された構造を有する配線基板において、層間の密着強度を高め、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくする。
【解決手段】 配線基板1において、基板コア部2の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部6が形成され、該配線積層部6には基板コア部2側から高分子材料誘電体層3Aと導体層4Bとセラミック誘電体層5とがこの順序で互いに接して積層された複合積層部6が含まれてなる。該複合積層部6において、導体層4Bは面内方向に層の一部が切り欠かれた導体側切欠部18を有し、また、セラミック誘電体層5は面内方向に層の一部が切り欠かれたセラミック側切欠部16を有し、該セラミック側切欠部16と導体側切欠部18とが互いに連通した連通切欠部21が形成される。高分子材料誘電体層3Aを構成する高分子材料が、連通切欠部21において、導体側切欠部18を経てセラミック側切欠部16に至る形で充填されてなる。
【選択図】 図1
【解決手段】 配線基板1において、基板コア部2の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部6が形成され、該配線積層部6には基板コア部2側から高分子材料誘電体層3Aと導体層4Bとセラミック誘電体層5とがこの順序で互いに接して積層された複合積層部6が含まれてなる。該複合積層部6において、導体層4Bは面内方向に層の一部が切り欠かれた導体側切欠部18を有し、また、セラミック誘電体層5は面内方向に層の一部が切り欠かれたセラミック側切欠部16を有し、該セラミック側切欠部16と導体側切欠部18とが互いに連通した連通切欠部21が形成される。高分子材料誘電体層3Aを構成する高分子材料が、連通切欠部21において、導体側切欠部18を経てセラミック側切欠部16に至る形で充填されてなる。
【選択図】 図1
Description
この発明は配線基板及び配線基板の製造方法に関する。
CPUやその他のLSIなどの高速動作する集積回路デバイスにおいては、集積回路内の複数の回路ブロックに対し、共通の電源から分岐する形で電源線が割り振られているが、回路ブロック内の多数の素子が同時に高速でスイッチングすると、電源から一度に大きな電流が引き出され、電源電圧の変動が一種のノイズとなり、電源線を介して各回路ブロックに伝播してしまう問題がある。そこで、各回路ブロック毎に電源インピーダンスを下げるためのデカップリングコンデンサを設けることが、電源電圧変動によるブロック間ノイズ伝播を抑制する上で有効である。
ところで、CPUなどの大規模な集積回路の場合、作りこまれる回路ブロックの数も多く、電源端子やグランド端子の数も増加する傾向にあり、端子間距離もどんどん縮小しつつある。デカップリングコンデンサは各回路ブロックに向かう電源線毎に接続する必要があり、多数の端子が密集した集積回路にコンデンサを個別接続するのが実装技術的に困難であるばかりでなく、小型化等の流れにも逆行する。
そこで、特許文献1には、強誘電体膜と金属膜とを積層し、密集した集積回路側端子に個別に接続される多数のコンデンサ端子を作りこんだデカップリングコンデンサが開示されている。高速スイッチング時の電源電圧変動によるノイズ問題が特に表面化しやすい高周波領域(特に100MHz以上)においては、電源インピーダンスに占める誘導性リアクタンス項の比重が大きくなるため、デカップリングコンデンサに導通する電源端子とグランド端子との距離をなるべく接近させることが、電源インピーダンス低減に効果的である。また、端子部分のインダクタンスが増加すると、デカップリングコンデンサの容量成分と結合して共振点が生じ、十分なインピーダンス低減効果が得られる帯域幅が縮小する問題もある。従って、上記のように端子間距離の小さいコンデンサを作製することは、単に素子の小型化だけでなく、本来の目的である電源インピーダンス低減とその広帯域化にも寄与する利点がある。
しかし、前述の特許文献1においては、電子部品と配線基板との間に設けられる中間基板にコンデンサを組み込んだ構成となっており、中間基板が介在する分だけ電子部品の配線基板への組み付け工数が増える上、配線基板基板と電子部品とのアセンブリを低背化しにくくなる問題がある。本発明者らは、誘電体層として高分子材料からなるビルドアップ層を用いたいわゆるオーガニック配線基板において、高誘電体セラミック層を用いたコンデンサを上記のビルドアップ層の一部を置き換える形で組み込むことを検討した。これによれば、中間基板を用いる構成と比較して、アセンブリの低背化を実現することができるが、次のような課題が浮上した。
(1)ビルドアップ層とコンデンサ部分との密着強度が低下しやすく、特に電子部品をフリップチップ接続するリフロー処理などの熱サイクルが加わると、ビルドアップ層と高誘電体セラミック層との線膨張係数差による層間の剪断熱応力レベルが高くなり、剥がれ等の問題も生じやすくなる。
(2)高誘電体セラミックの薄層を用いるコンデンサは、配線用のビルドアップ層に接合する際のハンドリングが難しく、製造能率が悪い問題がある。
(1)ビルドアップ層とコンデンサ部分との密着強度が低下しやすく、特に電子部品をフリップチップ接続するリフロー処理などの熱サイクルが加わると、ビルドアップ層と高誘電体セラミック層との線膨張係数差による層間の剪断熱応力レベルが高くなり、剥がれ等の問題も生じやすくなる。
(2)高誘電体セラミックの薄層を用いるコンデンサは、配線用のビルドアップ層に接合する際のハンドリングが難しく、製造能率が悪い問題がある。
本発明の課題は、セラミック誘電体層と高分子材料誘電体層とが複合積層された構造を有する配線基板を容易に製造できる配線基板の製造方法と、それによって製造可能な配線基板であって、層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくい配線基板を提供することにある。
上記の課題を解決するために、本発明の配線基板の製造方法は、
基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有する配線基板の製造方法であって、
転写元基板の一方の主表面上にセラミック誘電体層と導体層とをこの順序で形成して第一積層体を製造する第一積層体製造工程と、
基板コア部の主表面上に高分子材料誘電体層を形成して第二積層体を製造する第二積層体製造工程と、
第一積層体の導体層と第二積層体の高分子材料誘電体層とを貼り合わせる貼り合わせ工程と、
転写元基板をセラミック誘電体層から除去する転写元基板除去工程と、
をこの順序で実施することを特徴とする。
基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有する配線基板の製造方法であって、
転写元基板の一方の主表面上にセラミック誘電体層と導体層とをこの順序で形成して第一積層体を製造する第一積層体製造工程と、
基板コア部の主表面上に高分子材料誘電体層を形成して第二積層体を製造する第二積層体製造工程と、
第一積層体の導体層と第二積層体の高分子材料誘電体層とを貼り合わせる貼り合わせ工程と、
転写元基板をセラミック誘電体層から除去する転写元基板除去工程と、
をこの順序で実施することを特徴とする。
上記本発明の配線基板の製造方法によると、基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には基板コア部側から高分子材料誘電体層(いわゆるビルドアップ層)と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有する配線基板を製造する際に、転写元基板の一方の主表面上にセラミック誘電体層と導体層とをこの順序で形成して第一積層体を製造し、これを基板コア部の主表面上に高分子材料誘電体層を形成した第二積層体に重ね合わせて貼り合わせた後、転写元基板を除去する。すなわち、薄くて脆いセラミック誘電体層は、転写元基板で補強した形で貼り合せ工程に供すればよく、これを単独でハンドリングする必要がなくなるので、上記のごとく高分子材料誘電体層と導体層とセラミック誘電体層とが積層された複合積層部を有した配線基板の製造能率及び歩留まりを劇的に向上することができる。
次に、本発明の配線基板は、基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部が含まれてなり、該複合積層部において、導体層は面内方向に層の一部が切り欠かれた導体層側切欠部を有し、また、セラミック誘電体層は面内方向に層の一部が切り欠かれたセラミック側切欠部を有し、該セラミック側切欠部と導体側切欠部とが互いに連通した連通切欠部が形成され、高分子材料誘電体層を構成する高分子材料が、連通切欠部において、導体側切欠部を経てセラミック側切欠部に至る形で充填されてなることを特徴とする。
上記本発明の配線基板の構成によると、基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部において、高分子材料誘電体層を構成する高分子材料が、導体層及びセラミック誘電体層側に形成された連通切欠部側に充填されるので、そのアンカー効果によって層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくすることができる。
上記配線基板は、本発明の製造方法を利用する形で、以下のようにして製造することができる。すなわち、第一積層体製造工程を、転写元基板の一方の主表面上に形成されたセラミック誘電体層に、セラミック側切欠部をパターニング形成するセラミック側切欠部パターニング工程と、該パターニング後のセラミック誘電体層上に導体層を形成する導体層形成工程と、該導体層に対し導体側切欠部をセラミック側切欠部に連通するようにパターニング形成する導体側切欠部パターニング工程とを含むものとして実施する。そして、貼り合せ工程において、セラミック側切欠部と、これに連通する導体側切欠部とからなる連通切欠部が形成された第一積層体に対し、当該連通切欠部の開口側の主表面に、高分子材料誘電体層が未硬化又は半硬化の状態の第二積層体を、当該高分子材料誘電体層の主表面を重ね合わせ、その状態でそれら第一積層体及び第二積層体を積層方向に加圧して、高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を連通切欠部に圧入充填し、その後該高分子材料を硬化させる。この方法によると、高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を、加圧貼り合せにより連通切欠部に確実に充填でき、上記配線基板の構造を簡単に得ることができる。
次に、本発明の配線基板は、複合積層部に含まれる導体層を第一導体層として、セラミック誘電体層に対して第一導体層とは反対側から積層される第二導体層を有し、それら第一導体層、セラミック誘電体層及び第二導体層がコンデンサを形成することができる。この構成によると、分子材料誘電体層(ビルドアップ層)を含んだ配線積層部に、デカップリング用等のコンデンサを組み込むことができ、配線基板とこれに搭載される電子部品(図示せず)との間にコンデンサを組み込んだ中間基板を外付けする必要がなくなり、アセンブリの低背化に寄与する。この場合、転写元基板除去工程の終了後に、セラミック誘電体層の該転写元基板が除去された主表面側に第二導体層を形成するとよい。
以下、本発明の実施の形態を、図面を用いて説明する。
図1は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板1は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2cの両表面に、所定のパターンに配線金属層をなすコア導体層4Y,4yがそれぞれ形成される。これらコア導体層4Y,4yは板状コア2cの表面の大部分を被覆する面導体パターンとして形成され、電源層(図中符号41)又はグランド層(図中符号40)として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール112が形成され、その内壁面にはコア導体層4Y,4yを互いに導通させるスルーホール導体30が形成されている。また、スルーホール112は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
図1は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板1は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2cの両表面に、所定のパターンに配線金属層をなすコア導体層4Y,4yがそれぞれ形成される。これらコア導体層4Y,4yは板状コア2cの表面の大部分を被覆する面導体パターンとして形成され、電源層(図中符号41)又はグランド層(図中符号40)として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール112が形成され、その内壁面にはコア導体層4Y,4yを互いに導通させるスルーホール導体30が形成されている。また、スルーホール112は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層4Y,4yの上層には、エポキシ樹脂等の高分子材料(及び誘電率や絶縁耐圧調整用のシリカ粉末等からなる無機フィラー:他の高分子材料誘電体層についても同様)からなる第一ビア層(ビルドアップ層:誘電体層)3Y,3yがそれぞれ形成されている。さらに、その表面にはベース導体層4A,4aがCuメッキにより形成されている。なお、コア導体層4Y,4yとベース導体層4A,4aとは、それぞれビア34により層間接続がなされている。同様に、ベース導体層4A,4aの上層には、第二ビア層3A,3aがそれぞれ形成されている。基板コア部2は、板状コア2c、コア導体層4Y,4y及び第一ビア層3Y,3yよりなる。
基板コア部2の第一主表面側(図中、上側に表れている主表面)においては、ベース導体層4A上に、第一高分子材料誘電体層3A、Cuメッキ層からなる第一導体層4B、セラミック誘電体層5、Cuメッキ層からなる第二導体層4C、第二高分子材料誘電体層3B及び電子部品接続用の端子パッド10が複数形成される第三導体層4Dがこの順序で積層され、第一側配線積層部6を形成している。第一導体層4B、第二導体層4C及び第三導体層4Dは、それぞれ中間パッド12を介して、Cuのフィルドメッキ部として形成されたビア34にて積層方向に導通接続されている。また、基板コア部2の第二主表面側(図中、下側に表れている主表面)においては、第一ビア層3y上に、裏面第一導体層4a、高分子材料誘電体層3a、裏面側金属端子パッド10’を含む裏面第二導体層4bがこの順序で積層され、第二側配線積層部7を形成している。裏面側金属端子パッド10’は、配線基板1自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面パッドとして利用されるものである。
端子パッド10と裏面側端子パッド10’とをつなぐ、ビア34、中間パッド12及びスルーホール導体30からなる導通経路は、信号用導通経路SL、電源用導通経路PL及びグランド用導通経路GLの3種類がある。なお、信号用導通経路SLに含まれるスルーホール導体30は、絶縁用空隙部40i,41iにより電源層41あるいはグランド層40と絶縁されている。また、電源用導通経路PLに含まれるスルーホール導体30は、絶縁用空隙部40iによりグランド層40と、グランド用導通経路GLに含まれるスルーホール導体30は、絶縁用空隙部41iにより電源層41と、それぞれ絶縁されている。
上記のごとく配線基板1は、基板コア部2の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部6が形成され、該配線積層部6には基板コア部2側から高分子材料誘電体層3Aと導体層4Bとセラミック誘電体層5(切欠部16を含む概念とする:ただし、切欠部16を除いたセラミック層は、以降、符号15により表す:さらに、未焼成のものは符号に「g」を付与して表す)とがこの順序で互いに接して積層された複合積層部8を有する。
これを製造するための本発明の方法の要旨は、以下の通りである。
(1)転写元基板50の一方の主表面上にセラミック誘電体層15gと導体層4Bとをこの順序で形成して第一積層体60を製造する(第一積層体製造工程:図4〜図5、工程1〜9)。
(2)基板コア部2の主表面上に高分子材料誘電体層3Aを形成して第二積層体70を製造する(第二積層体製造工程:図6、工程10〜11)。
(3)第一積層体60の導体層4Bと第二積層体70の高分子材料誘電体層3Aとを貼り合わせる(貼り合わせ工程:図7〜図9、工程12〜13)。
(4)転写元基板50をセラミック誘電体層5から除去する(転写元基板除去工程:図10、工程14,15)。
(1)転写元基板50の一方の主表面上にセラミック誘電体層15gと導体層4Bとをこの順序で形成して第一積層体60を製造する(第一積層体製造工程:図4〜図5、工程1〜9)。
(2)基板コア部2の主表面上に高分子材料誘電体層3Aを形成して第二積層体70を製造する(第二積層体製造工程:図6、工程10〜11)。
(3)第一積層体60の導体層4Bと第二積層体70の高分子材料誘電体層3Aとを貼り合わせる(貼り合わせ工程:図7〜図9、工程12〜13)。
(4)転写元基板50をセラミック誘電体層5から除去する(転写元基板除去工程:図10、工程14,15)。
上記本発明の配線基板の製造方法によると、転写元基板50の一方の主表面上にセラミック誘電体層5と導体層4Bとをこの順序で形成して第一積層体60を製造し、これを基板コア部2の主表面上に高分子材料誘電体層3Aを形成した第二積層体70に重ね合わせて貼り合わせた後、転写元基板50を除去する。すなわち、薄くて脆いセラミック誘電体層5は、転写元基板50で補強した形で貼り合せ工程に供すればよく、これを単独でハンドリングする必要がなくなるので、上記のごとく高分子材料誘電体層3Aと導体層4Bとセラミック誘電体層5とが積層された複合積層部6を有した配線基板1の製造能率及び歩留まりを劇的に向上することができる。
貼り合せ工程においては、図7〜図9に示すごとく、第一積層体60及び第二積層体70に各々形成されたガイド貫通孔50h,70hに位置決め用のピン90を挿通することにより、第一積層体60及び第二積層体70を互いに位置決めしつつ貼り合わせることができる。これにより、第一積層体60側のセラミック誘電体層5及びこれに接して積層される導体層4Bと、第二積層体70側の高分子材料誘電体層3Aとのパターンずれ等を効果的に防止することができる。本実施形態では、転写元基板50は、図2に示すごとく、ガイド貫通孔50hをドリル穿孔等により形成したものを使用する。
転写元基板50としては、セラミック誘電体層5を構成するセラミックの焼成温度よりも高融点の金属基板50を使用することができる。この場合、上記の第一積層体製造工程は、転写元基板50の主表面上に、セラミック誘電体層5の焼成前素材からなる未焼成セラミック素材層15gを形成する未焼成セラミック素材層形成工程(図4:工程1〜工程3)と、未焼成セラミック素材層15gを金属基板50とともに焼成する焼成工程(図5:工程4)とを有するものとして実施できる。
セラミック誘電体層5は結晶質層として構成することが、誘電率の向上(特に強誘電性セラミックの場合)において重要であり、焼成セラミックの採用が効果的である。セラミック誘電体層5を構成するセラミックの焼成温度よりも高融点の金属基板50を転写元基板50として使用すれば、未焼成セラミック素材層15gの焼成に際しても転写元基板50をハンドリングに活用でき、かつ、セラミック誘電体層5とともに転写元基板50を焼成の熱履歴にさらしても何ら問題はないので、取り扱いが極めて簡単である。
なお、セラミック誘電体層5は、スパッタ法などの気相成膜法やゾルゲル法などの化学溶液成膜法によっても形成できる。ただし、気相成膜法を採用する場合は、板状基体を加熱しながら成膜することにより結晶化を促進することが重要であり、化学溶液成膜法を採用する場合は、乾燥後の焼成処理にて膜の結晶化を進行させる必要がある。
例えばコンデンサに使用するセラミック誘電体層5は、静電容量向上のため、ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の1種又は2種以上にて構成されたものが特に高誘電率であり、また、製造も比較的容易であるため本発明に好適に採用できる。この場合、上記の金属基板50は、Fe系あるいはNi系の金属板や、さらに高融点のものとしてMo系、W系、Ta系などの金属板を採用することも可能である。
未焼成セラミック素材層15gは、セラミック原料粉末を結合用高分子材料(いわゆるバインダ)と混練してシート状に成形したセラミックグリーンシート15gとすることができる。セラミックグリーンシート15gの薄層は、ドクターブレード法等により簡単に製造でき、また、可撓性が大きいのでハンドリングも容易である。その焼成により得られるセラミック誘電体層5の厚さは、例えば5μm以上20μm以下である。また、焼成により得られるセラミック誘電体層の厚さは、これを高容量のコンデンサ形成等に使用したい場合、1μm以上100μm以下となるように厚さ調整することが望ましい。従って、該セラミック誘電体層の焼成形成に使用するセラミックグリーンシート15gの厚さも、上記焼成後の厚さが得られるように適宜調整する(例えば、2μm以上200μm以下)。セラミック誘電体層5は、高誘電率セラミックにて構成することができる。なお、高誘電率セラミックとは比誘電率が10以上のセラミックのことをいい、特に高誘電率のものが必要な場合は強誘電性セラミックを採用するのがよい。高誘電率セラミックとしては、ペロブスカイト型結晶構造を有した強誘電性複合酸化物セラミック、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の1種又は2種以上にて構成されたセラミックが特に高誘電率であり、また、製造も比較的容易であるため本発明に好適に採用できる。
セラミック誘電体層5は、後述のビア形成や、コンデンサの容量調整等のために適当な形状にパターニングする必要がある。しかし、セラミック誘電体は化学的にも安定なので、ケミカルエッチングによるパターニングは容易ではなく、また、高融点のため焼成により緻密化した状態ではレーザー等によるパターニングも困難となる。しかし、次のような方法を講ずれば、上記のパターニングを非常に容易に実施できる。すなわち、セラミックグリーンシート15gを金属基板50上に貼り合せ(図4:工程1)、次いで該セラミックグリーンシート15gを得るべきセラミック誘電体層15の形状にパターニングした後(工程2)、焼成工程(図5:工程4)を実施する。セラミックグリーンシート15gの状態であれば、結合用高分子材料によりセラミック粉末が結合されているだけの状態なので、レーザー光照射によりシートの不要部分を簡単に焼き飛ばすことができる。なお、同様の手法は、ゾルゲル法により得られる未焼成のセラミック乾燥塗付層の焼成によりセラミック誘電体層5を形成するにおいても、同様の効果を達成できる。
図3に示すごとく、セラミックグリーンシート15gは、高分子材料からなるキャリアシート51(例えばポリエチレンテレフタレート樹脂シート)上に形成することができる。この方法では、周知のドクターブレード法等によりセラミックグリーンシート15gを高能率で製造できる。キャリアシート51とセラミックグリーンシート15gとの積層体52にもガイド貫通孔52hを形成しておく。また、図2に示すように、金属基板50にも、対応する位置にガイド貫通孔50hを形成しておく。
この場合、図4の工程1のごとく、貼り合せ面と反対側にキャリアシート51が一体化された状態の該セラミックグリーンシート15gを金属基板50上に貼り合せ、工程2のように、その状態でキャリアシート51ともに該セラミックグリーンシート15gをレーザーパターニングし、その後工程3に示すように、キャリアシート51を除去して焼成工程を実施することができる。キャリアシート51ともにセラミックグリーンシート15gをレーザーパターニングすると、被パターニング領域の周囲がキャリアシート51で保護されているので、焼き飛ばされたセラミックグリーンシート15gの飛沫もキャリアシート51ともに除去でき、また、パターニング後のセラミックグリーンシート15g上に該飛沫によるコンタミを生じにくい利点がある。
未焼成セラミック素材層15gを金属基板50とともに焼成する工程を採用する場合、図6(工程11)に示すごとく、基板コア部2を含む第二積層体70は製造すべき配線基板の単位70u(厳密には、第二積層体70のうち、1つの配線基板の単位の一部となる部分である)が複数個面内に一体化されたものである。図6の工程10に示すように、第二積層体70は、予め用意した基板コア部2の両主表面に高分子材料誘電体層3A,3aを形成し、さらに工程11に示すごとく、ドリリングによりガイド貫通孔70hを形成する。ガイド貫通孔70hは、各単位70uのそれぞれ四隅に形成する。
貼り合せ工程においては、図7に示すように、第一積層体60を、含まれる単位70u(厳密には、第一積層体60のうち、1つの配線基板の単位の一部となる部分である)の数が該第二積層体70よりも少なく(厳密には、厳密には、第二積層体70のうち、1つの配線基板の単位の一部となる部分の数よりも少なく)形成されたものを複数個、第二積層体70上に組み合わせて配置する工程を採用することが有効である。未焼成セラミック素材層15gは焼成により収縮を起こし、大面積の金属基板50を用いると、その収縮の影響により得られる第一積層体60の反りが大きくなる可能性がある。しかし、第二積層体70に対して複数個の第一積層体60を分割配置することで、第一積層体60の全体を一体に形成する場合と比較して、焼成時の反りの影響を少なく留めることができる。この場合、図8に示すように、第一積層体60のそれぞれの四隅に形成されたガイド貫通孔60hと、これに対応する第二積層体70側のガイド貫通孔70hに位置決め用のピン90を挿通することにより、各第一積層体60を第二積層体70に位置決めしつつ貼り合せを行なうようにすれば、個々の第一積層体60の第二積層体70に対する位置決め精度を向上することができる。
転写元基板除去工程において、金属基板50は化学エッチングすることにより除去することができる。この方法によれば、薄層のセラミック誘電体層5への機械的なダメージを最小限に留めつつ、金属基板50を除去することができる。Fe系ないしNi系の金属基板50を用いる場合のエッチャントは、例えば塩酸などの酸系エッチャントを採用できる。なお、金属基板50は全体を化学エッチングしてもよいし、例えばFe系ないしNi系の金属基板50を用いる場合、該金属基板50を、本体層と、該本体層よりもFe含有量の高い分離層とを含むものとして構成し、その分離層をエッチングして基板本体部を剥離することにより全体の基板エッチング量を減ずることも可能である。
図1に戻り、配線基板1は、複合積層部6において、導体層4Bは面内方向に層の一部が切り欠かれた導体側切欠部18を有し、また、セラミック誘電体層5は面内方向に層の一部が切り欠かれたセラミック側切欠部16を有し、該セラミック側切欠部16と導体側切欠部18とが互いに連通した連通切欠部21が形成され、高分子材料誘電体層3Aを構成する高分子材料が、連通切欠部21において、導体側切欠部18を経てセラミック側切欠部16に至る形で充填されてなる。
上記本発明の配線基板1の構成によると、基板コア部2側から高分子材料誘電体層3Aと導体層4Bとセラミック誘電体層5とがこの順序で互いに接して積層された複合積層部6において、高分子材料誘電体層3Aを構成する高分子材料が、導体層4B及びセラミック誘電体層5側に形成された連通切欠部21側に充填されるので、そのアンカー効果によって層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくすることができる。
上記構造は、第一積層体製造工程を、以下のように実行することで得ることができる。
(5)転写元基板50の一方の主表面上に形成されたセラミック誘電体層(セラミックグリーンシート)15gに、セラミック側切欠部16をパターニング形成する(セラミック側切欠部パターニング工程:図4、工程3)
(6)該パターニング後のセラミック誘電体層5上に導体層54(後に4Bとなる)を形成する(導体層形成工程:図5、工程5)
(7)該導体層4Bに対し導体側切欠部18をセラミック側切欠部16に連通するようにパターニング形成する(導体側切欠部パターニング工程:工程6〜9)。
(5)転写元基板50の一方の主表面上に形成されたセラミック誘電体層(セラミックグリーンシート)15gに、セラミック側切欠部16をパターニング形成する(セラミック側切欠部パターニング工程:図4、工程3)
(6)該パターニング後のセラミック誘電体層5上に導体層54(後に4Bとなる)を形成する(導体層形成工程:図5、工程5)
(7)該導体層4Bに対し導体側切欠部18をセラミック側切欠部16に連通するようにパターニング形成する(導体側切欠部パターニング工程:工程6〜9)。
図5において、工程5に示すように、導体層54は転写元基板50とパターニング及び焼成が施されたセラミック誘電体層15との全体をくるむCuメッキ層として形成される。工程6では感光性のエッチングレジスト層55を形成し、工程7でこれを露光及び現像することにより、エッチングウィンドウ55pをパターニングする。工程8に示すごとく、このエッチングレジスト層55用いて導体層54をエッチング後、工程9に示すように、エッチングレジスト層55を除去する。
そして、図7及び図8に示すように、貼り合せ工程において、セラミック側切欠部16と、これに連通する導体側切欠部18とからなる連通切欠部21が形成された第一積層体60に対し、当該連通切欠部21の開口側の主表面に、高分子材料誘電体層3Aが未硬化又は半硬化の状態の第二積層体70を、当該高分子材料誘電体層3Aの主表面にて重ね合わせる。ここでは、上側から上ベース80(ガイド挿通孔80hを有する)、ステンレス鋼等からなる補助プレート81(ガイド挿通孔81hを有する)、離型フィルム82(ガイド挿通孔82hを有する)、各第一積層体60の収容部83wが形成されたスペーサ83、第一積層体60、第二積層体70、離型フィルム84(ガイド挿通孔84hを有する)、ステンレス鋼等からなる補助プレート85(ガイド挿通孔85hを有する)、下ベース86(位置決め用のピン90の基端部を保持するピン保持孔86hを有する)、クッションシート87及びキャリアプレート88がこの順序で積層されている。
そして、図9に示すように、図示しない周知の油圧プレス装置等を用いて上記の積層体を加圧する。第一積層体60及び第二積層体70を積層方向に加圧すれば、高分子材料誘電体層3Aを構成する未硬化又は半硬化の状態の高分子材料が連通切欠部21に圧入充填される。その後該高分子材料を、加熱等により硬化させる。高分子材料誘電体層3Aを構成する未硬化又は半硬化の状態の高分子材料は、加圧貼り合せにより連通切欠部21に確実に充填でき、上記配線基板1の構造を簡単に得ることができる。
図1に戻り、配線基板1は、複合積層部6に含まれる導体層4Bを第一導体層4Bとして、セラミック誘電体層5に対して第一導体層4Bとは反対側から積層される第二導体層4Cを有し、それら第一導体層4B、セラミック誘電体層5及び第二導体層4Cがコンデンサを形成することができる。第一導体層4Bにコンデンサの第一電極20が、第二導体層4Cに第二電極11が形成される。第一電極20及び第二電極11の一方が電源用導通経路PLに、他方がグランド用導通経路PLに接続される。なお、ビア34等を通すための切欠部の形成により、第一電極20及び第二電極11は面内方向に分断され、面内の投影重なり領域も少なく現れているが、実際は切欠部以外の部分では面内方向に連続薄膜を形成しており、投影重なり面積も、断面に表れているよりははるかに大きい。また、セラミック誘電体層5についても同様である。この構成によると、分子材料誘電体層(ビルドアップ層)を含んだ配線積層部6に、デカップリング用等のコンデンサを組み込むことができ、配線基板とこれに搭載される電子部品(図示せず)との間にコンデンサを組み込んだ中間基板を外付けする必要がなくなり、アセンブリの低背化に寄与する。この場合、転写元基板除去工程の終了後に、セラミック誘電体層5の該転写元基板50が除去された主表面側に第二導体層4Cを形成するとよい。
第一導体層4B、セラミック誘電体層5及び第二導体層4Cがコンデンサを形成する構成では、連通切欠部21の少なくとも一つのものにおいて、セラミック側切欠部16を充填するセラミック側高分子材料充填部17に対し、導体側切欠部18に連通しているのと反対側において第二導体層4Cの一部をなす導体パターン(第二電極)11が接して配置されている。該導体パターン11とセラミック側高分子材料充填部17との境界面は、セラミック誘電体層5の第二導体層4C側の主表面と面一に形成されている。これにより、セラミック誘電体層5の第二導体層4C側主表面の平坦度が向上し、配線積層部6の表面の平坦度にもこれが引き継がれることで、例えば配線積層部6の最表層部に形成された電子部品接続用のパッド12のコプラナリティが良好になる。
このような構造は、上記のごとく、貼り合せ工程において連通切欠部21に高分子材料を圧入し硬化させることにより、セラミック側高分子材料充填部17を、転写元基板50の主表面によりセラミック誘電体層5と面一化される形で形成し(図10:工程14)、その後転写元基板除去工程を実施することで簡単に形成できる(工程15)。
図1に戻り、配線基板1は、高分子材料誘電体層3Aに対し第一導体層4Bとは反対側からこれと接する第三導体層4Aが形成され、第二導体層4Cをなす導体パターン11と第三導体層4Aとが、セラミック誘電体層5、第一導体層4B及び高分子材料誘電体層3Aをこの順序で貫くビア34によって導通接続され、かつ、第一導体層4Bと該ビア34との間が導体側切欠部18を充填する高分子材料により互いに絶縁されるとともに、セラミック側切欠部16においてビアを形成するための貫通孔34hが該セラミック側切欠部16を充填するセラミック側高分子材料充填部17に形成された構成とされている。この構成では、本来的には絶縁機能を有するセラミック誘電体層5にビア用の貫通孔を直接穿孔するのではなく、その内側のセラミック側高分子材料充填部17に該貫通孔を形成するようにしたので、貫通孔34hの形成が容易である利点がある。具体的には、図10の工程15及び16に示すごとくセラミック側高分子材料充填部17に対し、転写元基板50の除去により露出した主表面側から、ビアを形成するための貫通孔(ビア孔34h)をレーザー穿孔(LB)により、簡単に形成することができる。
また、配線基板1においては、第二導体層4Cに、面内方向に層の一部が切り欠かれた第二導体側切欠部18が、連通切欠部21の一部のものと連通する形で形成されている。該第二導体側切欠部18を充填する第二導体側高分子材料充填部19Sは、連通切欠部21との連通領域においてセラミック側切欠部16を充填するセラミック側高分子材料充填部17と接合されるとともに、該連通切欠部21の周縁からセラミック誘電体層5の主表面側に一部が回りこむ形で形成されている。これによると、連通切欠部21の内部及び表裏が高分子材料により一体的につながった構造が得られ、また連通切欠部21の周縁からセラミック誘電体層5の主表面側に第二導体側高分子材料充填部19Sが回り込むことで、セラミック誘電体層5の、連通切欠部21の側面を含む縁部が高分子材料中に埋設される形となる。その結果、セラミック誘電体層5の主表面を境界とした剥離等が極めて生じにくくなる。この効果は、連通切欠部21と第二導体側切欠部18とが、セラミック誘電体層5の外周縁に沿って形成されている場合に特に著しい。
上記のような構造は、転写元基板除去工程の終了後に第二導体層4Cを形成し、また、第二導体側切欠部18を、連通切欠部21の一部のものと連通する形で形成し(図11:工程17〜図12:工程21)、次いで別の高分子材料誘電体層3Bを、該第二導体側切欠部18の形成された第二導体層4Cの主表面上に積層形成し(工程22)、当該高分子材料誘電体層3Bを構成する高分子材料を第二導体側切欠部18に充填してセラミック側高分子材料充填部17と接合する方法により、簡単に得ることができる。
工程17では、セラミック側高分子材料充填部17の露出表面部及びビア孔34の内面を、メッキ導通用の無電解Cuメッキ層91で覆い、工程18でさらにメッキレジスト層92を形成する。そして、工程19では、メッキレジスト層92に露光及び現像を施し、メッキ付与したい部分に対応するメッキウィンドウ92pを形成する。図12の工程20では、電解Cuメッキによりビア孔34hの内部を充填メッキし、ビア34及び中間パッド12を形成する。工程21でメッキレジスト層92を除去し、さらに、電解Cuメッキが形成されず露出した無電解Cuめっき層をクイックエッチングにより除去することにより、第二Cu体側切欠部18の形成された第二導体層4Cを形成する。その後、工程22で高分子材料誘電体層3Bを形成する。なお、その後、図13の工程23で高分子材料誘電体層3Bにビア孔34hを形成し、さらに工程24で該ビア孔34hを埋めるビア34と端子パッド10,10’とをメッキ形成している。
1 配線基板
2 基板コア部
3A 高分子材料誘電体層
4B 第一導体層
4C 第二導体層
4A 第三導体層
5 セラミック誘電体層
6 配線積層部
11 導体パターン
15g セラミックグリーンシート(未焼成セラミック素材層)
16 セラミック側切欠部
17 セラミック側高分子材料充填部
18 導体側切欠部
19S 第二導体側高分子材料充填部
21 連通切欠部
50 転写元基板
51 キャリアシート
60 第一積層体
70 第二積層体
70u 製造すべき配線基板の単位
50h,70h ガイド貫通孔
2 基板コア部
3A 高分子材料誘電体層
4B 第一導体層
4C 第二導体層
4A 第三導体層
5 セラミック誘電体層
6 配線積層部
11 導体パターン
15g セラミックグリーンシート(未焼成セラミック素材層)
16 セラミック側切欠部
17 セラミック側高分子材料充填部
18 導体側切欠部
19S 第二導体側高分子材料充填部
21 連通切欠部
50 転写元基板
51 キャリアシート
60 第一積層体
70 第二積層体
70u 製造すべき配線基板の単位
50h,70h ガイド貫通孔
Claims (20)
- 基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には前記基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部が含まれてなり、
前記複合積層部において、前記導体層は面内方向に層の一部が切り欠かれた導体層側切欠部を有し、また、前記セラミック誘電体層は面内方向に層の一部が切り欠かれたセラミック側切欠部を有し、該セラミック側切欠部と前記導体側切欠部とが互いに連通した連通切欠部が形成され、前記高分子材料誘電体層を構成する高分子材料が、前記連通切欠部において、前記導体側切欠部を経て前記セラミック側切欠部に至る形で充填されてなることを特徴とする配線基板。 - 前記複合積層部に含まれる前記導体層を第一導体層として、前記セラミック誘電体層に対して前記第一導体層とは反対側から積層される第二導体層を有し、それら第一導体層、セラミック誘電体層及び第二導体層がコンデンサを形成する請求項1記載の配線基板。
- 前記連通切欠部の少なくとも一つのものにおいて、前記セラミック側切欠部を充填するセラミック側高分子材料充填部に対し、前記導体側切欠部に連通しているのと反対側において前記第二導体層の一部をなす導体パターンが接して配置され、該導体パターンと前記充填部との境界面が、前記セラミック誘電体層の第二導体層側の主表面と面一に形成されている請求項2記載の配線基板。
- 前記高分子材料誘電体層に対し前記第一導体層とは反対側からこれと接する第三導体層が形成され、前記第二導体層をなす前記導体パターンと前記第三導体層とが、前記セラミック誘電体層、前記第一導体層及び前記高分子材料誘電体層をこの順序で貫くビアによって導通接続され、かつ、前記第一導体層と該ビアとの間が前記導体側切欠部を充填する高分子材料により互いに絶縁されるとともに、前記セラミック側切欠部において前記ビアを形成するための貫通孔が該セラミック側切欠部を充填するセラミック側高分子材料充填部に形成されている請求項3記載の配線基板。
- 前記第二導体層には、面内方向に層の一部が切り欠かれた第二導体側切欠部が、前記連通切欠部の一部のものと連通する形で形成され、該第二導体側切欠部を充填する第二導体側高分子材料充填部は、前記連通切欠部との連通領域において前記セラミック側切欠部を充填するセラミック側高分子材料充填部と接合されるとともに、該連通切欠部の周縁から前記セラミック誘電体層の主表面側に一部が回りこむ形で形成されている請求項2ないし請求項4のいずれか1項に記載の配線基板。
- 前記連通切欠部と前記第二導体側切欠部とが、前記セラミック誘電体層の外周縁に沿って形成されている請求項5記載の配線基板。
- 基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には前記基板コア部側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有する配線基板の製造方法であって、
転写元基板の一方の主表面上に前記セラミック誘電体層と前記導体層とをこの順序で形成して第一積層体を製造する第一積層体製造工程と、
前記基板コア部の主表面上に前記高分子材料誘電体層を形成して第二積層体を製造する第二積層体製造工程と、
前記第一積層体の前記導体層と前記第二積層体の前記高分子材料誘電体層とを貼り合わせる貼り合わせ工程と、
前記転写元基板を前記セラミック誘電体層から除去する転写元基板除去工程と、
をこの順序で実施することを特徴とする配線基板の製造方法。 - 前記貼り合せ工程において、前記第一積層体及び第二積層体に各々形成されたガイド貫通孔に位置決め用のピンを挿通することにより、前記第一積層体及び第二積層体を互いに位置決めしつつ貼り合わせる請求項7記載の配線基板の製造方法。
- 前記転写元基板として、前記セラミック誘電体層を構成するセラミックの焼成温度よりも高融点の金属基板を使用し、前記第一積層体製造工程は、前記転写元基板の前記主表面上に、前記セラミック誘電体層の焼成前素材からなる未焼成セラミック素材層を形成する未焼成セラミック素材層形成工程と、
前記未焼成セラミック素材層を前記金属基板とともに焼成する焼成工程とを有する請求項7又は請求項8に記載の配線基板の製造方法。 - 前記未焼成セラミック素材層は、セラミック原料粉末を結合用高分子材料と混練してシート状に成形したセラミックグリーンシートである請求項9記載の配線基板の製造方法。
- 前記セラミックグリーンシートを前記金属基板上に貼り合せ、次いで得るべきセラミック誘電体層の形状に該セラミックグリーンシートをパターニングした後、前記焼成工程を実施する請求項10記載の配線基板の製造方法。
- 前記セラミックグリーンシートを高分子材料からなるキャリアシート上に形成し、貼り合せ面と反対側にキャリアシートが一体化された状態の該セラミックグリーンシートを前記金属基板上に貼り合せ、その状態でベ前記キャリアシートともに該セラミックグリーンシートをレーザーパターニングし、その後前記キャリアシートを除去して前記焼成工程を実施する請求項11記載の配線基板の製造方法。
- 前記貼り合せ工程において、前記基板コア部を含む前記第二積層体は、製造すべき配線基板の単位が複数個面内に一体化されたものであり、前記第一積層体は、含まれる前記単位が該第二積層体よりも少なく形成されたものが複数個、前記第二積層体上に組み合わせて配置される請求項9ないし請求項12のいずれか1項に記載の配線基板の製造方法。
- 前記第一積層体のそれぞれの四隅に形成されたガイド貫通孔と、これに対応する第二積層体側のガイド貫通孔に位置決め用のピンを挿通することにより、各前記第一積層体を前記第二積層体に位置決めしつつ貼り合せを行なう請求項13記載の配線基板の製造方法。
- 前記転写元基板除去工程において、前記金属基板を化学エッチングすることにより除去する請求項7ないし請求項14のいずれか1項に記載の配線基板の製造方法。
- 請求項1ないし請求項6のいずれか1項に記載の配線基板が製造対象であり、
前記第一積層体製造工程は、転写元基板の一方の主表面上に形成された前記セラミック誘電体層に、前記セラミック側切欠部をパターニング形成するセラミック側切欠部パターニング工程と、該パターニング後のセラミック誘電体層上に前記導体層を形成する導体層形成工程と、該導体層に対し前記導体側切欠部を前記セラミック側切欠部に連通するようにパターニング形成する導体側切欠部パターニング工程とを含み、
前記貼り合せ工程において、前記セラミック側切欠部と、これに連通する前記導体側切欠部とからなる前記連通切欠部が形成された前記第一積層体に対し、当該連通切欠部の開口側の主表面に、前記高分子材料誘電体層が未硬化又は半硬化の状態の前記第二積層体を、当該高分子材料誘電体層の主表面を重ね合わせ、その状態でそれら第一積層体及び第二積層体を積層方向に加圧して、前記高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を前記連通切欠部に圧入充填し、その後該高分子材料を硬化させる請求項7ないし請求項15のいずれか1項に記載の配線基板の製造方法。 - 請求項2ないし請求項6のいずれか1項に記載の配線基板が製造対象であり、
前記転写元基板除去工程の終了後に、前記セラミック誘電体層の該転写元基板が除去された主表面側に前記第二導体層を形成する請求項16記載の配線基板の製造方法。 - 請求項3又は請求項4に記載の配線基板が製造対象であり、
前記貼り合せ工程において前記連通切欠部に前記高分子材料を圧入し硬化させることにより、前記セラミック側高分子材料充填部を、前記転写元基板の主表面により前記セラミック誘電体層と面一化した形で形成し、その後前記転写元基板除去工程を実施する請求項17記載の配線基板の製造方法。 - 請求項4に記載の配線基板が製造対象であり、前記セラミック側高分子材料充填部に対し、前記転写元基板除去の除去により露出した主表面側から前記ビアを形成するための貫通孔をレーザー穿孔により形成する請求項18記載の配線基板の製造方法。
- 請求項5又は請求項6に記載の配線基板が製造対象であり、前記前記転写元基板除去工程の終了後に前記第二導体層を形成し、また、前記第二導体側切欠部を、前記連通切欠部の一部のものと連通する形で形成し、次いで別の高分子材料誘電体層を、該第二導体側切欠部の形成された前記第二導体層の主表面上に積層形成し、当該高分子材料誘電体層を構成する高分子材料を前記第二導体側切欠部に充填して該高分子材料誘電体層を前記セラミック側高分子材料充填部と接合する請求項17記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378247A JP2006210908A (ja) | 2004-12-28 | 2005-12-28 | 配線基板及び配線基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004381462 | 2004-12-28 | ||
JP2005378247A JP2006210908A (ja) | 2004-12-28 | 2005-12-28 | 配線基板及び配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210908A true JP2006210908A (ja) | 2006-08-10 |
Family
ID=36967334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005378247A Pending JP2006210908A (ja) | 2004-12-28 | 2005-12-28 | 配線基板及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210908A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126943A (ja) * | 1997-06-30 | 1999-01-29 | Kyocera Corp | 多層配線基板およびその製造方法 |
JPH11260148A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
JP2000216544A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Plastics Ind Ltd | メタルコアbvh用多層シ―ルド板の製造方法 |
JP2000323845A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 電子回路実装用基板の製造方法 |
JP2002100533A (ja) * | 2000-07-19 | 2002-04-05 | Sony Corp | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 |
JP2002111207A (ja) * | 2000-09-26 | 2002-04-12 | Matsushita Electric Works Ltd | 多層プリント配線板の成形方法 |
JP2002344106A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 回路部品内蔵基板とその製造方法 |
JP2003124630A (ja) * | 2001-10-19 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 積層セラミック部品の製造方法 |
JP2003338688A (ja) * | 2001-12-14 | 2003-11-28 | Sumitomo Bakelite Co Ltd | 多層配線板製造用配線基板、多層配線板製造用配線基板の製造方法および多層配線板 |
WO2004084597A1 (ja) * | 2003-03-20 | 2004-09-30 | Hitachi Chemical Co., Ltd. | コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法 |
-
2005
- 2005-12-28 JP JP2005378247A patent/JP2006210908A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126943A (ja) * | 1997-06-30 | 1999-01-29 | Kyocera Corp | 多層配線基板およびその製造方法 |
JPH11260148A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
JP2000216544A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Plastics Ind Ltd | メタルコアbvh用多層シ―ルド板の製造方法 |
JP2000323845A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 電子回路実装用基板の製造方法 |
JP2002100533A (ja) * | 2000-07-19 | 2002-04-05 | Sony Corp | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 |
JP2002111207A (ja) * | 2000-09-26 | 2002-04-12 | Matsushita Electric Works Ltd | 多層プリント配線板の成形方法 |
JP2002344106A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 回路部品内蔵基板とその製造方法 |
JP2003124630A (ja) * | 2001-10-19 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 積層セラミック部品の製造方法 |
JP2003338688A (ja) * | 2001-12-14 | 2003-11-28 | Sumitomo Bakelite Co Ltd | 多層配線板製造用配線基板、多層配線板製造用配線基板の製造方法および多層配線板 |
WO2004084597A1 (ja) * | 2003-03-20 | 2004-09-30 | Hitachi Chemical Co., Ltd. | コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006070807A1 (ja) | 配線基板及び配線基板の製造方法 | |
US20150129293A1 (en) | Printed circuit board and method of manufacturing the same | |
US8212365B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2017183653A (ja) | 高周波用多層配線基板とその製造方法 | |
JP2006190953A (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2015053350A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP6501423B2 (ja) | インダクタの製造方法及びインダクタ | |
JP2012074536A (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
JP2005072328A (ja) | 多層配線基板 | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
JP4965237B2 (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP4746422B2 (ja) | コンデンサの製造方法及びコンデンサ | |
JP2012064600A (ja) | 多層基板およびその製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4746423B2 (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
JP2007158185A (ja) | 誘電体積層構造体、その製造方法、及び配線基板 | |
KR101912284B1 (ko) | 인덕터 제조방법 및 인덕터 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP4667070B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4825012B2 (ja) | 配線基板の製造方法 | |
JP2006270079A (ja) | 配線基板及び配線基板の製造方法 | |
JP2015018988A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110816 |