JP2007158185A - 誘電体積層構造体、その製造方法、及び配線基板 - Google Patents

誘電体積層構造体、その製造方法、及び配線基板 Download PDF

Info

Publication number
JP2007158185A
JP2007158185A JP2005353790A JP2005353790A JP2007158185A JP 2007158185 A JP2007158185 A JP 2007158185A JP 2005353790 A JP2005353790 A JP 2005353790A JP 2005353790 A JP2005353790 A JP 2005353790A JP 2007158185 A JP2007158185 A JP 2007158185A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
hole
metal foil
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005353790A
Other languages
English (en)
Other versions
JP4718314B2 (ja
Inventor
Yasuhiko Inui
靖彦 乾
Takamichi Ogawa
貴道 小川
Seiji Ichiyanagi
星児 一▲柳▼
Atsushi Otsuka
淳 大塚
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005353790A priority Critical patent/JP4718314B2/ja
Publication of JP2007158185A publication Critical patent/JP2007158185A/ja
Application granted granted Critical
Publication of JP4718314B2 publication Critical patent/JP4718314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】誘電体層の損傷が低減された誘電体積層構造体、このような誘電体積層構造体を製造することが可能な誘電体積層構造体の製造方法、及びこのような誘電体積層構造体を備えた配線基板を提供する。
【解決手段】コンデンサ1は、貫通孔2aを有する金属箔2と、金属箔2aの少なくとも一方の主面2b,2c上に形成された誘電体層11と、誘電体層11上に形成された導体層12とを備える積層体13を焼成して形成されている。貫通孔2aは、誘電体層12が金属箔2の少なくとも一方の主面2b,2c上に形成される前に形成されている。
【選択図】図2

Description

本発明は、誘電体積層構造体、その製造方法、及び配線基板に関する。
近年、集積回路技術の進歩によりますます半導体チップの動作が高速化している。それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこで、半導体チップを搭載する配線基板の上面或いは下面にコンデンサを搭載して、ノイズの除去を図っている。
しかしながら、上記の手法では、配線基板の完成後に、別途コンデンサを搭載する必要があるため、他の配線等に制限されることによりコンデンサと半導体チップとの配線距離が長くなり、配線抵抗やインダクタンスが大きくなってしまう。また、配線基板にコンデンサを搭載する領域を予め確保する必要があり、他の電子部品の自由度を低下させてしまう。このようなことから、配線基板にコンデンサを内蔵させる技術が提案されている。
現在、配線基板に内蔵させるコンデンサとしては、例えば、金属箔を用いたコンデンサが知られている(例えば特許文献1参照)。この金属箔を用いたコンデンサを製造する場合、金属箔をパターニングして、金属箔に貫通孔を形成する必要がある。
特開2004−134806号
しかしながら、コンデンサの焼成後にコンデンサを配線基板に埋め込んだ状態で、金属箔をエッチングすると、金属箔のみならず誘電体層もエッチング液に晒されることとなり、誘電体層が侵食されて絶縁劣化してしまう可能性がある。
また、高容量を得るために誘電体層の厚さを薄くした場合には、誘電体層の厚さが薄いために、エッチング液の影響を受けると、ショートや耐電圧が低下してしまう可能性が高くなる。更に、エッチング液の染み込みや、サイドエッチングにより誘電体層が金属箔から剥離してしまう可能性がある。
本発明は、上記課題を解決するためになされたものである。即ち、誘電体層の損傷が低減された誘電体積層構造体、このような誘電体積層構造体を製造することが可能な誘電体積層構造体の製造方法、及びこのような誘電体積層構造体を備えた配線基板を提供することを目的とする。
本発明の一の態様によれば、第1の貫通孔を有する金属箔と、前記金属箔の少なくとも一方の主面上に形成された誘電体層と、前記誘電体層上に形成された導体層とを備える積層体を焼成して形成された誘電体積層構造体であって、前記第1の貫通孔は、前記誘電体層が前記金属箔の少なくとも一方の主面上に形成される前に形成されていることを特徴とする誘電体積層構造体が提供される。
本発明の他の態様によれば、第1の貫通孔を有する金属箔と、前記金属箔の少なくとも一方の主面上に形成された誘電体層と、前記誘電体層上に形成された導体層とを備える積層体を焼成して形成された誘電体積層構造体の製造方法であって、前記金属箔に前記第1の貫通孔を形成する工程と、前記第1の貫通孔が形成された前記金属箔の少なくとも一方の主面上に前記誘電体層を形成する工程とを具備することを特徴とする誘電体積層構造体の製造方法が提供される。
本発明の他の態様によれば、配線基板本体と、前記配線基板本体上に形成されたビルドアップ層と、前記ビルドアップ層の内部に配置された請求項1乃至7のいずれか1項に記載の誘電体積層構造体とを具備することを特徴とする配線基板が提供される。
本発明の一及び他の態様の誘電体積層構造体及びその製造方法によれば、誘電体層の損傷が低減された誘電体積層構造体を提供することができる。また、本発明の他の態様の配線基板によれば、このような誘電体積層構造体を備えた配線基板を提供することができる。
(第1の実施の形態)
以下、図面を参照しながら第1の実施の形態について説明する。図1は、本実施の形態に係るコンデンサの縦断面図である。
図1に示される誘電体積層構造体としてのコンデンサ1は、貫通孔2a(第1の貫通孔)を有する金属箔2を備えている。金属箔2は、例えばNi等から構成されている。金属箔2の厚さは、10〜100μmとなっている。金属箔2の厚さをこの範囲としたのは、10μm未満になると取扱いが困難となるからであり、また100μmを超えると、後述するビルドアップ層22への内蔵が困難となるからである。
金属箔2の主面2b、及び主面2bと反対側の主面2c上には、貫通孔2aに連通した貫通孔3a(第2の貫通孔)を有する誘電体層3が形成されている。誘電体層3は、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックから構成されている。その他、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックからも構成することができ、要求特性に応じてアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックからも構成することができる。
誘電体層3の厚さは、0.3〜10μmとなっている。誘電体層3の厚さをこの範囲としたのは、0.3μm未満になると所定の絶縁耐圧を確保することが困難であり、また10μmを超えるとコンデンサ1に反りやうねり等の変形が発生してしまうおそれがあるからである。なお、本実施の形態では、金属箔2の主面2b,2c上の両方に誘電体層3及び導体層4が形成されているが、誘電体層3及び後述する導体層4は、金属箔2の主面2b,2cの少なくとも一方に形成されていればよい。
誘電体層3上には、貫通孔2a,3aに連通した貫通孔4a(第3の貫通孔)を有する導体層4が形成されている。導体層4は、ニッケル(Ni)、銅(Cu)、銀(Ag)、アルミニウム(Al)、タングステン(W)、金(Au)、白金(Pt)、パラジウム(Pd)、等が好ましく、ニッケル及び銅がより好ましく、ニッケルが特に好ましい。なお、コンデンサ1の状態においては、金属箔2、誘電体層3、及び導体層4は焼成後の状態にある。
このようなコンデンサ1は、以下のようにして作製することができる。図2(a)〜図2(d)は、本実施の形態に係るコンデンサの模式的な製造工程図である。
まず、図2(a)に示されるように、例えばウエットエッチング等のエッチングにより金属箔2をパターニングし、金属箔2に貫通孔2aを形成する。貫通孔2aは、エッチングに限らず、レーザやドリル機により形成されていてもよい。
次いで、図2(b)に示されるように貫通孔2aが形成された金属箔2の主面2b,2c上に、例えばPET(ポリエチレンテレフタレート)フィルム等の樹脂フィルム(図示せず)が貼着された誘電体層11を圧着し、その後樹脂フィルムを剥離する。これにより、金属箔2の主面2b,2c上に誘電体層11が形成される。
誘電体層11は誘電体層3の焼成前の状態であり、誘電体層11としては例えばセラミックグリーンシートやセラミックペースト層等が挙げられる。なお、上記の誘電体層11の形成手法は誘電体層11がセラミックグリーンシートである場合であり、誘電体層11がセラミックペースト層である場合には、上記の形成手法ではなく例えばスクリーン印刷等により金属箔2の主面2b,2c上に形成する。
金属箔2の主面2b,2c上に誘電体層11を形成した後、図2(c)に示されるように誘電体層11上にPETフィルム等の樹脂フィルム(図示せず)が貼着された導体層12を圧着する。これにより、誘電体層11上に導体層12が形成される。
導体層12は導体層4の焼成前の状態であり、導体層12としては例えば導体シートや導体ペースト層等が挙げられる。なお、上記の導体層12の形成手法は導体層12が導体シートである場合であり、導体層12が導体ペースト層である場合には、上記の形成手法ではなく例えばスクリーン印刷等により誘電体層11上に形成する。
金属箔2の主面2b,2c上に誘電体層11及び導体層12を形成した後、導体層12上に樹脂フィルムが貼着された状態で、例えばレーザにより誘電体層11及び導体層12をパターニングし、図2(d)に示されるように誘電体層11及び導体層12に貫通孔2aと連通した貫通孔11a,12a等を形成する。これにより、積層体13が形成される。
貫通孔11a,12aの孔径は、貫通孔2aの孔径よりも大きくなるように形成される。なお、誘電体層11がセラミックペースト層の場合には、レーザにより誘電体層11に貫通孔11aを形成する必要はなく、スクリーン印刷により誘電体層11の形成とともに貫通孔11aを形成することができる。この場合、貫通孔11aが貫通孔2aから引き下がるように誘電体層11をスクリーン印刷により形成する。また、導体層12が導体ペースト層で形成されている場合も同様である。この場合、貫通孔12aが貫通孔11aから引き下がるように導体層12をスクリーン印刷により形成する。
その後、積層体13を切断機により所定の大きさに切断して、導体層12に貼着されている樹脂フィルムを剥離する。
次いで、積層体13を例えば大気中において所定温度で所定時間脱脂した後、還元雰囲気中において所定温度で所定時間焼成する。この焼成により、誘電体層11及び導体層12が焼結して、誘電体層3及び導体層4が形成される。これにより、図1に示されるコンデンサ1が作製される。
このようなコンデンサ1は、配線基板に内蔵されて使用される。図3は、本実施の形態に係る配線基板の縦断面図である。
図3に示されるように配線基板20は、配線基板本体としてのコア基板21を備えている。コア基板21上には、ビルドアップ層22が形成されている。ビルドアップ層22は、複数の絶縁層23〜25と、絶縁層23,24間等に形成され、ニッケル(Ni)、銅(Cu)、銀(Ag)、アルミニウム(Al)、タングステン(W)、金(Au)、白金(Pt)、パラジウム(Pd)、等の導電性材料から構成された複数の配線層26〜29とを備えている。絶縁層23〜25としては、エポキシ系樹脂、ビスマレイミド・トリアジン樹脂、フェノール樹脂、エポキシ樹脂等の絶縁樹脂フィルムから構成される。
ビルドアップ層22の内部、具体的には例えば絶縁層24,25間には、コンデンサ1が配置されている。コンデンサ1の金属箔2はビア30を介して配線層27に電気的に接続されており、導体層4はビア31,32を介して配線層26,28,29に電気的に接続されている。また、配線層26,29は貫通孔2a〜4a内に形成されたビア33により電気的に接続されている。なお、貫通孔2a〜4aの側面とビア33との間には、絶縁層24,25が入り込んでおり、金属箔2及び導体層4とビア33とは電気的に絶縁されている。ビア30〜33は、ニッケル(Ni)、銅(Cu)、銀(Ag)、アルミニウム(Al)、タングステン(W)、金(Au)、白金(Pt)、パラジウム(Pd)、等の導電性材料から構成されている。
このような配線基板は、以下のようにして作製することができる。図4(a)〜図5(b)は、本実施の形態に係る配線基板の模式的な製造工程図である。
まず、図4(a)に示されるようにコンデンサ1を上下両面から絶縁層41,42で挟み込み、所定温度で真空ラミネートする。絶縁層41,42は絶縁層24,25の熱硬化前の状態である。
その後、絶縁層41,42を仮熱硬化させた後、図4(b)に示されるようにレーザにより絶縁層41,42の両面から所定の位置にビアホール43を形成する。
ビアホール43を形成した後、絶縁層41,42の粗化を行い、その後例えばめっき法により、ビアホール43内にめっきを充填してビア30〜33を形成するとともに配線層26〜29を形成する。ビア30〜33等を形成した後、所定温度で所定時間加熱する。この加熱により、図5(a)に示されるように絶縁層41,42が熱硬化して、絶縁層24,25が形成される。
その後、図5(b)に示されるようにコンデンサ1が内蔵された絶縁層24,25を、コア基板21上に形成された絶縁層43上の所定の位置にマウンター等を用いて配置する。絶縁層43は絶縁層23の熱硬化前の状態である。そして、これらを所定温度で所定時間加熱する。この加熱により、絶縁層43が熱硬化して、絶縁層23が形成され、図4に示される配線基板20が作製される。
本実施の形態では、誘電体層11が金属箔2の主面2b,2c上に形成される前に貫通孔2aを形成するので、誘電体層3,11がエッチング液に晒されることがない。これにより、誘電体層3の損傷を低減させることができ、その結果誘電体層3の絶縁抵抗の低下や金属箔2からの誘電体層3の剥離等を抑制することができる。ここで、図6(a)は、本実施の形態に係る焼成前の金属箔の貫通孔の側面の状態を表した写真であり、図6(b)は、本実施の形態に係る焼成後の金属箔の貫通孔の側面の状態を表した写真である。誘電体層11が金属箔2の主面2b,2c上に形成される前に貫通孔2aを形成した場合には、金属箔2に貫通孔2aが形成された状態で、焼成されるので、貫通孔2aの側面は、エッチングにより粗面化していたものが(図6(a))、焼成により金属箔2の金属粒子が成長(粒子同士が結合)するために平坦化する(図6(b))。一方、誘電体層11が金属箔2の主面2b,2c上に形成された状態で、金属箔2にエッチングにより貫通孔2aを形成し、その後焼成した場合であっても、上記したように貫通孔2aの側面は平坦化するが、この場合には、誘電体層11がエッチング液により侵食し、損傷を受ける。従って、貫通孔2aの側面が平坦化しており、かつ誘電体層3の損傷が低減されている場合には、誘電体層11が金属箔2の主面2b,2c上に形成される前に貫通孔2aを形成していると判断することができる。誘電体層11が金属箔2の主面2b,2c上に形成される前に貫通孔2aを形成した場合には、上記したように貫通孔2aの側面が平坦化するので、絶縁層41,42をラミネートする際に絶縁層41,42が貫通孔2a内に入り込み易くなるという効果が得られる。
金属箔2、誘電体層11、導体層12の少なくともいずれかが配線基板20に埋め込まれている状態で金属箔2に貫通孔2aを形成した場合には、配線基板20に埋め込まれている状態で焼成されることとなるが、配線基板20を焼成温度まで加熱することは困難である。これに対し、本実施の形態では、金属箔2、誘電体層11、導体層12の少なくともいずれかが配線基板20に埋め込まれていない状態で金属箔2に貫通孔2aを形成しているので、積層体13が配線基板20に埋め込まれていない状態で、焼成することができる。これにより、コンデンサ1を内蔵した配線基板20を作製することができる。
金属箔2の主面2b上のみ或いは主面2c上のみに誘電体層11及び導体層12を形成した状態で焼成すると、焼結時において誘電体層11は焼結収縮するのに対し、金属箔2はほぼ収縮しないので、焼結時にコンデンサ1に反りやうねり等の変形が発生するおそれがある。また、誘電体層11と金属箔2の熱膨張率が異なる場合には、特に焼結後の誘電体層3の降温時に熱膨張率の差に起因してコンデンサ1に反りやうねり等の変形が発生するおそれがある。この結果、配線基板20への内蔵が困難になるとともに、無理に配線基板20に内蔵しようとすると、誘電体層3にクラックが生じるおそれがある。これに対し、本実施の形態では、金属箔2の両方の主面2b,2c上にそれぞれ誘電体層11及び導体層12を形成しているので、焼結時にコンデンサ1に反りやうねり等の変形が生じ難い。これにより、コンデンサ1を容易に配線基板20に内蔵することができる。また、金属箔2の両方の主面2b,2c上にそれぞれ誘電体層11及び導体層12を形成しているので、金属箔2の主面2b上のみ或いは主面2c上のみに誘電体層11及び導体層12を形成した場合に比べて、ほぼ2倍の静電容量を得ることができる。
本実施の形態では、金属箔2等に互いに連通する貫通孔2a〜4aを形成しているので、貫通孔2a〜4a内にビア33を形成することができる。これにより、配線距離を長くせずに配線層26と配線29とを電気的に接続することができる。
(第2の実施の形態)
以下、図面を参照しながら第2の実施の形態について説明する。本実施の形態では、第1の実施の形態とは異なる方法によりコンデンサを作製する例について説明する。なお、本実施の形態以降においては、第1の実施の形態で説明した部材と同一の部材には同一の符号が付してあるとともに、第1の実施の形態で説明した内容と重複する内容については下記以外省略する。図7(a)〜図7(c)は本実施の形態に係るコンデンサの模式的な製造工程図である。
まず、第1の実施の形態と同様に金属箔2に貫通孔2aを形成する。また、一方で、例えばレーザにより誘電体層11をパターニングし、図7(a)に示されるように誘電体層11に貫通孔2aと連通するように貫通孔11aを形成する。
次いで、貫通孔11aが貫通孔2aと連通するように誘電体層11を位置合わせをし、貫通孔2aが形成された金属箔2の主面2b,2c上に誘電体層11を圧着する。これにより、図7(b)に示されるように金属箔2の主面2b,2c上に誘電体層11が形成される。
金属箔2の主面2b,2c上に誘電体層11を形成した後、図7(c)に示されるように誘電体層11上に、例えばスクリーン印刷等により貫通孔12aが貫通孔2a,11aと連通するように貫通孔12aを有する導体層12を形成する。その後、第1の実施で説明した焼成等の工程と同様の工程を経ることにより、図1に示されるコンデンサ1と同様のコンデンサが得られる。
(第3の実施の形態)
以下、図面を参照しながら第3の実施の形態について説明する。本実施の形態では、第1及び第2の実施の形態とは異なる方法によりコンデンサを作製する例について説明する。図8(a)〜図8(c)は本実施の形態に係るコンデンサの模式的な製造工程図である。
まず、第1の実施の形態と同様に金属箔2に貫通孔2aを形成する。また、一方で、誘電体層11上に導体層12を圧着する。これにより、図8(a)に示されるように誘電体層11上に導体層12が形成される。
次いで、誘電体層11及び導体層12に、例えばレーザにより誘電体層11及び導体層12をパターニングし、図8(b)に示されるように貫通孔11a,12aが貫通孔2aと連通するように誘電体層11及び導体層12に貫通孔11a,12aを形成する。
誘電体層11及び導体層12に貫通孔11a,12aを形成した後、貫通孔11a,12aが貫通孔2aと連通するように誘電体層11及び導体層12の位置合わせをし、貫通孔2aが形成された金属箔2の主面2b,2c上に、誘電体層11及び導体層12を圧着する。これにより、図8(c)に示されるように金属箔2の主面2b,2c上に誘電体層11及び導体層12が形成される。その後、第1の実施で説明した焼成等の工程と同様の工程を経ることにより、図1に示されるコンデンサ1と同様のコンデンサが得られる。
以下、実施例1〜5及び比較例について説明する。まず、実施例1〜5及び比較例で使用したコンデンサ、配線基板、及びその作製手順についてそれぞれ説明する。
(実施例1)
実施例1においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiグリーンシート(導体層)を用いて、上記第1の実施の形態と同様の手法によりNi箔の両面にチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いて配線基板を作製した。具体的には、以下のものを用いて、以下の手順によりコンデンサ及びコンデンサが内蔵された配線基板を作製した。
(1)Ni箔の作製
Ni箔は、厚さ30μm及び150mm角の大きさに形成されている。Ni箔には、エッチング液(塩化第二鉄溶液)を用いたエッチングにより貫通孔が形成されている。
(2)チタン酸バリウムグリーンシートの作製
所定量のチタン酸バリウム粉(平均粒径0.7μm)に、分散剤、可塑剤を加えてエタノールとトルエンを混合溶剤中で湿式混合し、十分に混合した後、バインダを添加してさらに混合し、スラリを得た。そして、このスラリから、ドクターブレード法などの汎用の方法により厚さ7μmのチタン酸バリウムグリーンシートを得た。なお、チタン酸バリウムグリーンシートも、150mm角の大きさに形成されている。
(3)Niグリーンシートの作製
上記チタン酸バリウムグリーンシートの作製方法と同様の方法により厚さ7μmのNiグリーンシートを得た。なお、Niグリーンシートも、150mm角の大きさに形成されている。
(4)Niペーストの作製
分散剤、バインダーをターピネオールに溶解させ、上記と同じNi粉末と共に三本ロールを用いて混練してペーストを得た。
(5)積層体の作製
Ni箔の両面に、80℃、500kgf/cmの条件でチタン酸バリウムグリーンシートをNi箔に圧着した。そして、チタン酸バリウムグリーンシートに貼着されているPETフィルムを剥離した後、その両面にNiグリーンシートを積層し、80℃、750kgf/cmで本圧着した。次いで、NiグリーンシートにPETフィルムが貼着されている状態で、Ni箔の貫通孔と同位置にレーザでチタン酸バリウムグリーンシートとNiグリーンシートに貫通孔を形成した。その後、これらを汎用の切断機により25mm角に切断し、Niグリーンシートに貼着されているPETフィルムを剥離し、積層体を形成した。
(6)脱脂・焼成
上記積層体を大気中において250℃で10時間脱脂した後、還元雰囲気中において1300℃で所定時間焼成した。焼成後の厚さは、チタン酸バリウムグリーンシートとNiグリーンシートともに4μmであった。この手順によりコンデンサが作製された。
(7)絶縁樹脂フィルムラミネート
上記で形成されたコンデンサの両面から配線基板に用いられる絶縁樹脂フィルム(絶縁層)を100℃、7kgf/cmで真空ラミネートした。そして、絶縁樹脂フィルムを仮熱硬化させた後、レーザで絶縁樹脂フィルムの配線基板にマウントされる側の所定の位置にビアホールを形成した。その後、絶縁樹脂フィルムの粗化を行い、Cuめっき法によりビアホール内にビアを形成するとともに配線層を形成し、170℃、90分で絶縁樹脂フィルムを熱硬化させた。
(8)配線基板へのラミネート
周知のプロセスで作製したコア基板上に絶縁樹脂フィルムをラミネートした後、マウンター等を用いて上記形成されたコンデンサがラミネートされた絶縁樹脂フィルムを所定の位置に設置し、絶縁樹脂フィルムを仮熱硬化させた。その後、周知のビルドアッププロセスによりコンデンサが内蔵された配線基板を作製した。
(実施例2)
実施例2においては、Ni箔(金属箔)、チタン酸バリウムペースト層(誘電体層)、及びNiペースト(導体層)を用いて、上記実施例1と同様の手法によりNi箔の両面にチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサ内蔵配線基板を作製した。チタン酸バリウムペースト層及びNiペースト層は、スクリーン印刷により形成された。その他の条件は実施例1と同様である。
(実施例3)
実施例3においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiペースト層(導体層)を用いて、上記第2の実施の形態と同様の手法によりNi箔の両面にチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
具体的には、予めチタン酸バリウムグリーンシートにNi箔の貫通孔と同位置にレーザで貫通孔を形成し、Ni箔と位置合わせをして、Ni箔の両面にチタン酸バリウムグリーンシートを圧着した。その後、チタン酸バリウムグリーンシート上にNiペースト層をスクリーン印刷により形成した。その他の条件は実施例1と同様である。
(実施例4)
実施例4においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiペースト層(導体層)を用いて、上記第1の実施の形態と同様の手法によりNi箔上にチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
具体的には、Ni箔にチタン酸バリウムグリーンシートを圧着し、Niペーストを全面に印刷する。そしてNi箔の貫通孔と同位置にレーザにより一括して貫通孔を形成する。その他の条件は実施例1と同様である。
(実施例5)
実施例5においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiグリーンシート(導体層)を用いて、上記第3の実施の形態と同様の手法によりNi箔の両面にチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。
具体的には、チタン酸バリウムグリーンシートとNiグリーンシートを予め圧着し、Ni箔の貫通孔と同位置にレーザで貫通孔を形成する。その後、Ni箔と位置合わせをして、チタン酸バリウムグリーンシートとNiグリーンシートの積層体をNi箔の両面に圧着した。その他の条件は実施例1と同様である。
(実施例6)
実施例6においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiグリーンシート(導体層)を用いて、上記第1の実施の形態と同様の手法によりNi箔の片面のみにチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサが内蔵された配線基板を作製した。その他の条件は実施例1と同様である。
(比較例)
比較例においては、Ni箔(金属箔)、チタン酸バリウムグリーンシート(誘電体層)、及びNiグリーンシート(導体層)を用いて、Ni箔の片面のみにチタン酸バリウム層及びNi層が形成されたコンデンサを作製するとともに、作製されたコンデンサを用いてコンデンサ内蔵配線基板を作製した。
具体的には、貫通孔が形成されていないNi箔の片面に、チタン酸バリウムグリーンシートを圧着し、チタン酸バリウムグリーンシート上にNiグリーンシートを圧着した。その後、エッチング液により、Ni箔に貫通孔を形成した。その他の条件は実施例1と同様である。
上記説明した実施例1〜6及び比較例におけるコンデンサのチタン酸バリウム層の絶縁抵抗を測定するとともにチタン酸バリウム層を観察した。また、画像測定システムを用いてコンデンサの反り量を測定した。
以下、結果を述べる。比較例においては、チタン酸バリウム層の絶縁抵抗が低下していた。また、Ni箔からのチタン酸バリウム層の剥離が観察された。これは、チタン酸バリウム層がNi箔をエッチングする際に使用されたエッチング液により侵食されたためであると考えられる。これに対し、本実施例1〜6においては、チタン酸バリウム層の絶縁抵抗の低下は見られず、またNi箔からのチタン酸バリウム層の剥離は観察されなかった。この結果から、誘電体層を金属箔の主面上に形成する前に金属箔に貫通孔を形成した場合には、誘電体層の損傷が抑制されることが確認された。
また、実施例6及び比較例においては、コンデンサは丸まってしまい、コンデンサの反り量としては、計測不能であった。これに対し、実施例1〜5においては、コンデンサの丸まりなどはなく、実施例6及び比較例よりも反り量が少なかった。この結果から、金属箔の両方の主面上に誘電体層及び導体層を形成することが好ましいことが確認された。
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
第1の実施の形態に係るコンデンサの縦断面図である。 (a)〜(d)は、第1の実施の形態に係るコンデンサの模式的な製造工程図である。 第1の実施の形態に係る配線基板の縦断面図である。 (a)〜(b)は、第1の実施の形態に係る配線基板の模式的な製造工程図である。 (a)〜(b)は、第1の実施の形態に係る配線基板の模式的な製造工程図である。 (a)は、第1の実施の形態に係る焼成前の金属箔の貫通孔の側面の状態を表した写真であり、(b)は、第1の実施の形態に係る焼成後の金属箔の貫通孔の側面の状態を表した写真である。 (a)〜(c)は、第2の実施の形態に係るコンデンサの模式的な製造工程図である。 (a)〜(c)は、第3の実施の形態に係るコンデンサの模式的な製造工程図である。
符号の説明
1…コンデンサ、2…金属箔、3,11…誘電体層、4,12…導体層、2a,3a,4a,11a,12a…貫通孔、2b,2c…主面、20…配線基板、21…コア基板、22…ビルドアップ層。

Claims (13)

  1. 第1の貫通孔を有する金属箔と、前記金属箔の少なくとも一方の主面上に形成された誘電体層と、前記誘電体層上に形成された導体層とを備える積層体を焼成して形成された誘電体積層構造体であって、
    前記第1の貫通孔は、前記誘電体層が前記金属箔の少なくとも一方の主面上に形成される前に形成されていることを特徴とする誘電体積層構造体。
  2. 前記誘電体層は前記第1の貫通孔に連通した第2の貫通孔を有し、前記導体層は前記第1及び前記第2の貫通孔に連通した第3の貫通孔を有することを特徴とする請求項1記載の誘電体積層構造体。
  3. 前記誘電体層及び前記導体層は、前記金属箔の両方の主面上に形成されていることを特徴とする請求項1又は2記載の誘電体積層構造体。
  4. 前記金属箔の厚さは、10〜100μmであることを特徴とする請求項1乃至3のいずれか1項に記載の誘電体積層構造体。
  5. 焼成後の前記誘電体層の厚さは、0.3〜10μmであることを特徴とする請求項1乃至4のいずれか1項に記載の誘電体積層構造体。
  6. 前記金属箔は、Niから構成されていることを特徴とする請求項1乃至5のいずれか1項に記載の誘電体積層構造体。
  7. 第1の貫通孔を有する金属箔と、前記金属箔の少なくとも一方の主面上に形成された誘電体層と、前記誘電体層上に形成された導体層とを備える積層体を焼成して形成された誘電体積層構造体の製造方法であって、
    前記金属箔に前記第1の貫通孔を形成する工程と、
    前記第1の貫通孔が形成された前記金属箔の少なくとも一方の主面上に前記誘電体層を形成する工程と
    を具備することを特徴とする誘電体積層構造体の製造方法。
  8. 前記誘電体層は前記第1の貫通孔に連通する第2の貫通孔を有し、前記導体層は前記1及び前記第2の貫通孔に連通する第3の貫通孔を有することを特徴とする請求項7記載の誘電体積層構造体の製造方法。
  9. 前記第2の貫通孔は、前記誘電体層が前記金属箔の少なくとも一方の主面上に形成された状態で前記誘電体層に形成されることを特徴とする請求項8記載の誘電体積層構造体の製造方法。
  10. 前記第2の貫通孔は、前記誘電体層が前記金属箔の少なくとも一方の主面上に形成される前に前記誘電体層に形成されることを特徴とする請求項8記載の誘電体積層構造体の製造方法。
  11. 前記第3の貫通孔は、前記誘電体層上に前記導体層が形成された状態で形成されることを特徴とする請求項8乃至10のいずれか1項に記載の誘電体積層構造体の製造方法。
  12. 前記第3の貫通孔は、前記誘電体層上に前記導体層が形成されると同時に形成されることを特徴とする請求項8乃至10のいずれか1項に記載の誘電体積層構造体の製造方法。
  13. 配線基板本体と、
    前記配線基板本体上に形成されたビルドアップ層と、
    前記ビルドアップ層の内部に配置された請求項1乃至6のいずれか1項に記載の誘電体積層構造体と
    を具備することを特徴とする配線基板。
JP2005353790A 2005-12-07 2005-12-07 誘電体積層構造体、その製造方法、及び配線基板 Expired - Fee Related JP4718314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005353790A JP4718314B2 (ja) 2005-12-07 2005-12-07 誘電体積層構造体、その製造方法、及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353790A JP4718314B2 (ja) 2005-12-07 2005-12-07 誘電体積層構造体、その製造方法、及び配線基板

Publications (2)

Publication Number Publication Date
JP2007158185A true JP2007158185A (ja) 2007-06-21
JP4718314B2 JP4718314B2 (ja) 2011-07-06

Family

ID=38242107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353790A Expired - Fee Related JP4718314B2 (ja) 2005-12-07 2005-12-07 誘電体積層構造体、その製造方法、及び配線基板

Country Status (1)

Country Link
JP (1) JP4718314B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078225A1 (ja) * 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
US8879233B2 (en) 2009-05-15 2014-11-04 Entegris, Inc. Electrostatic chuck with polymer protrusions
CN107622950A (zh) * 2016-07-13 2018-01-23 欣兴电子股份有限公司 封装基板及其制造方法
JP2018120932A (ja) * 2017-01-24 2018-08-02 大日本印刷株式会社 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
US10395963B2 (en) 2008-05-19 2019-08-27 Entegris, Inc. Electrostatic chuck

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265194A (ja) * 1988-08-30 1990-03-05 Ibiden Co Ltd 厚膜素子を有するプリント配線板の製造方法
JPH11251185A (ja) * 1998-02-27 1999-09-17 Hokuriku Electric Ind Co Ltd 薄型コンデンサとその製造方法
JP2000244130A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
WO2004056160A1 (en) * 2002-12-13 2004-07-01 E.I. Du Pont De Nemours And Company Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2004214583A (ja) * 2003-01-09 2004-07-29 Ibiden Co Ltd 配線板およびその製造方法
JP2005294674A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 多層基板、半導体パッケージおよびモジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265194A (ja) * 1988-08-30 1990-03-05 Ibiden Co Ltd 厚膜素子を有するプリント配線板の製造方法
JPH11251185A (ja) * 1998-02-27 1999-09-17 Hokuriku Electric Ind Co Ltd 薄型コンデンサとその製造方法
JP2000244130A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
WO2004056160A1 (en) * 2002-12-13 2004-07-01 E.I. Du Pont De Nemours And Company Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2004214583A (ja) * 2003-01-09 2004-07-29 Ibiden Co Ltd 配線板およびその製造方法
JP2005294674A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 多層基板、半導体パッケージおよびモジュールの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078225A1 (ja) * 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
JP4930602B2 (ja) * 2007-12-14 2012-05-16 株式会社村田製作所 薄膜積層キャパシタの製造方法
US8343361B2 (en) 2007-12-14 2013-01-01 Murata Manufacturing Co., Ltd. Method for producing a thin film laminated capacitor
US10395963B2 (en) 2008-05-19 2019-08-27 Entegris, Inc. Electrostatic chuck
US8879233B2 (en) 2009-05-15 2014-11-04 Entegris, Inc. Electrostatic chuck with polymer protrusions
CN107622950A (zh) * 2016-07-13 2018-01-23 欣兴电子股份有限公司 封装基板及其制造方法
JP2018120932A (ja) * 2017-01-24 2018-08-02 大日本印刷株式会社 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Also Published As

Publication number Publication date
JP4718314B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
TWI453883B (zh) 內建零件之配線基板
JP2004056112A (ja) 回路部品、回路部品実装体、および回路部品内蔵モジュールと、回路部品実装体および回路部品内蔵モジュールの製造方法
JP2015053350A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
JP2010045209A (ja) 積層セラミック電子部品の製造方法
JP4718314B2 (ja) 誘電体積層構造体、その製造方法、及び配線基板
JP2010087266A (ja) 複合基板及びその製造方法
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP2009043769A (ja) コンデンサ内蔵配線基板及びその製造方法、支持体付きコンデンサ
KR20090127440A (ko) 적층형 세라믹 전자부품의 제조방법
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP4051194B2 (ja) コンデンサ素子内蔵多層配線基板
JP2007158186A (ja) 誘電体積層構造体の製造方法、誘電体積層構造体、及び配線基板
JPH1027959A (ja) 多層配線基板の製造方法
JP2010192784A (ja) 配線基板およびプローブカードならびに電子装置
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP4022105B2 (ja) 多層配線基板の製造方法
JP4825012B2 (ja) 配線基板の製造方法
JP4579673B2 (ja) 電子部品及びその製造方法、電子部品付き配線基板
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees