KR101538046B1 - 세라믹 소자 제조방법 및 세라믹 소자 - Google Patents

세라믹 소자 제조방법 및 세라믹 소자 Download PDF

Info

Publication number
KR101538046B1
KR101538046B1 KR1020140014765A KR20140014765A KR101538046B1 KR 101538046 B1 KR101538046 B1 KR 101538046B1 KR 1020140014765 A KR1020140014765 A KR 1020140014765A KR 20140014765 A KR20140014765 A KR 20140014765A KR 101538046 B1 KR101538046 B1 KR 101538046B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
ceramic sheet
green ceramic
pattern
forming
Prior art date
Application number
KR1020140014765A
Other languages
English (en)
Other versions
KR20140103057A (ko
Inventor
박규환
김동기
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to PCT/KR2014/001176 priority Critical patent/WO2014126393A1/ko
Publication of KR20140103057A publication Critical patent/KR20140103057A/ko
Application granted granted Critical
Publication of KR101538046B1 publication Critical patent/KR101538046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods

Abstract

본 발명은 세라믹 소자 제조방법 및 세라믹 소자에 관한 것으로, 전사용 기재에 형성된 감광층에 음각의 레지스트 패턴을 형성하고, 상기 레지스트 패턴 내부에 도전성 페이스트를 도포하여 전극 패턴을 형성하고, 이 전극 패턴을 그린 세라믹 시트에 전사하며, 전극 패턴이 전사된 그린 세라믹 시트를 적층 소성하여 세라믹 소자를 제조하는 것으로, 선폭이 25㎛ 이하인 전극 패턴의 형성이 용이하며, 선폭이 25㎛ 이하인 미세 전극패턴을 가지는 회로의 오픈(open) 및 쇼트(short) 불량이 방지되어 제품의 동작 신뢰성을 향상시킨다.

Description

세라믹 소자 제조방법 및 세라믹 소자{Method for manufacturing ceramic device having fine line pattern, and ceramic device having fine line pattern}
본 발명은 세라믹 소자 제조방법 및 세라믹 소자에 관한 것으로, 보다 구체적으로는, 미세한 선폭으로 패턴을 형성하는 세라믹 소자 제조방법 및 세라믹 소자에 관한 것이다.
전자기기에 사용되는 반도체 칩 부품의 경박단소화 현상이 가속화됨에 따라 고성능 초소형 칩 부품의 요구가 확대되고 있다.
따라서, 부품을 구성하는 회로 소자의 소형화 및 고용량화가 급속히 진행되고 있고, 회로 소자의 소형화 및 고용량화를 실현하기 위하여 회로 소자를 구성하는 전극 패턴의 미세화 및 밀집화가 요구되고 있다.
전극 패턴의 미세화 및 밀집화가 요구되는 회로 소자로는 커먼 모드 필터(Common mode filter)가 있다. 커먼 모드 필터는 스마트폰, 태블릿 PC 등의 전자기기에 구비되어 노이즈를 차단하고 강력한 신호 무결성을 제공하는 부품이다.
커먼 모드 필터의 경우, 일정 면적 내에서 회로 패턴의 고밀도 및 집적화를 위해 기재의 평면 상에 안쪽에서 바깥쪽으로 수회 돌아나가는 형상을 가지는 전극 패턴을 형성한다. 따라서, 커먼 모드 필터는 동일한 면적의 기재 상에서 상기 전극 패턴이 더 많이 회전하면서 정밀도가 높아지기 위해서는 전극패턴의 선폭을 미세화하는 것이 매우 중요하다.
현재, 선폭이 25㎛ 이하인 전극 패턴은 박막 공정(Thin Film Process)을 사용하여 구현 가능하다. 그러나, 박막 공정은 박막 공정 라인을 구축하는데 고가의 비용이 소요되므로 초기 투자비용 부담이 크고, 구축된 박막 공정 라인을 안정화하는데 많은 시간이 소요되므로 고객 대응의 타이밍이 지연되는 단점이 있다.
상기 박막 공정 라인의 대안으로, 초기 설비 투자 비용 부담을 줄일 수 있는 후막 공정(Thick Film Process)으로 선폭이 25㎛ 이하인 전극 패턴을 형성하는 방법이 있다. 그러나 상기 후막 공정은 전극패턴의 선폭을 미세화하는 데 한계가 있다. 또한, 상기 후막 공정은 특히, 메쉬 스크린 프린팅(Mesh Screen Printing) 방법으로 회로를 형성하므로 회로의 오픈(open) 및 쇼트(short)와 같은 불량이 지속적으로 발생하여 선폭이 25㎛ 이하의 미세한 전극 패턴을 형성하는 데 있어 불량률이 높은 문제점이 있었다.
참고로, 회로의 오픈(open)은 전기적으로 접속되어야 할 두 개의 부분이 떨어지거나 전기적으로 연결된 부분이 끊어진 것이고, 쇼트(short)는 전기적으로 떨어지거나 절연되어야 하는 부분이 접촉되어 통전 중인 상태인 것이다.
국내등록특허 제10-0745540호 "이종소재를 이용한 적층형 칩 커먼 모드 필터 및 그 제조방법"
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 전사용 기재에 감광층을 이용하여 선폭이 25㎛ 이하인 전극 패턴을 용이하게 구현하고, 이를 세라믹 시트에 전사하고 소성하는 방식을 채용함으로써 제조 공정이 단순하고, 제조 비용이 저렴하며, 초기 설비 투자 비용을 최소화하는 세라믹 소자 제조방법 및 세라믹 소자를 제공하는 데 목적이 있다.
본 발명의 다른 목적은, 선폭이 25㎛ 이하인 전극 패턴으로 형성된 회로의 오픈 및 쇼트 불량이 방지되어 제품의 신뢰성을 향상시키는 세라믹 소자 제조방법 및 세라믹 소자를 제공하는 데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 소자 제조 방법은, 전사용 기재에 감광층을 형성하는 단계, 상기 감광층에 기설계된 전극패턴에 대응되는 음각의 레지스트 패턴을 형성하는 단계, 상기 레지스트 패턴의 내부에 도전성 페이스트를 도포하여 전극 패턴을 형성하는 단계; 상기 전사용 기재에 형성된 전극 패턴을 소성 전 그린 세라믹 시트에 전사하는 단계; 전극패턴이 형성된 상기 그린 세라믹 시트를 적층하는 단계; 복수의 층으로 적층된 그린 세라믹 시트를 소성하는 단계를 포함한 것을 특징으로 한다.
본 발명에서, 상기 점착필름은 점착제가 도포되어 있는 PI 필름, PEN 필름, PET 필름, PC 필름, PSS 필름 중 하나일 수 있다.
본 발명에서, 상기 도전성 페이스트는 Ag 페이스트일 수 있다.
본 발명에서, 상기 감광층을 형성하는 단계는, 상기 전사용 기재에 드라이 필름을 점착시켜 감광층을 형성할 수 있다.
본 발명에서, 상기 레지스트 패턴을 형성하는 단계는, 상기 감광층의 표면에 마스크를 올려 놓고 노광하는 과정; 상기 감광층에서 기설계된 전극패턴의 형상에 대응되는 부분을 제거하여 레지스트 패턴을 형성하는 과정을 포함할 수 있다.
본 발명에서, 상기 레지스트 패턴을 형성하는 과정은 현상액을 이용하여 상기 전극패턴의 형상에 대응되는 부분을 제거하며, 상기 레지스트 패턴을 형성하는 단계는, 현상액 제거를 위한 수세 과정을 더 포함한다.
본 발명에서, 상기 전극 패턴을 형성하는 단계는, 상기 도전성 페이스트를 상기 레지스트 패턴 내부에 채우고, 스크래퍼를 이용하여 상기 레지스트 패턴의 상부로 돌출된 도전성 페이스트를 제거할 수 있다.
본 발명에서, 상기 감광층을 형성하는 단계, 상기 음각의 레지스트 패턴을 형성하는 단계, 상기 전극 패턴을 형성하는 단계는 롤 투 롤 방식으로 연속적으로 이루어지도록 할 수 있다.
본 발명에서, 상기 그린 세라믹 시트는 저온 동시 소성 세라믹(LTCC ; Low Temperature Co-fire Ceramics) 시트일 수 있다.
본 발명에서, 상기 전사하는 단계는, 상기 전사용 기재에서 상기 감광층을 제거하는 과정; 및 상기 전사용 기재의 일면에 돌출된 상기 전극 패턴을 소성 전 그린 세라믹 시트로 전사하는 과정을 포함할 수 있다.
본 발명에서, 상기 전사하는 단계는, 상기 전극 패턴 의 형상과 대응되는 진공흡착패턴이 구비된 금형으로 상기 점착 필름에서 상기 전극 패턴을 진공 흡착하여 분리하고, 분리된 상기 전극 패턴을 상기 그린 세라믹 시트의 일면에 직접 전사할 수 있다.
본 발명에서, 상기 전사하는 단계는, 상기 점착 필름과 상기 그린 세라믹 시트에 겹쳐지게 배치하고 상기 전극 패턴이 형성된 부분에만 열을 가해 압착한 후 상기 점착 필름과 상기 드라이 필름을 상기 그린 세라믹 시트에서 분리하여 상기 전극 패턴만 상기 그린 세라믹 시트의 전사면에 전사할 수 있다.
본 발명에서, 상기 그린 세라믹 시트를 적층하는 단계는, 받침 그린 세라믹 시트로 적층된 최상단 그린 세라믹 시트 또는 최하단 그린 세라믹 시트에서 노출되는 전극 패턴을 덮는 과정을 포함할 수 있다.
본 발명에서, 상기 그린 세라믹 시트를 적층하는 단계는, 적층된 복수의 그린 세라믹 시트를 가압하여 그린 세라믹 시트 내부로 전극 패턴을 매입하는 과정을 더 포함할 수 있다.
본 발명에서, 상기 소성하는 단계는, 800~900℃에서 소성할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 소자는, 복수의 세라믹 시트층이 하나의 몸체로 소성된 세라믹 소자 몸체부; 및
상기 세라믹 소자 몸체부 내부에 복수의 층으로 이격되게 구비되고 서로 전기적으로 연결되어 회로를 형성하는 복수의 전극 패턴을 포함한 것을 특징으로 한다.
본 발명에서, 상기 세라믹 소자 몸체부는 저온 동시 소성 세라믹(LTCC ; Low Temperature Co-fire Ceramics)일 수 있다.
본 발명에서, 상기 전극 패턴은 Ag 페이스트를 소성한 소결체일 수 있다.
본 발명에서, 복수의 상기 전극 패턴 중 적어도 어느 한 전극 패턴은, 상기 세라믹 소자 몸체부의 측면에 단부가 노출되는 측면 단자부를 구비할 수 있다.
본 발명은, 선폭이 25㎛ 이하인 전극 패턴의 형성이 용이하며, 선폭이 25㎛ 이하인 미세 전극패턴을 가지는 회로의 오픈(open) 및 쇼트(short) 불량이 방지되어 제품의 동작 신뢰성을 향상시키는 효과가 있다.
또한, 본 발명은 기존의 세라믹 소자 제조 라인에서 터미널 형성 과정을 그대로 이용할 수 있어 초기 설비 투자 비용이 최소화되고, 공정 안정화에 많은 시간이 소요되지 않으므로 고객 요구에 신속하게 대응할 수 있는 효과가 있다.
또한, 본 발명은 제조공정이 단순하여 제조 원가를 절감하고, 생산성을 향상시키는 효과가 있다.
도 1은 본 발명에 따른 세라믹 소자 제조방법을 도시한 공정도
도 2a 내지 도 2g는 본 발명에 따른 세라믹 소자 제조방법을 각 단계별로 도시한 도시한 도면.
도 3a 내지 도 3c는 본 발명에 따른 세라믹 소자 제조방법에서 드라이 필름에 레지스트 패턴이 형성된 것을 찍은 SEM 사진.
도 4는 본 발명에 따른 세라믹 소자 제조 방법에서 음각의 레지스트 패턴에 도전성 패턴이 도포된 예를 도시한 도면.
도 5는 본 발명에 따른 세라믹 소자를 도시한 단면도.
본 발명에 따른 바람직한 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
도 1을 참고하면, 본 발명에 따른 세라믹 소자 제조 방법은, 전사용 기재에 감광층을 형성하는 단계(S100), 상기 감광층에 기설계된 전극 패턴에 대응되는 음각의 레지스트 패턴을 형성하는 단계(S200), 상기 레지스트 패턴의 내부에 도전성 페이스트를 도포하여 전극 패턴을 형성하는 단계(S300); 상기 전사용 기재에 형성된 전극 패턴을 소성 전 그린 세라믹 시트에 전사하는 단계; 전극 패턴이 전사된 상기 그린 세라믹 시트를 적층하는 단계; 다층으로 적층된 그린 세라믹 시트를 소성하는 단계(S600)를 포함한다.
도 2a는 감광층(2)을 형성하는 단계(S100)를 도시한 것이고, 도 2b 및 도 2c는 레지스트 패턴(2b)을 형성하는 단계(S200)를 도시한 것이고, 도 2d는 전극 패턴(12)을 형성하는 단계(S300)를 도시한 것이고, 도 2e 및 도 2f는 전사하는 단계를 도시한 것이고, 도 2g는 그린 세라믹 시트(5)를 적층하는 단계를 도시한 것이다.
도 2a를 참고하면, 상기 전사용 기재(1)는 일면에 점착제가 구비된 점착필름이고, 상기 감광층(2)은 드라이 필름(2a)인 것이 바람직하다.
상기 감광층(2)을 형성하는 단계(S100)는, 전사용 기재(1)로 점착필름을 사용하고, 상기 점착필름에 드라이 필름(2a)을 적층하여 감광층(2)을 형성하는 것으로, 점착필름에 드라이 필름(Dry Film Photoresist)(2a)을 일체화 점착하는 것이다.
상기 감광층(2)은 포토레지스트액을 상기 전사용 기재(1)의 일면에 도포하여 형성할 수도 있다. 포토레지스트액을 도포하여 형성된 감광층(2)에 비하여 상기 드라이 필름(2a)은 두께가 균일하고, 별도의 건조 공정이 필요하지 않으므로 제조공정을 단순화하고, 상기 전극 패턴(12)을 균일한 두께로 고르게 형성할 수 있으며 상기 전극 패턴(12)의 선폭을 미세화하는데 유리하여 선폭을 25㎛ 이하인 음각의 레지스트 패턴(2b)을 더 용이하게 형성할 수 있도록 한다.
상기 드라이 필름(2a)은 롤(Roll) 투 롤(Roll)을 이용한 라미네이션(Lamination) 공정을 통해 상기 점착필름에 적층된다.
상기 점착필름은 플랙시블(flexible)한 점착필름(5)을 사용한다. 예를 들어, 점착필름은 일면에 점착제가 도포되어 있는 PI(Polyimide) 필름, PEN(Polyethylene Naphthalate) 필름, PET(Polyethylene Terephthalate) 필름, PC(Polycarbonate)필름, PSS(Poly styrene sulfonate) 필름 중 선택된 하나를 사용할 수 있다.
상기 드라이 필름(2a)은 자외선(UV)을 조사하면 자외선을 받은 부분의 성질이 불용(negative) 또는 가용(positive)으로 변화하는 필름이다.
도 2b 및 도 2c를 참고하면, 상기 레지스트 패턴(2b)을 형성하는 단계(S200)는, 상기 감광층(2)의 표면에 마스크(3)를 올려 놓고 노광하는 과정(S210);
상기 감광층(2)에서 기설계된 전극 패턴의 형상에 대응되는 부분을 제거하여 레지스트 패턴(2b)을 형성하는 과정(S220)을 포함한다.
상기 마스크(3)는 상기 감광층(2)의 표면에서 기설계된 전극 패턴을 가리고, 기설계된 전극 패턴을 제외한 부분을 개방시키도록 형성된 것으로, 기설계된 전극 패턴과 일치되는 패턴 커버부를 가지고, 상기 패턴 커버부를 제외한 부분이 개방된 형상을 가진다.
상기 노광 과정은 상기 감광층(2)에서 상기 마스크(3)에 의해 노출된 부분 즉, 상기 패턴 커버부(3a)를 제외한 부분으로 빛을 조사하여 상기 감광층(2)에서 상기 패턴 커버부(3a)를 제외한 부분을 현상액에 의해 용해되지 않도록 변화시킨다.
상기 감광층(2)에서 기설계된 전극 패턴의 형상에 대응되는 부분을 제거하는 과정은 불용되지 않고 가용상태인 부분 즉, 기설계된 전극 패턴의 형상에 대응되는 부분을 현상액을 이용하여 제거한다.
상기 레지스트 패턴(2b)은 현상액을 이용하여 상기 드라이 필름(2a) 중 일부분이 제거된 것으로, 기설계된 전극 패턴의 형상으로 상기 전사용 기재(1)의 일면을 노출시키는 홀로 형성된다.
상기 현상액은 염화구리(CuCl2)가 사용될 수 있다. 바람직하게는, 현상액은 염화구리 2% 수용액이 사용될 수 있다. 현상 후에는 현상액 제거를 위한 수세 과정이 수행된다.
수세는 30℃ 이하의 물을 사용한다. 물의 온도가 30℃를 초과하면 레지스트 패턴(2b)의 박리 원인이 된다. 수세 과정 후에는 건조 과정이 수행될 수 있다.
상기 레지스트 패턴(2b)을 형성하는 단계(S200)는, 빛으로 조사된 부분이 남겨지고, 빛에 가려진 부분을 제거하는 네거티브 레지스트 방식을 이용하여 음각의 레지스트 패턴(2b)을 형성하는 것을 일 예로 한다.
기설계된 전극 패턴(12)은 기재의 평면 상에 안쪽에서 바깥쪽으로 수회 돌아나가는 형상 또는 바깥쪽에서 안쪽으로 수회 돌아 들어가는 형상인 것을 일 예로하고, 선폭이 25㎛ 이하인 미세 라인 패턴이다.
도 3a 내지 도 3c는 본 발명에 따른 세라믹 소자 제조방법에서 드라이 필름(2a)에 레지스트 패턴(2b)이 형성된 것을 찍은 SEM 사진이며, 도 3a 내지 도 3c를 참고하면 네거티브 레지스트 방식을 이용하여 드라이 필름(2a) 상에 선폭 15.28㎛, 선 사이의 간격이 14.14㎛인 레지스트 패턴(2b)이 균일하게 형성된 것을 확인할 수 있다.
도 2d를 참고하며, 전극 패턴(12)을 형성하는 단계(S300)는, 상기 레지스트 패턴(2b) 내부에 도전성 페이스트(4)를 도포하여 전극 패턴(12)을 형성한다.
상기 전극 패턴(12)을 형성하는 단계(S300)는, 상기 도전성 페이스트(4)를 상기 레지스트 패턴(2b) 내부에 채우고, 스크래퍼를 이용하여 상기 레지스트 패턴(2b)의 상부로 돌출된 도전성 페이스트(4)를 제거하여 상기 레지스트 패턴(2b) 내에 전극 패턴(12)을 상기 드라이 필름(2a)의 두께와 동일하게 형성한다.
상기 전극 패턴(12)을 형성하는 단계(S300)는, 상기 도전성 페이스트(4)를 상기 레지스트 패턴(2b) 내부에 상기 드라이 필름(2a)의 상부로 일부 돌출되도록 채우고, 스크래퍼를 이용하여 상기 드라이 필름(2a)의 상면으로 돌출된 도전성 페이스트(4)를 제거하여 전극 패턴(12)의 표면을 평면으로 형성하는 것이 바람직하다.
상기 드라이 필름(2a)은 상기 전사용 기재(1)의 일면에 상기 전극 패턴(12)을 도전성 페이스트(4)로 인쇄하여 형성할 수 있도록 하는 스크린 역할을 하며, 상기 전극 패턴(12)을 형성하는 단계(S300)는 스크린 프린팅 방식으로 상기 도전성 페이스트(4)를 상기 레지스트 패턴(2b) 내부에 채울 수 있음을 밝혀둔다. 상기 전극 패턴(12)을 형성하는 단계(S300)는, 도포된 상기 도전성 페이스트(4)를 건조하는 과정을 포함한다.
상기 전극 패턴(12)을 형성하는 단계(S300)는 기설계된 전극 패턴(12)의 형상으로 형성된 상기 레지스트 패턴(2b)의 내부에 도전성 페이스트(4)를 스크린 프린팅 방식으로 채워 정확하게 기설계된 전극 패턴(12)을 형성한다.
상기 전극 패턴(12)은 표면이 평면으로 형성되고, 균일한 두께를 가져 상기 전사하는 단계에서 상기 그린 세라믹 시트(5)의 일면에 밀착되어 전사될 수 있다.
상기 도전성 페이스트(4)는 Ag 페이스트를 사용하는 것이 바람직하며, Ag 페이스트는 고온의 소성 시 치수 안정성에서 문제가 발생되지 않으며, 상기 그린 세라믹 시트(5)와 함께 소성되어 낮은 비저항값을 가지는 전극 패턴(12)을 형성할 수 있도록 한다.
본 발명은 상기한 바와 같이 음각의 레지스트 패턴(2b)에 도전성 페이스를 채워 전극 패턴(12)을 형성하는 스프린 프린팅 방식으로, 스퍼터링 증착(deposition) 방식에 비해 제조 공정이 단순하며, 전극 패턴(12)의 선폭을 미세화하는데 유리하다.
또한, 대면적의 세라믹 소자 형성이 가능하며, 그 공정이 단순하다.
상기 전극 패턴(12)을 형성하는 단계(S300)는, 상기 레지스트 패턴(2b) 내부에 채워진 도전성 페이스트(4)를 건조하는 과정을 포함한다.
도 4를 참고하면, 상기 음각의 레지스트 패턴(2b)을 형성하는 단계(S200), 상기 전극 패턴을 형성하는 단계(S300)는 롤(Roll) 투 롤(Roll)로 전사용 기재(1)와 이에 적층된 드라이 필름(2a)을 함께 이송하면서 연속적으로 이루어지도록 하여 제조 공정을 단순화하고, 생산성을 향상시키는 것이 바람직하다. 본 발명에 따른 세라믹 소자 제조 방법은 상기 드라이 필름(2a)을 상기 점착 필름(1a)에 적층하고, 적층된 드라이 필름(2a)에 음각의 레지스트 패턴(2b)을 형성하고, 상기 레지스트 패턴(2b) 내에 도전성 페이스트(4)를 채워 전극 패턴(12)을 형성하는 공정이 롤 투롤 로 연속적으로 이루어지게 하여 제조 공정을 더 단순화하고, 생산성을 더 향상시키는 것이 바람직하다.
또한, 상기 전극 패턴(12)을 소성 전 그린 세라믹 시트(5)에 전사하는 것을 상기 롤(Roll) 투 롤(Roll) 공정에 포함시키는 것이 더 바람직하다.
도 2e 및 도 2f를 참고하면, 상기 전사하는 단계(S400)는, 상기 점착 필름(1a)에 형성된 상기 전극 패턴(12)을 소성 전 그린 세라믹 시트(5)에 전사하는 것이다.
상기 그린 세라믹 시트(5)는 저온 동시 소성 세라믹(LTCC ; Low Temperature Co-fire Ceramics) 시트를 사용한다. 상기 LTCC 시트는 소성온도가 900℃로 낮아 녹는점이 약 960℃인 은 등의 금속과 동시에 소성하는 것이 가능하다.
부품의 고집적화와 고용량화를 위해서는 적층되는 세라믹 시트 내부에 회로를 설계해야 하며, 이 경우 구리나 은 등의 금속을 상기 그린 세라믹 시트(5)와 동시에 소성해야 한다. LTCC 시트는 SiO2 또는 Al2O3 계열을 사용할 수 있다.
상기 전사하는 단계(S400)는, 상기 전사용 기재(1)에서 상기 감광층(2)을 제거하는 과정(S410), 및 상기 전사용 기재(1)의 일면에 돌출된 상기 전극 패턴(12)을 소성 전 그린 세라믹 시트(5)로 전사하는 과정(S420)을 포함한다.
상기 감광층(2)을 제거하는 과정(S410)은, 상기 드라이 필름(2a)을 상기 점착 필름(1a)에서 제거하는 것으로, 드라이 필름(2a)에서 불용화된 부분을 박리액으로 제거하는 박리과정이다. 박리액은 1~5%의 수산화나트륨(NaOH)나 수산화칼륨(KOH)이 사용될 수 있다. 레지스트 패턴(2b)(13)의 박리 후에는 박리액 제거를 위한 세정, 건조 과정이 수행된다.
박리액에 의해 드라이 필름(2a)이 제거되면 점착 필름(1a)에 도전성 페이스트(4)로 형성된 전극 패턴(12)만 남게 된다. 상기 전극 패턴(12)은 기설계된 전극 패턴과 동일한 것으로 기설계된 전극 패턴은 기재의 평면 상에 안쪽에서 바깥쪽으로 수회 돌아나가는 형상 또는 바깥쪽에서 안쪽으로 수회 돌아 들어가는 형상인 것을 일 예로하고, 선폭이 25㎛ 이하인 미세 라인 패턴이다.
상기 그린 세라믹 시트(5)의 전사면에는 접착제층이 구비되며, 상기 그린 세라믹 시트(5)의 전사면에 구비된 접착제층에 상기 점착 필름(1a) 상의 전극 패턴(12)을 맞붙인 후 상기 점착 필름(1a)을 제거하면 상기 전극 패턴(12)은 상기 그린 세라믹 시트(5)의 전사면에 부착된다.
상기 전극 패턴(12)이 그린 세라믹 시트(5)에 전사된 후, 상기 그린 세라믹 시트(5)에서 점착필름(5)을 분리한다. 상기 점착필름(5)의 분리시 상기 그린 세라믹 시트(5)와 상기 전극 패턴(12)의 강한 부착력으로 인해 상기 전극 패턴(12)과 상기 점착필름(5)이 분리되지 않는 전사 불량이 발생하지는 않는다.
상기 접착제층은 열경화성 접착제로 상기 점착 필름(1a)에 부착된 상기 전극 패턴(12)을 상기 그린 세라믹 시트(5)에 부착시킨 후 열 압착하여 상기 그린 세라믹 시트(5)로 전사하는 것을 일 예로 한다.
상기 점착필름(5)과 상기 전극 패턴(12)은 점착제층으로 부착되고, 상기 그린 세라믹 시트(5)와 상기 전극 패턴(12)은 접착제층으로 부착된다. 따라서 상기 그린 세라믹 시트(5)와 상기 전극 패턴(12)의 부착력이 상기 전극 패턴(12)과 상기 점착필름(5)의 부착력에 비해 높고, 전사 후, 상기 점착필름(5)과 상기 전극 패턴(12)의 분리가 용이하다.
또한, 도시하지는 않았지만, 상기 전사하는 단계(S400)는, 상기 점착 필름(1a)에서 상기 전극 패턴(12)을 분리하여 상기 그린 세라믹 시트(5)에 전사할 수 있다.
상기 전사하는 단계(S400)는 상기 전극 패턴(12)의 형상과 대응되는 진공흡착패턴이 구비된 금형으로 상기 점착 필름(1a)에서 상기 전극 패턴(12)을 진공 흡착하여 분리하고, 분리된 상기 전극 패턴(12)을 상기 그린 세라믹 시트(5)의 일면에 직접 전사하는 것을 일 예로 한다.
더 상세하게는 상기 금형에서 진공흡착패턴을 상기 전극 패턴(12)에 대응되게 위치시킨 후 상기 진공흡착패턴으로 상기 전극 패턴(12)을 흡착하여 상기 전극 패턴(12)을 제외한 상기 점착 필름(1a)과, 상기 드라이 필름(2a)을 한꺼번에 분리하여 제거한 후 상기 전극 패턴(12)을 상기 그린 세라믹 시트(5)의 일면에 직접 전사한다. 상기 전사하는 과정(S420)은 자동화가 가능하여 작업 시간이 단축된다.
또한, 상기 전사하는 단계(S400)는, 상기 점착 필름(1a)과 상기 그린 세라믹 시트(5)에 겹쳐지게 배치하고 상기 전극 패턴(12)이 형성된 부분에만 열을 가해 압착한 후 상기 점착 필름(1a)과 상기 드라이 필름(2a)을 상기 그린 세라믹 시트(5)에서 분리하여 상기 전극 패턴(12)만 상기 그린 세라믹 시트(5)의 전사면에 부착시킴으로써 전사를 완료한다.
상기 전사하는 단계(S400)는, 상기 점착 필름(1a)에서 상기 드라이 필름(2a)을 제거하지 않고 이루어진다.
즉, 상기 드라이 필름(2a)과, 상기 전극 패턴(12)이 동시에 상기 그린 세라믹 시트(5)와 맞붙게 되고, 상기 전극 패턴(12)이 형성된 부분만 열을 가해 압착하여 상기 전극 패턴(12)만 상기 그린 세라믹 시트(5)에 전사되도록 한다. 상기 전극 패턴(12)만 상기 그린 세라믹 시트(5)에 전사된 상태에서 상기 점착 필름(1a)을 분리하면 상기 점착 필름(1a)과 함께 상기 드라이 필름(2a)도 함께 분리되어 제거된다.
따라서, 별도의 전사 과정이 필요없어 작업 시간이 크게 단축되고, 전사 작업 시 상기 전극 패턴(12)의 위치가 틀어지는 불량도 방지된다.
상기 그린 세라믹 시트(5)에는 적층된 세라믹 시트에 형성된 각 전극 패턴(12)을 전기적으로 연결하는 비아홀(미도시)이 형성된다. 상기 비아홀은 기설계된 세라믹 소자에서 적층된 세라믹 시트의 전극 패턴을 전기적으로 연결하기 위해 기설계된 위치에 형성되며, 구멍 내에 전극 패턴(12)을 전기적으로 연결하는 도전부가 구비된 것이며, 구멍 내에 도전부가 충진되어 형성된 것이 바람직하다. 상기 전사하는 단계(S400)는 상기 그린 세라믹 시트(5)에 형성된 비아홀의 위치에 맞게 상기 전극 패턴(12)을 전사한다.
상기 그린 세라믹 시트(5)는 소성 전으로 전사면의 반대측 면에 보호 필름(6)이 부착되어 있다. 상기 보호 필름(6)은 상기 그린 세라믹 시트(5)에서 전극 패턴(12)이 전사되는 전사면의 반대면에 본딩시트를 매개로 부착되고, 그린 세라믹 시트(5)의 적층 소성 시 제거된다.
상기 보호 필름(6)은 PET 필름이 사용될 수 있다.
본딩 시트는 열경화성 접착제이며 양면 테이프에 비해 전극 패턴(12)이 전사된 그린 세라믹 시트(5)의 위치 배열을 정확하게 하기 용이하다.
도 2g를 참고하면, 상기 그린 세라믹 시트(5)를 적층하는 단계(S500)는, 전극 패턴(12)이 전사된 그린 세라믹 시트(5)를 적층시키는 것으로, 적층되어 하나의 세라믹 소자를 형성한다. 즉, 상기 적층되는 각 그린 세라믹 시트(5)에 형성된 각 전극 패턴(12)은 비아홀을 통해 전기적으로 연결되어 세라믹 소자의 회로를 형성한다.
상기 그린 세라믹 시트(5)를 다층으로 적층된 세라믹 시트를 소성하는 단계(S600)를 포함한다.
상기 그린 세라믹 시트(5)를 적층하는 단계(S500)는, 받침 그린 세라믹 시트(7)로 적층 시 노출되는 전극 패턴(12)을 덮는 과정을 포함한다.
상기 받침 그린 세라믹 시트(7)는, 적층되는 그린 세라믹 시트(5)의 일면과 맞붙는 면의 반대면에 보호 필름(6)이 부착되며, 상기 보호 필름(6)은 소성 시 제거된다.
상기 그린 세라믹 시트(5)를 적층하는 단계(S500)는, 받침 그린 세라믹 시트(7)의 상에 상기 전극 패턴(12)이 형성된 면이 향하도록 상기 그린 세라믹 시트(5)를 적층한다.
즉, 상기 받침 그린 세라믹 시트(7)를 최하단에 배치하고, 그 위에 상기 그린 세라믹 시트(5)를 전극 패턴(12)이 아래로 향하도록 차례로 적층하는 것이다. 이때, 최하단의 받침 그린 세라믹 시트(7)의 하부에는 보호 필름(6)이 부착된 상태이고, 최상단의 그린 세라믹 시트(5)의 상부에는 보호 필름(6)이 부착된 상태이다.
또 다른 예로, 상기 그린 세라믹 시트(5)를 전극 패턴(12)이 형성된 면이 상부를 향하도록 차례로 적층한 후 최상단 그린 세라믹 시트(5)의 상부에 상기 받침 그린 세라믹 시트(7) 적층할 수도 있다. 이 경우 상기 받침 그린 세라믹 시트(7)의 상부에는 보호 필름(6)이 부착된 상태이고, 최하단의 그린 세라믹 시트(5)의 하부에는 보호 필름(6)이 부착된 상태이다.
상기 그린 세라믹 시트(5)를 적층하는 단계(S500)는, 적층된 복수의 그린 세라믹 시트(5)를 가압하여 그린 세라믹 시트(5) 내부로 전극 패턴(12)을 매입하는 과정을 더 포함한다.
상기 전극 패턴(12)을 매입하는 과정은 상기한 바와 같이 상, 하부에 적층된 그린 세라믹 시트(5)의 최상면 및 최하면에 보호 필름(6)이 부착된 상태에서 적층된 그린 세라믹 시트(5)를 상, 하에서 가압하여 그린 세라믹 시트(5)의 내부로 전극 패턴(12)을 매입시키는 것이다.
적층된 각 그린 세라믹 시트(5)의 전극 패턴(12)은 바로 위에 배치거나, 바로 아래에 배치된 다른 그린 세라믹 시트(5)의 내부로 매입되는 것이다.
상기 전극 패턴(12)은 상기한 바와 같이 다수의 그린 세라믹 시트(5)가 적층된 상태에서 가압되는 작용으로 각 층의 그린 세라믹 시트(5) 내부로 삽입된다.
한편, 상기 소성하는 단계(S600)는, 상기 그린 세라믹 시트(5)를 적층하는 단계(S500)로 적층된 그린 세라믹 시트(5) 적층체를 소성하는 것으로, 소성하여 하나의 세라믹 소자로 만드는 것이다.
소성은 800~900℃에서 수행한다. 낮은 소성온도는 세라믹 시트의 수축 발생을 방지하여 치수안정성 문제를 발생시키지 않는다.
소성 공정이 완료되면, 미세라인 패턴을 갖는 세라믹 소자가 제조된다. 미세라인 패턴은 세라믹 소자의 내부전극이 된다. 그리고, 제조된 세라믹 소자는 미세라인 패턴의 구현이 중요한 커먼 모드 필터 등에 적용이 가능하다.
또한, 상술한 세라믹 소자 제조방법은 박막 공정에서 일반적으로 사용되는 Si-Wafer, Al2O3-Sub, Ferrite-wafer 등의 하드 기판 대신 플랙시블한 점착 필름(1a)을 기판으로 사용하므로 미세라인 패턴 형성을 위한 초기 설비 투자 비용 부담이 적은 장점이 있다.
도 5를 참고하면, 본 발명에 따른 세라믹 소자(10)는, 복수의 세라믹 시트층이 하나의 몸체로 소성된 세라믹 소자 몸체부(11); 및
상기 세라믹 소자 몸체부(11) 내부에 복수의 층으로 이격되게 구비되고 서로 전기적으로 연결되어 회로를 형성하는 복수의 전극 패턴(12)을 포함한다.
상기 세라믹 소자 몸체부(11)는 저온 동시 소성 세라믹(LTCC ; Low Temperature Co-fire Ceramics)인 것이 바람직하며, 이에 대한 실시 예는 상기에서 설명한 바 중복 기재로 생략한다.
또한, 상기 전극 패턴(12)은 Ag 페이스트를 소성한 소결체인 것을 일 예로 하며, 이에 대한 실시 예는 상기에서 설명한 바 중복 기재로 생략한다.
또한, 복수의 상기 전극 패턴(12) 중 적어도 어느 한 전극 패턴(12)은, 상기 세라믹 소자 몸체부(11)의 측면에 단부가 노출되는 측면 단자부(12a)를 구비한다.
상기 측면 단자부(12a)는 복수의 상기 전극 패턴(12)으로 형성되는 회로를 외부 회로와 연결하기 위해 상기 세라믹 소자 몸체부(11)의 측면에 노출된다.
상기 측면 단자부(12a)는 외부단자(미도시)와 전기적으로 연결되기 위한 단자이고, 상기 외부 단자는 본 발명에 따른 세라믹 소자와 전기적으로 연결되는 다른 인쇄회로기판 또는 배터리 등에 연결되는 것으로, 상기 회로와 전기적으로 연결하기 위한 단자이다.
상기 측면 단자부(12a)는 적층되는 상기 그린 세라믹 시트(5) 중 적어도 어느 한 그린 세라믹 시트(5)에 상기 전극 패턴(12)과 함께 형성된다.
상기 측면 단자부(12a)는 상기 회로를 외부 회로와 전기적으로 연결하기 위해 두 개의 단자로 이루어진다.
상기 측면 단자부(12a)가 노출됨으로써, 외부 단자와의 연결을 위한 기존의 후막 공정을 그대로 사용하여 세라믹 소자를 제조할 수 있다.
이하, 본 발명을 실험예를 통해 보다 상세히 설명한다. 그러나, 하기의 실험예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실험예에 의해 한정되는 것은 아님을 밝혀둔다.
구분 비교예
(박막 공정)		 실시예
(본 발명)
베이스 기판 Si-Wafer, Al2O3-Sub, Ferrite-wafer 등의 하드 기판 사용 플랙시블한 점착필름 사용
감광물질 Spin 코팅(감광물질 도포) 라미네이션(Lamination) 공정(드라이 필름 적층)
패턴 형성 에칭&스퍼터링
증착&도금		 음각 레지스트 패턴에 도전성 페이스트를 인쇄하여 형성
패턴 전사 없음 전사
패턴층 형성 공정 사이클 반복 패턴이 전사된 세라믹 시트 적층
전극 패턴 폭 20㎛ 이하 15.28㎛
비고 .Open/Short 불량 발생
초기 투자 비용 높다.
공정 안정화 시간이 많이 소요		 Open/Short 불량 발생 없음.
기존의 후막 공정 라인 적용 가능.
초기 설비 투자 비용 적다.
상기 표1은 기존의 박막 공정으로 미세한 전극 패턴을 형성하여 세라믹 소자를 형성하는 비교예와, 본 발명에 따른 세라믹 소자 제조 방법으로 세라믹 소자를 제조한 실시 예를 비교하고 있다.
본 발명에 따른 실시예의 경우, 도 3c에서 확인되는 바와 같이, 전극 패턴 폭도 15.8㎛로 정확하게 구현할 수 있고, 이로써 선폭이 25㎛ 이하인 미세라인 패턴을 용이하게 구현이 가능함을 알 수 있다.
또한, 오픈/쇼트 불량 발생도 없음을 시험을 통해 확인하였다.
반면, 비교예인 기존의 박막 공정으로 선폭이 25㎛ 이하의 전극 패턴을 형성하는 경우 선폭이 20㎛인 전극 패턴을 형성할 수 있었으나, 초기 투자 비용이 높고 공정 안정화에 많은 시간이 소요됨을 확인하였다. 또한, 오픈/쇼트 불량이 발생하였음을 시험을 통해 확인하였다.
따라서, 본 발명의 방법이 현재 후막 공정 업체들이 초기 투자 비용 부담 없이 고성능의 세라믹 소자를 제조하기 위해 적용할 수 있는 효과적인 방법임을 알 수 있다.
본 발명은, 선폭이 25㎛ 이하인 전극 패턴의 형성이 용이하며, 선폭이 25㎛ 이하인 미세 전극 패턴을 가지는 회로의 오픈(open) 및 쇼트(short) 불량이 방지되어 제품의 동작 신뢰성을 향상시킨다.
또한, 본 발명은 기존의 세라믹 소자 제조 라인에서 터미널 형성 과정을 그대로 이용할 수 있어 초기 설비 투자 비용이 최소화되고, 공정 안정화에 많은 시간이 소요되지 않으므로 고객 요구에 신속하게 대응할 수 있다.
또한, 본 발명은 제조공정이 단순하여 제조 원가를 절감하고, 생산성을 향상시킨다.
본 발명은 상기한 실시 예에 한정되는 것이 아니라, 본 발명의 요지에 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있으며 이는 본 발명의 구성에 포함됨을 밝혀둔다.
1 : 전사용 기재 1a : 점착 필름
2 : 감광층 2a : 드라이 필름
2b : 레지스트 패턴 3 : 마스크
3a : 패턴 커버부 4 : 도전성 페이스트
5 : 그린 세라믹 시트 6 : 보호 필름
7 : 받침 그린 세라믹 시트 10 : 세라믹 소자
11 : 세라믹 소자 몸체부 12 : 전극 패턴
12a : 측면 단자부 S100 : 감광층을 형성하는 단계
S200 : 레지스트 패턴을 형성하는 단계
S210 : 노광하는 과정 S220 : 레지스트 패턴을 형성하는 과정
S300 : 전극 패턴을 형성하는 단계 S400 : 전사하는 단계
S410 :감광층을 제거하는 과정 S420 : 전사하는 과정
S500 : 적층하는 단계 S600 : 소성하는 단계

Claims (19)

  1. 전사용 기재에 감광층을 형성하는 단계;
    상기 감광층에 기설계된 전극패턴에 대응되는 음각의 레지스트 패턴을 형성하는 단계;
    상기 레지스트 패턴의 내부에 도전성 페이스트를 도포하여 전극 패턴을 형성하는 단계;
    상기 전사용 기재에 형성된 전극 패턴을 소성 전 그린 세라믹 시트에 전사하는 단계;
    전극패턴이 형성된 상기 그린 세라믹 시트를 적층하는 단계; 및
    복수의 층으로 적층된 그린 세라믹 시트를 소성하는 단계를 포함하며,
    상기 레지스트 패턴을 형성하는 단계는,
    상기 감광층의 표면에 마스크를 올려 놓고 노광하는 과정; 및
    상기 감광층에서 기설계된 전극패턴의 형상에 대응되는 부분을 제거하여 상기 감광층에 0초과 25㎛ 이하의 선폭을 가지는 음각의 레지스트 패턴을 형성하는 과정을 포함하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  2. 제1항에 있어서,
    상기 전사용 기재는, 점착제가 도포되어 있는 PI 필름, PEN 필름, PET 필름, PC 필름, PSS 필름 중 하나인 것을 특징으로 하는 세라믹 소자 제조 방법.
  3. 제1항에 있어서,
    상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 하는 세라믹 소자 제조 방법.
  4. 제1항에 있어서,
    상기 감광층을 형성하는 단계는, 상기 전사용 기재에 드라이 필름을 점착시켜 감광층을 형성하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 레지스트 패턴을 형성하는 과정은 현상액을 이용하여 상기 전극패턴의 형상에 대응되는 부분을 제거하며,
    상기 레지스트 패턴을 형성하는 단계는, 현상액 제거를 위한 수세 과정을 더 포함하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  7. 제1항에 있어서,
    상기 전극 패턴을 형성하는 단계는,
    상기 도전성 페이스트를 상기 레지스트 패턴 내부에 채우고, 스크래퍼를 이용하여 상기 레지스트 패턴의 상부로 돌출된 도전성 페이스트를 제거하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  8. 제1항에 있어서,
    상기 감광층을 형성하는 단계, 상기 음각의 레지스트 패턴을 형성하는 단계, 상기 전극 패턴을 형성하는 단계는 롤 투 롤 방식으로 연속적으로 이루어지도록 한 것을 특징으로 하는 세라믹 소자 제조 방법.
  9. 제1항에 있어서,
    상기 그린 세라믹 시트는 저온 동시 소성 세라믹(LTCC ; Low Temperature Co-fire Ceramics) 시트인 것을 특징으로 하는 세라믹 소자 제조 방법.
  10. 제1항에 있어서,
    상기 전사하는 단계는,
    상기 전사용 기재에서 상기 감광층을 제거하는 과정; 및
    상기 전사용 기재의 일면에 돌출된 상기 전극 패턴을 소성 전 그린 세라믹 시트로 전사하는 과정을 포함한 것을 특징으로 하는 세라믹 소자 제조 방법.
  11. 제1항에 있어서,
    상기 전사용 기재는, 점착제가 도포되어 있는 점착필름이고,
    상기 전사하는 단계는,
    상기 전극 패턴의 형상과 대응되는 진공흡착패턴이 구비된 금형으로 상기 점착 필름에서 상기 전극 패턴을 진공 흡착하여 분리하고, 분리된 상기 전극 패턴을 상기 그린 세라믹 시트의 일면에 직접 전사하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  12. 제4항에 있어서,
    상기 전사용 기재는, 점착제가 도포되어 있는 점착필름이고,
    상기 전사하는 단계는, 상기 점착 필름과 상기 그린 세라믹 시트에 겹쳐지게 배치하고 상기 전극 패턴이 형성된 부분에만 열을 가해 압착한 후 상기 점착 필름과 상기 드라이 필름을 상기 그린 세라믹 시트에서 분리하여 상기 전극 패턴만 상기 그린 세라믹 시트의 전사면에 전사하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  13. 제1항에 있어서,
    상기 그린 세라믹 시트를 적층하는 단계는, 받침 그린 세라믹 시트로 적층 된 최상단 그린 세라믹 시트 또는 최하단 그린 세라믹 시트에서 노출되는 전극 패턴을 덮는 과정을 포함한 것을 특징으로 하는 세라믹 소자 제조 방법.
  14. 제13항에 있어서,
    상기 그린 세라믹 시트를 적층하는 단계는, 적층된 복수의 그린 세라믹 시트를 가압하여 그린 세라믹 시트 내부로 전극 패턴을 매입하는 과정을 더 포함한 것을 특징으로 하는 세라믹 소자 제조 방법.
  15. 제1항에 있어서,
    상기 소성하는 단계는, 800~900℃에서 소성하는 것을 특징으로 하는 세라믹 소자 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020140014765A 2013-02-15 2014-02-10 세라믹 소자 제조방법 및 세라믹 소자 KR101538046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2014/001176 WO2014126393A1 (ko) 2013-02-15 2014-02-13 세라믹 소자 제조방법 및 세라믹 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130016262 2013-02-15
KR20130016262 2013-02-15

Publications (2)

Publication Number Publication Date
KR20140103057A KR20140103057A (ko) 2014-08-25
KR101538046B1 true KR101538046B1 (ko) 2015-07-21

Family

ID=51747577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014765A KR101538046B1 (ko) 2013-02-15 2014-02-10 세라믹 소자 제조방법 및 세라믹 소자

Country Status (1)

Country Link
KR (1) KR101538046B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022225360A1 (ko) * 2021-04-22 2022-10-27 주식회사 아모텍 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품
KR102622934B1 (ko) * 2021-04-22 2024-01-09 주식회사 아모텍 적층세라믹 전자부품 제조방법 및 이를 통해 구현된 적층세라믹 전자부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106316A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2001319822A (ja) * 2000-05-09 2001-11-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
WO2005052962A1 (ja) * 2003-11-28 2005-06-09 Murata Manufacturing Co., Ltd. 積層セラミック電子部品およびその製造方法
JP2007123678A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 積層セラミック電子部品およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106316A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2001319822A (ja) * 2000-05-09 2001-11-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
WO2005052962A1 (ja) * 2003-11-28 2005-06-09 Murata Manufacturing Co., Ltd. 積層セラミック電子部品およびその製造方法
JP2007123678A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
KR20140103057A (ko) 2014-08-25

Similar Documents

Publication Publication Date Title
CN110139505B (zh) 一种具有局部软板分层的软硬结合板的制作方法
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
TWI282261B (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
KR20080037307A (ko) 회로기판 및 그 제조방법
US7743493B2 (en) Method for manufacturing a ceramic electronic component
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
KR101538046B1 (ko) 세라믹 소자 제조방법 및 세라믹 소자
CN108966516B (zh) 一种基于支撑基板的一次压合埋容工艺
CN113163626B (zh) 一种超薄印制电路板的制作方法
TWI482549B (zh) 印刷電路板之製造方法
TWI519225B (zh) 多層軟性線路結構的製作方法
CN102523694B (zh) 一种台阶电路板图形转移过程中避免漏基材的方法
US20090114434A1 (en) Method of manufacturing non-shrinkage ceramic substrate and non-shrinkage ceramic substrate using the same
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
TW521554B (en) Master flexible wiring plate, photomask for the exposure in photolithography process, manufacturing method of multilayer flexible wiring plate
CN216217750U (zh) 一种电镀式阶梯焊盘pcb
TWI708542B (zh) 背膠銅箔增層製程
KR20110089631A (ko) 다층 세라믹 기판 및 이의 제조 방법
JP4952893B2 (ja) セラミック電子部品及びその製造方法
KR100835660B1 (ko) 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
CN109951969B (zh) 薄型化埋入式线路卷式制造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5