KR20070013063A - 다층 배선 기판 및 이의 제조 방법 - Google Patents

다층 배선 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20070013063A
KR20070013063A KR1020050067414A KR20050067414A KR20070013063A KR 20070013063 A KR20070013063 A KR 20070013063A KR 1020050067414 A KR1020050067414 A KR 1020050067414A KR 20050067414 A KR20050067414 A KR 20050067414A KR 20070013063 A KR20070013063 A KR 20070013063A
Authority
KR
South Korea
Prior art keywords
conductive structure
conductive
thin film
wiring board
oxide
Prior art date
Application number
KR1020050067414A
Other languages
English (en)
Inventor
정인권
고상기
조문철
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Priority to KR1020050067414A priority Critical patent/KR20070013063A/ko
Publication of KR20070013063A publication Critical patent/KR20070013063A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 배선 기판 및 이의 제조 방법에서, 제1 도전성 구조물 및 제1 도전성 구조물의 일부분이 노출되도록 제1 도전성 구조물을 감싸고 실리콘 산화물을 포함하는 제1 절연성 구조물을 갖는 다층 배선 기판 몸체를 형성한다. 제1 도전성 구조물의 노출된 일부분과 전기적으로 접하는 제2 도전성 구조물을 형성한다. 제2 도전성 구조물이 부분적으로 노출되도록 제2 도전성 구조물 및 다층 배선 기판 몸체를 감싸는 제2 절연성 구조물을 형성한다. 제2 절연성 구조물은 제1 절연성 구조물을 보호하고 제1 절연성 구조물에 포함된 실리콘 산화물이 식각액과 반응하는 것을 차단할 수 있는 물질을 포함한다. 따라서 다층 배선 기판의 전기적 신뢰도가 증가한다.

Description

다층 배선 기판 및 이의 제조 방법{multi-layered wire substrate and method of manufacturing the same}
도 1은 본 발명의 일 실시예에 따른 다층 배선 기판을 나타내는 단면도이다.
도 2 내지 5는 도 1에 도시된 다층 배선 기판의 형성 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10:도전성 패턴 20:도전성 콘택
100:제1 도전성 구조물 200:제1 절연성 구조물
300:제2 도전성 구조물 400a:제2 예비 절연성 구조물
400:제2 절연성 구조물 1000a:다층 배선 기판 몸체
1000:다층 배선 기판
본 발명은 다층 배선 기판 및 이의 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 전자 부품들을 집적화하기 위한 다층 배선 기판 및 이의 제조 방법에 관한 것이다.
최근 이동 통신 기술의 발달로 말미암아 이동 통신 기술 분야에서 사용되는 전자 부품들이 고주파화, 소형화 및 모듈화되고 있다. 그 일 예로 다수의 전자 부품들이 일체로 구현되는 동시소성 세라믹 다층 기판이 광범위하게 사용되고 있다.
동시소성 세라믹 다층 기판은 고온 동시소성 세라믹 다층 기판과 저온 동시소성 세라믹 다층 기판으로 구분될 수 있다.
고온 동시소성 세라믹 다층 기판은 상대적으로 적은 실리콘 산화물을 포함하기 때문에 약 1400℃ 이상의 온도에서 제조된다. 그러나 저온 동시소성 세라믹 다층 기판은 고온 동시소성 세라믹 다층 기판보다 실질적으로 많은 실리콘 산화물을 포함하기 때문에 약 1000℃ 이하의 온도에서 제조될 수 있는 장점이 있다.
그러나 저온 동시소성 세라믹 다층 기판은 고온 동시소성 세라믹 다층 기판보다 실질적으로 낮은 온도에서 제조되기 때문에 표면 강도가 고온 동시소성 세라믹 다층 기판보다 실질적으로 낮다는 문제점이 있었다.
이와 더불어 저온 동시소성 세라믹 다층 기판은 고온 동시소성 세라믹 다층 기판보다 실질적으로 많은 실리콘 산화물을 포함하기 때문에 불화 수소(HF)와 같은 강산 또는 수산화 나트륨(NaOH)과 같은 강염기와 같이 실리콘 산화물과 반응하는 화학 물질을 포함하는 식각액에 노출될 경우 화학 물질에 의해 실리콘 산화물이 제거되어 무게 감소(weight loss)가 나타나는 문제점이 있었다.
본 발명의 제1 목적은 표면 강도가 실질적으로 높아 칩핑 또는 스크래치와 같은 표면 결함을 방지할 수 있고 실리콘 산화물과 반응하는 화학 물질을 포함하는 식각액에 노출되더라고 무게 감소가 나타나지 않는 다층 배선 기판을 제공하는 것이다.
본 발명의 제2 목적은 상기 다층 배선 기판의 제조 방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 다층 배선 기판은 제1 도전성 구조물 및 제1 절연성 구조물을 포함하는 다층 배선 기판 몸체, 제2 도전성 구조물 및 제2 절연성 구조물을 포함한다. 제1 절연성 구조물은 제1 도전성 구조물의 일부분이 노출되도록 제1 도전성 구조물을 감싼다. 제2 도전성 구조물은 제1 도전성 구조물의 상기 노출된 일부분과 전기적으로 접한다. 제2 절연성 구조물은 제2 도전성 구조물만이 부분적으로 노출되도록 제2 도전성 구조물 및 다층 배선 기판 몸체를 감싼다. 제1 절연성 구조물은 실리콘 산화물을 포함한다. 제2 절연성 구조물은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 또는 세륨 산화물을 포함할 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 제1 도전성 구조물 및 제1 도전성 구조물의 일부분이 노출되도록 제1 도전성 구조물을 감싸는 제1 절연성 구조물을 포함하는 다층 배선 기판 몸체를 형성한다. 제1 도전성 구조물의 노출된 상기 일부분과 전기적으로 접하는 제2 도전성 구조물을 형성한다. 제2 도전성 구조물만이 부분적으로 노출되도록 제2 도전성 구조물 및 다층 배선 기판 몸체를 감싸는 제2 절연성 구조물을 형성한다. 제1 절연성 구조물은 실리콘 산화물 을 포함할 수 있다. 제2 절연성 구조물은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 또는 세륨 산화물을 포함할 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
본 발명에 따르면 다층 배선 기판은 상대적으로 높은 표면 강도를 가지기 때문에 칩핑 또는 스크래치등과 같은 표면 결함을 방지할 수 있다. 또한, 다층 배선 기판이 실리콘 산화물과 반응하는 화학 물질을 포함하는 식각액에 노출되더라도 무게 감소(weight loss)가 나타나지 않을 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 다층 배선 기판 및 이의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서 막, 영역, 패턴 또는 구조물 등의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서 막, 영역, 패턴 또는 구조물 등의 "위에", "위쪽에", "상에", "상부에" 또는 "아래에", "아래쪽에","하부에" 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패턴 또는 구조물 등이 직접 막, 영역, 패턴 또는 구조물 등의 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막, 다른 영역, 다른 패턴 또는 다른 구조물 등이 추가적으로 개재될 수 있음을 의미한다. 또한, 두께, 높이, 막, 영역, 패턴 또는 구조물 등이 "제1", "제2", "제3", "제4" 및/또는 "제5"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 두께, 높이, 막, 영역, 패턴 또는 구조물 등을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3". "제4" 및/또는 "제5"는 두께, 높이, 막, 영역, 패턴 또는 구조물에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다층 배선 기판을 나타내는 단면도이다.
도 1을 참조하면, 다층 배선 기판(1000)은 제1 도전성 구조물(100) 및 제1 절연 구조물(200)을 포함하는 다층 배선 기판 몸체(1000a), 제2 도전성 구조물(300) 및 제2 절연성 구조물(400)을 포함한다.
다층 배선 기판 몸체(1000a)는 제1 도전성 구조물(100) 및 제1 절연 구조물(200)을 포함한다. 제1 도전성 구조물(100)은 적어도 하나의 도전성 패턴(10) 및 적어도 하나의 도전성 콘택(20)을 포함한다. 즉, 제1 도전성 구조물(100)은 적어도 하나의 도전성 패턴(10) 및 적어도 하나의 도전성 패턴(10)을 연결하는 적어도 하나의 도전성 콘택(20)을 포함하여 전기 회로로 사용될 수 있다.
제1 도전성 구조물(100)은 금속과 같은 도전성 물질을 포함할 수 있다. 상기 금속은 은 (Ag) 또는 구리(Cu)일 수 있다. 은 또는 구리는 약 1000℃ 이하의 온도에서도 저온 동시소성 세라믹 재료와 동시소결이 가능하며 전기 저항이 상대적으로 낮다는 장점이 있다.
제1 절연성 구조물(200)은 제1 도전성 구조물(100)의 일부분(101)이 노출되도록 제1 도전성 구조물(100)을 감싼다. 제1 절연성 구조물(200)은 약 1000℃ 이하의 온도에서도 소결이 가능한 저온 동시소성 세라믹 재료를 포함할 수 있다.
저온 동시소성 세라믹 재료는 실리콘 산화물을 상대적으로 많이 포함한다. 실리콘 산화물은 용융점을 낮추는 기능을 하기 때문에 저온 동시소성 세라믹 재료는 약 1400℃ 이상의 온도에서 소결이 가능한 고온 동시소성 세라믹 재료와는 달리 약 1000℃ 이하의 온도에서도 소결이 가능하다.
제1 절연성 구조물(200)의 제1 도전성 구조물(100)의 일부분(101)의 상면은 동일한 평면상에 위치할 수 있다. 즉, 제1 절연성 구조물(200)의 상면과 제1 도전성 구조물(100)의 일부분(101)의 상면이 다층 배선 기판 몸체(1000a)의 상면을 구성할 수 있다.
다층 배선 기판 몸체(1000a) 상에 제1 도전성 구조물(100)의 일부분(101)과 전기적으로 접촉하는 제2 도전성 구조물(300)이 위치한다. 제2 도전성 구조물(300)은 제1 도전성 구조물(100)에 포함된 물질과 실질적으로 동일한 물질을 포함할 수 있다. 구체적으로 제2 도전성 구조물(300)은 금속과 같은 도전성 물질을 포함할 수 있다. 상기 금속은 은 또는 구리일 수 있다.
제2 도전성 구조물(300)이 부분적으로 노출되도록 상기 제2 도전성 구조물(300) 및 상기 다층 배선 기판 몸체(1000a)를 감싸는 제2 절연성 구조물(400)이 제공된다.
제2 절연성 구조물(400)은 불화 수소(HF)와 같은 강산 또는 수산화 나트륨(NaOH)과 같은 강염기와 같이 실리콘 산화물과의 반응성이 큰 제1 물질에 대해 반응성이 작은 제2 물질을 포함할 수 있다. 상기 제2 물질은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 또는 세륨 산화물일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제2 절연성 구조물(400)은 막 구조를 가질 수 있다. 제2 절연성 구조물(400)이 막 구조를 가지는 경우 제2 절연성 구조물(400)의 높이와 제2 도전성 구조물(300)의 높이는 실질적으로 동일할 수 있다.
제2 절연성 구조물(400)에 의해 노출된 제2 도전성 구조물(300)의 표면상에 도전성 코팅막(500)이 형성된다. 도전성 코팅막(500)은 전기 전도도를 향상시키며 제2 도전성 구조물(300)을 보호하는 역할을 한다. 또한, 도전성 코팅막(500)을 형성함으로서 솔더링(soldering)이나 와이어 본딩(wire bonding)을 효과적으로 수행할 수 있다. 도전성 코팅막(500)은 전해 도금 또는 무전해 도금에 의해서 형성될 수 있다.
도전성 코팅막(500)은 금을 포함하는 단일 박막 구조일 수 있다. 이와 다르게 도전성 코팅막(500)은 니켈로 이루어지고 제2 절연성 구조물(400)의 노출된 표면상에 형성되는 제1 박막과 금으로 이루어지고 상기 제1 박막 상에 형성되는 제2 박막을 포함하는 이중 박막 구조일 수 있다. 이 때 제1 박막은 약 2㎛ 내지 약 8㎛의 두께를 갖고 상기 제2 박막은 약 0.001㎛ 내지 약 1㎛의 두께를 가질 수 있다.
도 2 내지 5는 도 1에 도시된 다층 배선 기판 기판의 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 제1 도전성 구조물(100) 및 제1 도전성 구조물(100)의 일부분(101)이 노출되도록 제1 도전성 구조물(100)을 감싸는 제1 절연성 구조물(200)을 포함하는 다층 배선 기판 몸체(1000a)를 형성한다.
구체적으로 제1 도전성 구조물(100) 및 제1 절연성 구조물(200)을 포함하는 다층 배선 기판 몸체(1000a)는 적어도 하나의 도전성 패턴(10) 및/또는 적어도 하나의 도전성 콘택(20)을 감싸는 절연층을 적어도 한번 적층시켜 형성한다.
제1 도전성 구조물(100)은 적어도 하나의 도전성 패턴(10) 및 적어도 하나의 도전성 패턴(10)을 연결하는 적어도 하나의 도전성 콘택(20)을 포함한다. 제1 도전성 구조물(100)은 금속과 같은 도전성 물질을 사용하여 형성할 수 있다. 상기 금속은 은 또는 구리일 수 있다. 은 또는 구리는 약 1000℃ 이하의 온도에서도 저온 동시소성 세라믹 재료와 동시소결이 가능하며 전기 저항이 상대적으로 낮다는 장점이 있다.
제1 절연성 구조물(200)은 적어도 한번 적층된 절연층을 포함한다. 제1 절연성 구조물(200)은 제1 도전성 구조물(100)의 일부분(101)이 노출되도록 제1 도전성 구조물(100)을 감싼다. 제1 절연성 구조물(200)은 약 1000℃ 이하의 온도에서도 소결이 가능한 저온 동시소성 세라믹 재료를 사용하여 형성한다.
저온 동시소성 세라믹 재료는 실리콘 산화물을 상대적으로 많이 포함한다. 실리콘 산화물은 용융점을 낮추는 기능을 하기 때문에 저온 동시소성 세라믹 재료는 약 1400℃ 이상의 온도에서 소결이 가능한 고온 동시소성 세라믹 재료와는 달리 약 1000℃ 이하의 온도에서도 소결이 가능하다.
제1 절연성 구조물(200)의 상면과 제1 도전성 구조물(100)의 일부분(101)의 상면은 동일한 평면상에 위치할 수 있다. 즉, 제1 절연성 구조물(200)의 상면과 제1 도전성 구조물(100)의 일부분(101)의 상면이 다층 배선 기판(1000a)의 상면을 구 성할 수 있다.
도 3을 참조하면, 다층 배선 기판 몸체(1000a) 상에 제1 도전성 구조물(100)의 일부분(101)과 전기적으로 접촉하는 제2 도전성 구조물(300)을 형성한다. 제2 도전성 구조물(300)은 금속과 같은 도전성 물질을 사용하여 형성할 수 있다. 상기 금속은 은 또는 구리일 수 있다.
구체적으로 상기 금속을 포함하는 페이스트(paste)를 사용하는 스크린 프린팅(screen printing) 방법을 통해 다층 배선 기판 몸체(1000a) 상에 제1 도전성 구조물(100)의 일부분(101)과 전기적으로 접하는 제2 도전성 구조물(300)을 형성한다. 스크린 프린팅 방법을 사용하여 제2 도전성 구조물(300)을 형성하는 경우 제2 도전성 구조물(300)의 폭이 상대적으로 작더라도 효과적으로 제2 도전성 구조물(300)을 형성할 수 있다는 장점이 있다.
도 4를 참조하면, 제2 도전성 구조물(300) 및 다층 배선 기판 몸체(1000a)를 감싸는 제2 예비 절연성 구조물(400a)을 형성한다. 제2 예비 절연성 구조물(400a)은 약 0.1mm 내지 약 1.0mm두께의 막 구조를 가질 수 있다.
제2 예비 절연성 구조물(400a)은 플라즈마 용사(plasma spraying) 방법을 사용하여 형성할 수 있다. 상기 플라즈마 용사 방법은 분말 형태의 재료를 고온의 화염 또는 플라즈마로 순간적으로 용융시킨 후 용융된 재료를 고속으로 가속시켜 대상물의 표면상에 비교적 두꺼운 두께로 증착하는 방법이다. 따라서 제2 예비 절연성 구조물(400a)이 막 구조를 가지는 경우 상기 플라즈마 용사 방법을 사용하여 제2 예비 절연성 구조물(400a)을 효과적으로 형성할 수 있다.
제2 예비 절연성 구조물(400a)은 불화 수소(HF)와 같은 강산 또는 수산화 나트륨(NaOH)과 같은 강염기와 같이 실리콘 산화물과의 반응성이 큰 제1 물질에 대해 반응성이 적은 제2 물질을 사용하여 형성할 수 있다. 상기 제2 물질은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 또는 세륨 산화물일 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
이와 다르게 제2 예비 절연성 구조물(400a)은 화학 기상 증착(chemical vapor deposition) 방법 또는 물리 기상 증착(chemical vapor deposition) 방법을 사용하여 형성될 수 있다.
도 5를 참조하면, 제2 예비 절연성 구조물(400a)에 제2 도전성 구조물(300)이 노출될 때가지 연삭(lapping) 공정을 수행하여 제2 절연성 구조물(400)을 형성한다. 이어서 제2 절연성 구조물(400)에 의해 노출된 제2 도전성 구조물(300)의 표면상에 전해 도금 또는 무전해 도금법을 사용하여 도전성 코팅막(500)을 형성한다.
도전성 코팅막(500)은 전기 전도도를 향상시키며 제2 도전성 구조물(300)을 보호하는 역할을 한다. 또한, 도전성 코팅막(500)을 형성함으로서 솔더링이나 와이어 본딩을 효과적으로 수행할 수 있다.
도전성 코팅막(500)은 금만을 포함하는 단일 박막 구조일 수 있다. 이와 다르게 도전성 코팅막(500)은 니켈로 이루어지고 제2 절연성 구조물(400)의 노출된 표면상에 형성되는 제1 박막과 금으로 이루어지고 상기 제1 박막 상에 형성되는 제2 박막을 포함하는 이중 박막 구조일 수 있다. 이 때 제1 박막은 약 2㎛ 내지 약 8 ㎛의 두께를 갖고 상기 제2 박막은 약 0.001㎛ 내지 약 1㎛의 두께를 가질 수 있다.
본 발명에 따르면 다층 배선 기판은 제1 도전성 구조물 및 표면 강도가 상대적으로 낮고 실리콘 산화물의 함유량이 상대적으로 높은 제1 절연성 구조물을 포함하는 다층 배선 기판 몸체, 제2 절연성 구조물 및 제2 도전성 구조물을 포함한다. 제2 절연성 구조물은 실리콘 산화물과의 반응성이 상대적으로 높은 제1 물질에 대하여 반응성이 상대적으로 낮은 제2 물질을 포함한다.
제2 절연성 구조물이 제1 절연성 구조물을 감싸기 때문에 제1 절연성 구조물의 내구성을 증가시킬 수 있기 때문에 칩핑 또는 스크래치와 같은 표면 결함을 방지할 수 있다. 또한 제2 절연성 구조물이 상기 제2 물질을 포함하기 때문에 다층 배선 기판이 제1 물질에 노출되더라도 무게 감소가 발생하지 않는다.
또한, 제2 도전성 구조물을 통해 제1 도전성 구조물은 외부 단자와 효과적으로 연결될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 제1 도전성 구조물 및 상기 제1 도전성 구조물의 일부분이 노출되도록 상기 제1 도전성 구조물을 감싸는 제1 절연성 구조물을 포함하는 다층 배선 기판 몸체;
    제1 도전성 구조물의 노출된 상기 일부분과 전기적으로 접하는 제2 도전성 구조물; 및
    제2 도전성 구조물이 부분적으로 노출되도록 상기 제2 도전성 구조물 및 상기 다층 배선 기판 몸체를 감싸는 제2 절연성 구조물을 포함하는 것을 특징으로 하는 다층 배선 기판.
  2. 제 1 항에 있어서, 상기 제1 절연성 구조물은 실리콘 산화물을 포함하고,
    상기 제 2 절연성 구조물은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 및 세륨 산화물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 다층 배선 기판.
  3. 제 1 항에 있어서 상기 제2 도전성 구조물은 구리 및 은으로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 다층 배선 기판.
  4. 제 1 항에 있어서, 상기 제2 도전성 구조물의 노출된 표면상에 형성되는 도 전성 코팅막을 더 포함하는 것을 특징으로 하는 다층 배선 기판.
  5. 제 4 항에 있어서, 상기 도전성 코팅막은 금으로 이루어지는 단일 박막 구조인 것을 특징으로 하는 다층 배선 기판.
  6. 제 4 항에 있어서, 상기 도전성 코팅막은 제1 박막 및 제2 박막을 포함을 포함하는 이중 박막 구조이고,
    상기 제1 박막은 니켈로 이루어지며 상기 제2 도전성 구조물의 노출된 표면상에 형성되고,
    상기 제2 박막은 금으로 이루어지며 상기 제1 박막 상에 형성되는 것을 특징으로 하는 다층 배선 기판.
  7. 제1 도전성 구조물 및 상기 제1 도전성 구조물의 일부분이 노출되도록 상기 제1 도전성 구조물을 감싸는 제1 절연성 구조물을 포함하는 다층 배선 기판 몸체를 형성하는 단계;
    제1 도전성 구조물의 노출된 상기 일부분과 전기적으로 접하는 제2 도전성 구조물을 형성하는 단계; 및
    제2 도전성 구조물이 부분적으로 노출되도록 상기 제2 도전성 구조물 및 상기 다층 배선 기판을 감싸는 제2 절연성 구조물을 형성하는 단계를 포함하는 다층 배선 기판의 형성 방법.
  8. 제 7 항에 있어서, 상기 제1 절연성 구조물은 실리콘 산화물을 포함하고,
    상기 제 2 절연성 구조물은 알루미늄 산화물, 이트륨 산화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 게르마늄 산화물, 알루미늄 질화물 및 세륨 산화물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 다층 배선 기판의 형성 방법.
  9. 제 7 항에 있어서 상기 제2 도전성 구조물은 구리 및 은으로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
  10. 제 7 항에 있어서, 제2 절연성 구조물을 형성하는 단계는,
    상기 제2 도전성 구조물 및 상기 다층 배선 기판을 감싸는 제2 예비 절연성 구조물을 형성하는 단계; 및
    상기 제2 도전성 구조물이 노출될 때까지 상기 제2 예비 절연성 구조물을 부분적으로 제거하는 단계를 포함하는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
  11. 제 7 항에 있어서, 상기 제2 도전성 구조물은 스크린 프린팅 방법을 사용하여 형성하는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
  12. 제 7 항에 있어서, 상기 제2 도전성 구조물은 플라즈마 용사 방법, 화학 기상 증착 방법 및 물리 기상 증착 방법으로 이루어진 그룹에서 선택된 하나의 방법을 사용하여 형성하는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
  13. 제 7 항에 있어서, 상기 제2 도전성 구조물의 노출된 표면상에 도전성 코팅막을 형성하는 단계를 더 포함하는 다층 배선 기판의 형성 방법.
  14. 제 13 항에 있어서, 상기 도전성 코팅막은 금으로 이루어지는 단일 박막 구조인 것을 특징으로 하는 다층 배선 기판의 형성 방법.
  15. 제 13 항에 있어서, 상기 도전성 코팅막은 제1 박막 및 제2 박막을 포함을 포함하는 이중 박막 구조이고,
    상기 제1 박막은 니켈로 이루어지며 상기 제2 도전성 구조물의 노출된 표면상에 형성되고,
    상기 제2 박막은 금으로 이루어지며 상기 제1 박막 상에 형성되는 것을 특징으로 하는 다층 배선 기판의 형성 방법.
KR1020050067414A 2005-07-25 2005-07-25 다층 배선 기판 및 이의 제조 방법 KR20070013063A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050067414A KR20070013063A (ko) 2005-07-25 2005-07-25 다층 배선 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067414A KR20070013063A (ko) 2005-07-25 2005-07-25 다층 배선 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070013063A true KR20070013063A (ko) 2007-01-30

Family

ID=38012944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067414A KR20070013063A (ko) 2005-07-25 2005-07-25 다층 배선 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070013063A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133369A1 (en) * 2007-04-30 2008-11-06 Top Engineering Co., Ltd The manufacturing method of the thin film ceramic multi layer substrate
KR20110127067A (ko) * 2010-05-18 2011-11-24 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133369A1 (en) * 2007-04-30 2008-11-06 Top Engineering Co., Ltd The manufacturing method of the thin film ceramic multi layer substrate
KR20110127067A (ko) * 2010-05-18 2011-11-24 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 기판의 제조방법

Similar Documents

Publication Publication Date Title
KR20070013063A (ko) 다층 배선 기판 및 이의 제조 방법
JP4998800B2 (ja) 積層チップバリスタおよびその製造方法
WO2008133369A1 (en) The manufacturing method of the thin film ceramic multi layer substrate
US7110241B2 (en) Substrate
JP2009224651A (ja) 配線基板およびその製造方法
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
TWI700019B (zh) 電路板及其製作方法
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP3886791B2 (ja) 多層配線基板の製造方法
US20070236896A1 (en) Wiring board in which silver is deposited near via-conductor and method for manufacturing wiring board
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
CN100437958C (zh) 芯片封装结构及其制造方法
KR101116134B1 (ko) 엘이디 패키지용 기판 및 그의 제조 방법
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
JP4364033B2 (ja) リードピン付き配線基板
JP2002252444A (ja) 多数個取り配線基板
JP2006203163A (ja) 配線基板
JP3792642B2 (ja) 配線基板およびその製造方法
JP3554195B2 (ja) 配線基板
JP2001326301A (ja) セラミック電子部品および電子装置
JP2866512B2 (ja) 配線基板
JP2005340542A (ja) 多数個取り配線基板
JP2004200182A (ja) 配線基板およびその製造方法
JP2005285967A (ja) リードピン付き配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application