CN112074106A - 一种多层异质熟瓷基片高精度对位堆叠的方法 - Google Patents

一种多层异质熟瓷基片高精度对位堆叠的方法 Download PDF

Info

Publication number
CN112074106A
CN112074106A CN202010930888.4A CN202010930888A CN112074106A CN 112074106 A CN112074106 A CN 112074106A CN 202010930888 A CN202010930888 A CN 202010930888A CN 112074106 A CN112074106 A CN 112074106A
Authority
CN
China
Prior art keywords
ceramic
substrate
porcelain
layer
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010930888.4A
Other languages
English (en)
Inventor
庞锦标
舒国劲
韩玉成
袁世逢
钟清华
刘凯
谭天波
陈庆红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yunke Electronics Co Ltd
Original Assignee
China Zhenhua Group Yunke Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yunke Electronics Co Ltd filed Critical China Zhenhua Group Yunke Electronics Co Ltd
Priority to CN202010930888.4A priority Critical patent/CN112074106A/zh
Publication of CN112074106A publication Critical patent/CN112074106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Abstract

本发明提供了一种多层异质熟瓷基片高精度对位堆叠的方法，包括：(1)制备不同种类的陶瓷基片；(2)陶瓷表面研磨与抛光处理；(3)对位孔、电路通孔、或热路通孔制备；(4)丝网印刷电路图形及粘接剂；(5)多个单层陶瓷片的销钉定位与堆叠；(6)固化或烧结。从而制备得到了一种具有高精度对位以及高可靠性的多层异质陶瓷结构，该种结构可以实现单层厚度0.15mm～1mm的异质陶瓷片进行多层对位堆叠及粘合，叠层数量2层～20层，可以解决熟瓷基片难以多层堆叠的问题，可用于多种陶瓷型电子元器件和组件模块，制备的产品具有性能优异、体积大幅度减小等优势，应用领域广、市场前景非常好。

Description

一种多层异质熟瓷基片高精度对位堆叠的方法
技术领域
本发明涉及多层陶瓷基片领域，进一步来说，涉及电子元器件、组件模块或电路板多层异质熟瓷基片领域，具体来说，涉及一种多层异质熟瓷基片的精密对位与堆叠方法。
背景技术
陶瓷由于具有耐温、耐湿，不老化、强度高等特点，在电子元器件、组件模块以及电路板行业得到大量应用，目前量大面广的电阻、电容、电感、环形器、功分器、TR组件等高性能电子产品基本都含有陶瓷。目前熟瓷(烧结过后的陶瓷)由于无法像硅片那样进行多层热压键合，只能通过厚膜/薄膜方式在单层陶瓷基片上制备电路结构，属于二维平面布局，不能往三维空间布局发展，产品尺寸难以缩小。在此背景下，目前多层共烧陶瓷技术：包括LTCC(多层低温共烧陶瓷)和HTCC(多层高温共烧陶瓷)技术得到非常大面积的应用。
多层共烧陶瓷(包括LTCC/HTCC)技术是于1982年由美国休斯公司开始发展起来的令世界瞩目的整合电子组件技术，目前该技术已经成为无源集成的主流技术，成为无源元件领域的发展方向和新的元件产业的经济增长点。该技术是将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形，并将多个被动组件(如低容值电容、电阻、滤波器、阻抗转换器、耦合器等)埋入多层陶瓷基板中，然后叠压在一起，陶瓷和金属材料进行多层共烧，制成三维空间互不干扰的高密度电路，也可制成内置无源元件的三维电路基板，在其表面可贴装IC和有源器件，制成无源/有源集成的功能模块，可进一步将电子元器件/电路小型化与高密度化，特别适合于高频通讯用电子元器件、组件模块等产品
现有技术工艺流程示意图如图1所示，现有技术多层陶瓷基片结构示意图图2所示，包括：钎焊阻挡层1，顶层表面导体2，后烧厚膜导体、介质、电阻或釉3，导热通孔4，多层生瓷片5，底层表面导体6，重叠通孔7，埋置电阻8，内层导体9，互联通孔10。所述钎焊阻挡层1、顶层表面导体2、后烧厚膜导体(包括介质、电阻或釉等)3位于所述多层生瓷片5顶层陶瓷的外表面；所述底层表面导体6位于所述多层生瓷片5底层陶瓷的内表面。
尽管多层共烧陶瓷制备的产品具有体积小的优势，但是由于电路图形是在生瓷上制备的，生瓷在收缩过程中受电路图形、腔体、材料一致性等诸多方面的影响，导致烧结过后的产品与设计产品存在差异，在对线宽精细度、产品尺寸要求非常高的场合难以应用，比如线宽＜100μm，产品尺寸公差＜50μm等，LTCC和HTCC都难以实现。
到目前为止，国内投入实际生产的陶瓷型片式产品只有单片熟瓷电路和多层共烧陶瓷两种。其中，单层陶瓷电路尽管具有线路精度高、尺寸精度高等优势，但由于无法实现多层电路，因此产品体积无法缩小；而对于多层共烧陶瓷产品来讲，由于受印刷精度、陶瓷收缩率、陶瓷烧结表面平整度等诸多因素的影响，难以制备高精度的电路，技术也基本停滞不前。另外，目前的两者技术均无法实现多层异质陶瓷(不同类型陶瓷)电路的结构体。
随着电子科学技术的迅速发展，电路系统对电子产品的电路图形加工精度的要求一直在不断提高，同时要求原材料性能可以多样化、定制化，产品的使用环境也更加苛刻。整体来讲，对高性能、高精度、高可靠、小体积的电子产品需求在与日俱增，迫切需要一种高精度多层堆叠异质熟瓷结构的制作方法，来实现电子元器件、组件模块及电路板产品的高精度加工和体积缩小。
有鉴于此，特提出本发明。
发明内容
本发明的主要目的在于提供一种多层异质熟瓷基片高精度对位堆叠的方法，本发明方法中，通过对陶瓷基片制备、陶瓷表面处理、对位孔及对位设计及制备、丝印粘接相、多层堆叠、固化或烧结等工艺技术，从而制备得到了一种具有高精度对位的多层结构异质陶瓷，从而解决了现有陶瓷型电子产品的无法兼顾异质结构、高精度、小体积的技术问题。
为了实现本发明的上述目的，本发明提供一种多层异质熟瓷基片高精度对位堆叠的方法，技术方案工艺流程示意图如图3所示，销钉对位装配示意图如图4所示，最终多层异质陶瓷基片结构示意图图5所示。
所述方法包括如下主要步骤：
(1)生瓷片制备：通过配料、混合球磨、流延成型、裁片制作所需尺寸大小的生瓷片；
(2)熟瓷基片制备：通过层压、热切、排胶、烧结，制备不同种类的单层熟瓷基片；或者提拉法等方法制备不同种类的单晶基片；
(3)研磨减薄及抛光处理：将制备得到的熟瓷基片进行表面研磨减薄及抛光处理；
(4)制作对位孔12、电路通孔(7、10)或热路通孔4：在熟瓷基片通过激光加工制备对位孔12、电路通孔(7、10)或热路通孔4；
(5)制作电路通孔(7、10)或热路通孔4填充：对电路通孔(7、10)或热路通孔4填充金属浆料；
(6)制作电路图形：根据电路设计在每层熟瓷基片上加工电路图形，得到单层陶瓷电路板；
(7)印刷粘合剂浆料：然后在每层电路板上印刷粘合剂浆料；
(8)对位堆叠：将印有粘合剂浆料的每层陶瓷电路板通过自制的销钉台夹具进行销钉对位堆叠。销钉13垂直固定于销钉台夹具的底座14上。
(9)真空脱泡：叠完后进行真空脱泡处理；
(10)固化或烧结:并进行烘干固化或烧结，完成多层异质熟瓷基片11的对位堆叠及粘合。
本发明中，通过将陶瓷粉料采用流延方式成型、层压、排胶烧结后得到单层熟瓷基片(或生长切割得到的单晶基片)，对单层熟瓷基片表面进行减薄抛光处理、再进行高精度的激光打孔加工、借助自制销钉台夹具实现薄的异质熟瓷基片进行多层高精度对位堆叠和粘合。
所述单层熟瓷基片可以是不同类型的基片，包括不同介电常数介质陶瓷基片、单晶片、铁氧体陶瓷基片、压电陶瓷基片、热释电陶瓷基片、热敏陶瓷基片、压敏陶瓷基片、气敏陶瓷基片等。
所述单层熟瓷基片包括介电常数4～30000介质陶瓷基片、不同磁导率的铁氧体基片、或不同类型的单晶基片。
所述单层熟瓷基片的具体厚度和尺寸：尺寸大小30mm～80mm，厚度为0.3mm～1.2mm。
所述研磨减薄及抛光处理，是提高基片的平整度及表面质量，保证基片的厚度精度。
所述陶瓷基片表面的研磨减薄及抛光处理的基片厚度为0.15mm～1.0mm、厚度误小于10μm、表面粗糙度0.02μm～0.4μm。
所述制作电路图形，是采用目前常规的厚膜或薄膜技术，可以在不同类型的陶瓷基片上制备电路图形，包括金、银导体线路，电阻、微波传输线等。
所述电路图形的加工，是在每层熟瓷上通过厚膜印刷或者薄膜溅射等方式来实现。
所述印刷粘合剂浆料，通过在每层熟瓷基片之间印刷有机/无机粘合剂浆料，保障了每层熟瓷基片之间形成良好的附着力，提高本发明多层异质熟瓷基片/电子产品使用过程中的可靠性。
所述的粘合剂浆料可以是有机浆料或无机玻璃浆料，粘度范围10～100Pa.S，优选30～60Pa.S，对于有机浆料固化温度选择150℃～300℃，对于无机玻璃浆料烧结温度选择500℃～700℃。
所述对位孔、电路通孔或热路通孔的加工，是通过激光打孔设备的CCD镜头识别激光加工的对位孔、电路通孔或热路通孔，对位孔、电路通孔或热路通孔的孔径大小可以根据要制备的电子产品实际情况而定，优选范围0.2mm～0.5mm，大小误差小于10μm。
所述对位孔是用于最终堆叠用的，大小为1mm～5mm，优选2mm～3mm，对位孔的孔径误差要求小于10μm，个数2～6个，位于基片的四周，距离基片边缘距离大于1mm，对位孔图形可以根据要加工的电子产品进行自我设计。
所述销钉台夹具的销钉位置及个数与熟瓷基片上的对位孔一一对应，其中销钉直径比对位孔的孔径要小20μm～60μm，销钉高度1mm～8mm，销钉材质为不锈钢或硬铝合金等。
所述销钉台夹具的销钉，是根据熟瓷基片的单层厚度、材质特性、最终叠层数量、激光加工精度等综合因素考虑，对销钉材质、销钉大小、销钉个数的选择和调整，并与激光打孔设备的加工进行配合，从而可以实现多层异质熟瓷基片的多层堆叠，提高层间对位精度。
所述熟瓷基片的销钉对位堆叠，是将每层熟瓷基片往销钉台的销钉上套下去，堆叠完成后，整体进行真空脱泡处理并烘干，然后从销钉台上将多层堆叠的熟瓷基片取下，在高温烘箱或烧结炉中进行固化或烧结，完成多层异质熟瓷基片的层间粘合。
与现有技术相比，本发明的有益效果为：
通过熟瓷基片表面研磨抛光处理、高精度对位孔加工、高精度叠层销钉台的设计、层间堆叠粘合技术，研制出高精度多层异质陶瓷叠层技术，与现有的单片熟瓷、多层共烧陶瓷技术相比，每层材料可选，性能多样化；每层电路图形精度高；多层对位叠层精度高，且避免了陶瓷层间粘接可靠性的问题，这对高精度高可靠多层异质陶瓷电子产品的工业化生产具有重要实用价值。
附图说明
图1为现有技术工艺流程示意图。
图2为现有技术多层陶瓷基片结构示意图。
图3为本发明技术方案工艺流程示意图。
图4为本发明技术方案多层异质陶瓷基片销钉对位装配示意图
图5为本发明技术方案多层异质陶瓷基片结构示意图。
图中：1为钎焊阻挡层，2为顶层表面导体，3为后烧厚膜导体、介质、电阻或釉，4为导热通孔，5为多层生瓷片，6为底层表面导体，7为重叠通孔，8为埋置电阻，9为内层导体，10为互联通孔，11为多层异质熟瓷基片，12为对位孔，13为销钉，14为销钉台夹具底座。
具体实施方式
实施例1；M20型、M38型多层异质熟瓷基片制备(M20及M38指的是介电常数20及38的微波介质陶瓷)
(1)单层熟瓷基片制备
分别配制M20、M38粉体原材料，分别称重和球磨，再分别放入马弗炉内进行预烧合成微波介质陶瓷粉体，预烧温度1000℃，保温2h。在制备好的微波介质陶瓷粉体按常规的流延料制备工艺加入乙醇等有机溶剂和PVB等粘合剂，制备成流延浆料。采用流延成型法，通过流延机得到M20和M38的生瓷带，再进行叠层、等静压及切割工序，得到方形巴块。M20级M38两种微波结转移陶瓷基片，尺寸为50.8mm*50.8mm，厚度均为0.5mm。
(2)研磨减薄、表面抛光
用研磨机对烧结成瓷的M20和M38微波介质陶瓷基片进行两面减薄和抛光处理，去除样品表面烧结不致密和凹凸不平部分，再进行超声波清洗30min，得到厚度0.3mm，厚度精度和均匀性±5μm，表面粗糙度0.03μm的微波介质陶瓷基片。
(3)激光打孔
采用紫外纳秒激光打孔机，对M20和M38熟瓷基片进行加工，对位孔大小为0.2mm，分别位于基片的四个角，用于图形电路的制作，在四条边上打5个对位孔，孔径大小为2.52mm。
(4)粘合剂印刷及对位堆叠
采用CCD识别对位印刷机，每一层熟瓷基片上都印刷600℃烧结的玻璃浆料，印刷厚度5～10μm，采用5个销钉直径为2.5mm的销钉台进行对位堆叠，堆叠层数为8层，分别是M20和M38进行交叠，各有4层，堆叠后在真空脱泡机中脱泡10min，然后100℃烘20min，转移至600℃链条炉中烧结。最终制备的多层结构的异质陶瓷样品(4层M20与4层M38)。
实施例2：铁氧体、氧化铝多层异质熟瓷基片制备
(1)熟瓷基片制备
参考实施例1的方法制备磁导率为1000、饱和磁场强度为2400GS的铁氧体基片，另外再制备99.6％的氧化铝陶瓷基片。两种基片的尺寸均为50.8mm*50.8mm，氧化铝基片厚度为0.4mm，铁氧体基片厚度为0.7mm。
(2)研磨减薄、表面抛光
用研磨机对烧结成瓷的铁氧体和氧化铝基片进行两面减薄和抛光处理，去除样品表面烧结不致密和凹凸不平部分，再进行超声波清洗30min，得到厚度0.25mm的氧化铝基片以及厚度为0.5mm的铁氧体基片，厚度精度和均匀性为±5μm，表面粗糙度0.05μm。
激光打孔、粘合剂印刷与实施1相同，堆叠层数改为10层，可制备得到多层结构的异质陶瓷样品(3层铁氧体与7层氧化铝)。
以上内容是结合最佳实施方案对本发明说做的进一步详细说明，不能认定本发明的具体实施只限于这些说明。本领域的技术人员应该理解，在不脱离由所附权利要求书限定的情况下，可以在细节上进行各种修改，都应当视为属于本发明的保护范围。

Claims (10)

1.一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于，所述方法包括如下步骤：
(1)生瓷片制备：通过配料、混合球磨、流延成型、裁片制作所需尺寸大小的生瓷片；
(2)熟瓷基片制备：通过层压、热切、排胶、烧结，制备不同种类的单层熟瓷基片；或者提拉法等方法制备不同种类的单晶基片；
(3)研磨减薄及抛光处理：将制备得到的熟瓷基片进行表面研磨减薄及抛光处理；
(4)制作对位孔、电路通孔或热路通孔：在熟瓷基片通过激光加工制备对位孔、电路通孔或热路通孔；
(5)制作电路通孔或热路通孔填充：对电路通孔或热路通孔填充金属浆料；
(6)制作电路图形：根据电路设计在每层熟瓷基片上加工电路图形，得到单层陶瓷电路板；
(7)印刷粘合剂浆料：然后在每层电路板上印刷粘合剂浆料；
(8)对位堆叠：将印有粘合剂浆料的每层陶瓷电路板通过自制的销钉台夹具进行销钉对位堆叠；
(9)真空脱泡：叠完后进行真空脱泡处理；
(10)固化或烧结:并进行烘干固化或烧结，完成多层异质熟瓷基片的对位堆叠及粘合。
2.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述单层熟瓷基片可以是不同类型的基片，包括不同介电常数介质陶瓷基片、单晶片、铁氧体陶瓷基片、压电陶瓷基片、热释电陶瓷基片、热敏陶瓷基片、压敏陶瓷基片、气敏陶瓷基片等；
所述单层熟瓷基片包括介电常数4～30000介质陶瓷基片、不同磁导率的铁氧体基片、或不同类型的单晶基片；
所述单层熟瓷基片的具体厚度和尺寸：尺寸大小30mm～80mm，厚度为0.3mm～1.2mm。
3.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述研磨减薄及抛光处理，是提高基片的平整度及表面质量，保证基片的厚度精度；
所述陶瓷基片表面的研磨减薄及抛光处理的基片厚度为0.15mm～1.0mm、厚度误小于10μm、表面粗糙度0.02μm～0.4μm。
4.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述制作电路图形，是采用目前常规的厚膜或薄膜技术，可以在不同类型的陶瓷基片上制备电路图形，包括金、银导体线路，电阻、微波传输线等；
所述电路图形的加工，是在每层熟瓷上通过厚膜印刷或者薄膜溅射等方式来实现。
5.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述印刷粘合剂浆料，通过在每层熟瓷基片之间印刷有机/无机粘合剂浆料，保障了每层熟瓷基片之间形成良好的附着力，提高本发明多层异质熟瓷基片/电子产品使用过程中的可靠性；
所述的粘合剂浆料可以是有机浆料或无机玻璃浆料，粘度范围10Pa.S～100Pa.S，优选30Pa.S～60Pa.S，对于有机浆料固化温度选择150℃～300℃，对于无机玻璃浆料烧结温度选择500℃～700℃。
6.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述对位孔、电路通孔或热路通孔的加工，是通过激光打孔设备的CCD镜头识别激光加工的对位孔、电路通孔或热路通孔，对位孔、电路通孔或热路通孔的孔径大小可以根据要制备的电子产品实际情况而定，优选范围0.2mm～0.5mm，大小误差小于10μm；
所述对位孔是用于最终堆叠用的，大小为1mm～5mm，优选2mm～3mm，对位孔的孔径误差要求小于10μm，个数2～6个，位于基片的四周，距离基片边缘距离大于1mm，对位孔图形可以根据要加工的电子产品进行自我设计。
7.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述销钉台夹具的销钉位置及个数与熟瓷基片上的对位孔一一对应，其中销钉直径比对位孔的孔径要小20μm～60μm，销钉高度1mm～8mm，销钉材质为不锈钢或硬铝合金等；
所述销钉台夹具的销钉，是根据熟瓷基片的单层厚度、材质特性、最终叠层数量、激光加工精度等综合因素考虑，对销钉材质、销钉大小、销钉个数的选择和调整，并与激光打孔设备的加工进行配合，从而可以实现多层异质熟瓷基片的多层堆叠，提高层间对位精度。
8.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述熟瓷基片的销钉对位堆叠，是将每层熟瓷基片往销钉台的销钉上套下去，堆叠完成后，整体进行真空脱泡处理并烘干，然后从销钉台上将多层堆叠的熟瓷基片取下，在高温烘箱或烧结炉中进行固化或烧结，完成多层异质熟瓷基片的层间粘合。
9.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述多层异质熟瓷基片由M20型、M38型熟瓷基片组成，制作步骤如下：
(1)单层熟瓷基片制备
分别配制M20、M38粉体原材料，分别称重和球磨，再分别放入马弗炉内进行预烧合成微波介质陶瓷粉体，预烧温度1000℃，保温2h；在制备好的微波介质陶瓷粉体按常规的流延料制备工艺加入乙醇等有机溶剂和PVB等粘合剂，制备成流延浆料；采用流延成型法，通过流延机得到M20和M38的生瓷带，再进行叠层、等静压及切割工序，得到方形巴块；M20级M38两种微波结转移陶瓷基片，尺寸为50.8mm*50.8mm，厚度均为0.5mm；
(2)研磨减薄、表面抛光
用研磨机对烧结成瓷的M20和M38微波介质陶瓷基片进行两面减薄和抛光处理，去除样品表面烧结不致密和凹凸不平部分，再进行超声波清洗30min，得到厚度0.3mm，厚度精度和均匀性±5μm，表面粗糙度0.03μm的微波介质陶瓷基片；
(3)激光打孔
采用紫外纳秒激光打孔机，对M20和M38熟瓷基片进行加工，对位孔大小为0.2mm，分别位于基片的四个角，用于图形电路的制作，在四条边上打5个对位孔，孔径大小为2.52mm；
(4)粘合剂印刷及对位堆叠
采用CCD识别对位印刷机，每一层熟瓷基片上都印刷600℃烧结的玻璃浆料，印刷厚度5～10μm，采用5个销钉直径为2.5mm的销钉台进行对位堆叠，堆叠层数为8层，分别是M20和M38进行交叠，各有4层，堆叠后在真空脱泡机中脱泡10min，然后100℃烘20min，转移至600℃链条炉中烧结；得到4层M20与4层M38的多层异质陶瓷基片。
10.如权利要求1所述的一种多层异质熟瓷基片高精度对位堆叠的方法，其特征在于：所述多层异质熟瓷基片由铁氧体、氧化铝熟瓷基片组成，制作步骤如下：
(1)熟瓷基片制备
所述铁氧体熟瓷基片的磁导率为1000、饱和磁场强度为2400GS，所述氧化铝熟瓷基片的纯度为99.6％；两种基片的尺寸均为50.8mm*50.8mm，所述氧化铝熟瓷基片厚度为0.4mm，所述铁氧体熟瓷基片厚度为0.7mm；
(2)研磨减薄、表面抛光
用研磨机对烧结成瓷的铁氧体和氧化铝基片进行两面减薄和抛光处理，去除样品表面烧结不致密和凹凸不平部分，再进行超声波清洗30min，得到厚度0.25mm的氧化铝基片以及厚度为0.5mm的铁氧体基片，厚度精度和均匀性为±5μm，表面粗糙度0.05μm；
(3)激光打孔
采用紫外纳秒激光打孔机，对铁氧体、氧化铝熟瓷基片进行加工，对位孔大小为0.2mm，分别位于基片的四个角，用于图形电路的制作，在四条边上打5个对位孔，孔径大小为2.52mm；
(4)粘合剂印刷及对位堆叠
采用CCD识别对位印刷机，每一层熟瓷基片上都印刷600℃烧结的玻璃浆料，印刷厚度5～10μm，采用5个销钉直径为2.5mm的销钉台进行对位堆叠，堆叠层数为10层，分别是两层氧化铝之间夹一层铁氧体，最后一层为氧化铝，即3层铁氧体与7层氧化铝，堆叠后在真空脱泡机中脱泡10min，然后100℃烘20min，转移至600℃链条炉中烧结；得到3层铁氧体与7层氧化铝的多层异质陶瓷基片。
CN202010930888.4A 2020-09-07 2020-09-07 一种多层异质熟瓷基片高精度对位堆叠的方法 Pending CN112074106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010930888.4A CN112074106A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷基片高精度对位堆叠的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010930888.4A CN112074106A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷基片高精度对位堆叠的方法

Publications (1)

Publication Number Publication Date
CN112074106A true CN112074106A (zh) 2020-12-11

Family

ID=73664022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010930888.4A Pending CN112074106A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷基片高精度对位堆叠的方法

Country Status (1)

Country Link
CN (1) CN112074106A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113307541A (zh) * 2021-06-03 2021-08-27 中国振华集团云科电子有限公司 一种碳氢树脂陶瓷粘结片及其批量化生产工艺
CN113709981A (zh) * 2021-08-25 2021-11-26 江西志浩电子科技有限公司 一种干膜盖树脂塞孔微蚀的加工工艺
CN114122664A (zh) * 2021-11-19 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 一种基于LTCC的耦合3dB电桥的制作方法
CN114628135A (zh) * 2022-03-14 2022-06-14 天津大学 一种电子元器件的制造方法
CN116161967A (zh) * 2022-12-30 2023-05-26 上海泽丰半导体科技有限公司 一种陶瓷基板制备方法及陶瓷基板
CN117279218A (zh) * 2023-10-16 2023-12-22 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009975A (zh) * 2006-01-25 2007-08-01 九豪精密陶瓷股份有限公司 制造积层陶瓷基板的方法
CN101683003A (zh) * 2007-04-30 2010-03-24 塔工程有限公司 薄膜陶瓷多层衬底的制造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN103236491A (zh) * 2013-04-24 2013-08-07 研创光电科技（赣州）有限公司 一种led陶瓷cob光源日光灯及其制备方法
CN105459516A (zh) * 2014-08-28 2016-04-06 比亚迪股份有限公司 一种陶瓷基板及其制备方法和一种功率模块
CN108558413A (zh) * 2018-07-02 2018-09-21 上海安费诺永亿通讯电子有限公司 一种陶瓷基电子线路的制备方法
CN109511218A (zh) * 2018-12-16 2019-03-22 天津荣事顺发电子有限公司 一种多层陶瓷电路板制备方法
CN110483044A (zh) * 2019-09-25 2019-11-22 哈尔滨工业大学 一种高q微波介质陶瓷与铝超低温共烧方法及高q微波介质陶瓷制备方法
CN110572934A (zh) * 2019-09-24 2019-12-13 深圳市瑞丰光电紫光技术有限公司 一种多层陶瓷基板制作方法和系统
JP2020521340A (ja) * 2017-06-29 2020-07-16 ディーアイティー カンパニー リミテッドＤｉｔ Ｃｏ．，Ｌｔｄ． 多層セラミック基板及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009975A (zh) * 2006-01-25 2007-08-01 九豪精密陶瓷股份有限公司 制造积层陶瓷基板的方法
CN101683003A (zh) * 2007-04-30 2010-03-24 塔工程有限公司 薄膜陶瓷多层衬底的制造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN103236491A (zh) * 2013-04-24 2013-08-07 研创光电科技（赣州）有限公司 一种led陶瓷cob光源日光灯及其制备方法
CN105459516A (zh) * 2014-08-28 2016-04-06 比亚迪股份有限公司 一种陶瓷基板及其制备方法和一种功率模块
JP2020521340A (ja) * 2017-06-29 2020-07-16 ディーアイティー カンパニー リミテッドＤｉｔ Ｃｏ．，Ｌｔｄ． 多層セラミック基板及びその製造方法
CN108558413A (zh) * 2018-07-02 2018-09-21 上海安费诺永亿通讯电子有限公司 一种陶瓷基电子线路的制备方法
CN109511218A (zh) * 2018-12-16 2019-03-22 天津荣事顺发电子有限公司 一种多层陶瓷电路板制备方法
CN110572934A (zh) * 2019-09-24 2019-12-13 深圳市瑞丰光电紫光技术有限公司 一种多层陶瓷基板制作方法和系统
CN110483044A (zh) * 2019-09-25 2019-11-22 哈尔滨工业大学 一种高q微波介质陶瓷与铝超低温共烧方法及高q微波介质陶瓷制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴兆华: "《表面组装技术基础》", 31 January 2002, 北京：国防工业出版社 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113307541A (zh) * 2021-06-03 2021-08-27 中国振华集团云科电子有限公司 一种碳氢树脂陶瓷粘结片及其批量化生产工艺
CN113709981A (zh) * 2021-08-25 2021-11-26 江西志浩电子科技有限公司 一种干膜盖树脂塞孔微蚀的加工工艺
CN114122664A (zh) * 2021-11-19 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 一种基于LTCC的耦合3dB电桥的制作方法
CN114628135A (zh) * 2022-03-14 2022-06-14 天津大学 一种电子元器件的制造方法
CN114628135B (zh) * 2022-03-14 2024-04-12 天津大学 一种电子元器件的制造方法
CN116161967A (zh) * 2022-12-30 2023-05-26 上海泽丰半导体科技有限公司 一种陶瓷基板制备方法及陶瓷基板
CN117279218A (zh) * 2023-10-16 2023-12-22 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Similar Documents

Publication Publication Date Title
CN112074106A (zh) 一种多层异质熟瓷基片高精度对位堆叠的方法
KR100451955B1 (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
US20050266251A1 (en) Glass-ceramic materials and electronic packages including same
CN106995312B (zh) 多层异质陶瓷高温共烧lc滤波器的制备方法
JP2002094244A (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
CN112004325A (zh) 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
Wersing et al. Multilayer ceramic technology
CN112341178A (zh) 一种宽频低膨胀系数低温共烧玻璃复合陶瓷及其制备方法
CN113103415B (zh) 一种大尺寸内埋腔体结构ltcc基板的制造方法
CN114096083A (zh) 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP3275326B2 (ja) 多層セラミック焼結体の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
TWI328993B (zh)
JP4391284B2 (ja) 多層基板の製造方法
CN114628135B (zh) 一种电子元器件的制造方法
CN115745577B (zh) 一种超薄低温烧结陶瓷基板的制备方法
JP4645962B2 (ja) 多層セラミック基板
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201211