CN113709981A - 一种干膜盖树脂塞孔微蚀的加工工艺 - Google Patents

一种干膜盖树脂塞孔微蚀的加工工艺 Download PDF

Info

Publication number
CN113709981A
CN113709981A CN202110980550.4A CN202110980550A CN113709981A CN 113709981 A CN113709981 A CN 113709981A CN 202110980550 A CN202110980550 A CN 202110980550A CN 113709981 A CN113709981 A CN 113709981A
Authority
CN
China
Prior art keywords
copper
etching
outer layer
dry film
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110980550.4A
Other languages
English (en)
Other versions
CN113709981B (zh
Inventor
时兵
蔡志浩
杨东强
黄银燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhihao Electronic Technology Co ltd
Original Assignee
Jiangxi Zhihao Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhihao Electronic Technology Co ltd filed Critical Jiangxi Zhihao Electronic Technology Co ltd
Priority to CN202110980550.4A priority Critical patent/CN113709981B/zh
Publication of CN113709981A publication Critical patent/CN113709981A/zh
Application granted granted Critical
Publication of CN113709981B publication Critical patent/CN113709981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及线路板加工技术领域，具体是涉及一种干膜盖树脂塞孔微蚀的加工工艺，该工艺通过在图形树脂塞孔上直接开窗，并对板面双面贴膜、双面曝光，确认干膜完全覆盖树脂塞孔位置后，在微蚀线对板件进行减铜，确认树脂塞孔位置没有被咬蚀，对板面磨平后，外层采用小尺寸线宽/线距的资料，正片、双面曝光资料，进行显影并确认线宽、线距、BGA、IC与MI要求一致后，转入下工序生产。本发明方法通过在树脂塞孔上覆盖盖孔干膜可有效防止在微蚀减铜的过程中树脂塞孔的孔铜被蚀刻，孔口品质好，能满足较小线宽/线距的线路板制作，效果好。

Description

一种干膜盖树脂塞孔微蚀的加工工艺
技术领域
本发明涉及线路板加工技术领域，具体是涉及一种干膜盖树脂塞孔微蚀的加工工艺。
背景技术
随着目前许多电子产品的不断小型化、轻便化，电子产品的功能一再增多，促使电子产品中的PCB尺寸越来越小，布线密度越来越密高精度难度板线宽越来越小，树脂塞孔+铜厚偏高对于蚀刻3/3mil线宽线距无法满足要求，直接微蚀会对树脂塞孔不饱满位置的孔口有品质风险，如孔口不平整、孔口铜缺失等问题。
前期，本发明人在无微蚀流程情况下，制作3/3mil线宽/线距的线路板，根本无法满足要求。针对上述问题，发明人研究出一种新工艺的制作方法，既能微蚀面铜，又能保证树脂塞孔孔口品质，同时还能够制作较小线宽/线距。
发明内容
本发明提供一种干膜盖树脂塞孔微蚀的加工工艺，该方法通过在树脂塞孔上覆盖盖孔干膜可有效防止在微蚀减铜的过程中树脂塞孔的孔铜被蚀刻，孔口品质好，可用于制作较小线宽/线距的线路板。
本发明通过下述技术方案实现一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，在外层盖图形树脂塞孔上直接开窗；
S2.外层采用新设计的负片工程资料，并对板面双面贴膜、双面曝光；
S3.静止≥15min后，进行显影，显影后外层用AOI扫描，并确认干膜完全覆盖树脂塞孔位置；
S4.按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内；
S5.退干膜，确认树脂塞孔位置没有被咬蚀；
S6.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S7.外层采用小尺寸线宽/线距的资料，正片、双面曝光资料；
S8.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S9.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求；
S10.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S11.转入下工序生产。
进一步地，上述技术方案S1中，所述开窗大小单边比孔径大6.5mil。
进一步地，上述技术方案中所述开窗过程中的对位系统采用2.0mm通孔作为对位基准点。
进一步地，上述技术方案S2中，所述曝光资料为负极性。
进一步地，上述技术方案S4中，所述微蚀双氧水和微蚀液的混合溶液进行处理，所述微蚀液浓度为5％，微蚀速度为5m/min。具体地，微蚀次数根据镀铜厚度决定，其中，当铜箔厚度为25μm时，只需微蚀一次；当当铜箔厚度大于25μm时，微蚀次数增加。
进一步地，上述技术方案S4中，铜箔厚度减铜至13-18μm。
进一步地，上述技术方案S5中，采用浓度为38-42g/L的氢氧化钠溶液进行退干膜。
进一步地，上述技术方案S7中，所述小尺寸资料的线宽/线距≤3/3mil。
进一步地，上述技术方案S9中，所述碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min。本技术方案中，采用氯化铜为蚀刻液，蚀刻速度快，侧蚀小，蚀刻速率易控制，蚀刻液在稳定的状体下，能达到较高的蚀刻质量，溶铜量大，蚀刻液容易再生与回收，可减少污染和成本。
本发明与现有技术相比，其有益效果有：本发明通过过在树脂塞孔上覆盖盖孔干膜可有效防止在微蚀减铜的过程中树脂塞孔的孔铜被蚀刻，孔口平整、无缺铜现象，品质好，能够满足3/3mil或小于3/3mil线宽/线距的线路板的制作，效果好。
附图说明
图1是本发明线路板加工S3中显影前的截面示意图；
图2是本发明线路板加工S3中显影后(S4微蚀前)的截面示意图；
图3是本发明线路板加工S4微蚀后的截面示意图。
示意图中标号说明：
1.铜箔，2.PP基材，3.树脂塞孔，4.干膜。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
请参阅图1至图3，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例1
一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，在外层盖图形树脂塞孔3上直接开窗，开窗大小单边比孔径大6.5mil，对位系统采用2.0mm通孔作为对位基准点；
S2.外层采用新设计的负片工程资料，并对板面双面贴干膜4，如图1所示，并进行双面曝光，曝光资料为负极性；
S3.静止≥15min后，进行显影，显影后外层用AOI扫描，并确认干膜4完全覆盖树脂塞孔3位置，如图2所示；
S4.按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内，铜箔1的厚度减铜至13μm；
S5.采用浓度为38g/L的氢氧化钠溶液进行退干膜4，如图3所示，确认树脂塞孔4位置没有被咬蚀；
S6.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S7.外层采用3/3mil线宽/线距的资料，正片、双面曝光资料；
S8.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S9.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求，其中，碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min；
S10.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S11.转入下工序生产。
结果：稳定性好，减铜达到标准，树脂塞孔孔口平整、无缺铜现象，经检测得到的3/3mil线宽/线距线路板，无断线、无短路现象产生。
实施例2
一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，在外层盖图形树脂塞孔3上直接开窗，开窗大小单边比孔径大6.5mil，对位系统采用2.0mm通孔作为对位基准点；
S2.外层采用新设计的负片工程资料，并对板面双面贴干膜4，如图1所示，并进行双面曝光，曝光资料为负极性；
S3.静止≥15min后，进行显影，显影后外层用AOI扫描，并确认干膜4完全覆盖树脂塞孔3位置，如图2所示；
S4.按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内，铜箔1的厚度减铜至15μm；
S5.采用浓度为40g/L的氢氧化钠溶液进行退干膜4，如图3所示，确认树脂塞孔4位置没有被咬蚀；
S6.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S7.外层采用3/3mil线宽/线距的资料，正片、双面曝光资料；
S8.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S9.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求，其中，碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min；
S10.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S11.转入下工序生产。
结果：稳定性好，减铜达到标准，树脂塞孔孔口平整、无缺铜现象，经检测得到的3/3mil线宽/线距线路板，无断线、无短路现象产生。
实施例3
一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，在外层盖图形树脂塞孔3上直接开窗，开窗大小单边比孔径大6.5mil，对位系统采用2.0mm通孔作为对位基准点；
S2.外层采用新设计的负片工程资料，并对板面双面贴干膜4，如图1所示，并进行双面曝光，曝光资料为负极性；
S3.静止≥15min后，进行显影，显影后外层用AOI扫描，并确认干膜4完全覆盖树脂塞孔3位置，如图2所示；
S4.按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内，铜箔1的厚度减铜至18μm；
S5.采用浓度为42g/L的氢氧化钠溶液进行退干膜4，如图3所示，确认树脂塞孔4位置没有被咬蚀；
S6.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S7.外层采用2/2mil线宽/线距的资料，正片、双面曝光资料；
S8.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S9.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求，其中，碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min；
S10.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S11.转入下工序生产。
结果：稳定性略差，但是减铜达到标准，树脂塞孔孔口平整、无缺铜现象，经检测得到的2/2mil线宽/线距线路板，无断线、无短路现象产生。
对比例1
一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，外层采用3/3mil线宽/线距的资料，正片、双面曝光资料；
S2.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S3.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求，其中，碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min；
S4.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S5.转入下工序生产。
结果：铜板偏厚，对蚀刻3/3mil线宽/线距的线路板无法满足要求。
对比例2
一种干膜盖树脂塞孔微蚀的加工工艺，包括以下步骤：
S1.出工程资料，按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内，铜箔1的厚度减铜至0.035mm；
S2.采用浓度为38g/L的氢氧化钠溶液进行退干膜4，确认树脂塞孔4位置没有被咬蚀；
S3.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S4.外层采用3/3mil线宽/线距的资料，正片、双面曝光资料；
S5.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S6.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求，其中，碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min；
S7.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S8.转入下工序生产。
结果：树脂塞孔的孔口有缺铜以及孔口不太平整现象，经检测得到的3/3mil线宽/线距线路板，有出现断线、短路现象。
最后需要强调的是，以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种变化和更改，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，包括以下步骤：
S1.出工程资料，在外层盖图形树脂塞孔上直接开窗；
S2.外层采用新设计的负片工程资料，并对板面双面贴膜、双面曝光；
S3.静止≥15min后，进行显影，显影后外层用AOI扫描，并确认干膜完全覆盖树脂塞孔位置；
S4.按工程MI指示，在微蚀线对板件进行减铜，并用CMI确认所减铜厚在工艺要求范围内；
S5.退干膜，确认树脂塞孔位置没有被咬蚀；
S6.采用陶瓷磨刷对板面磨平，并保证方向及磨板次数一致；
S7.外层采用小尺寸线宽/线距的资料，正片、双面曝光资料；
S8.静止≥15min后，进行显影，显影后外层AOI扫描，并确认线宽、线距、BGA、IC等是否与MI要求一致；
S9.图形电镀，根据要求的表铜厚镀铜，碱性蚀刻，按15μm铜厚给蚀刻速度，并确认首件线宽、线距等满足需求；
S10.外层用AOI扫描，确认线宽、线距、BGA、IC等是否为合格产品；
S11.转入下工序生产。
2.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S1中，所述开窗大小单边比孔径大6.5mil。
3.根据权利要求2所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，所述开窗过程中的对位系统采用2.0mm通孔作为对位基准点。
4.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S2中，所述曝光资料为负极性。
5.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S4中，所述微蚀采用双氧水和微蚀液的混合溶液进行处理，所述微蚀液浓度为5％，微蚀速度为5m/min。
6.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S4中，铜箔厚度减铜至13-18μm。
7.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S5中，采用浓度为38-42g/L的氢氧化钠溶液进行退干膜。
8.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S7中，所述小尺寸资料的线宽/线距≤3/3mil。
9.根据权利要求1所述的一种干膜盖树脂塞孔微蚀的加工工艺，其特征在于，S9中，所述碱性蚀刻的条件为：pH为8.5，铜离子浓度为130g/L，氯离子浓度为200g/L，蚀刻比重为1.2，蚀刻速度为6.5m/min。
CN202110980550.4A 2021-08-25 2021-08-25 一种干膜盖树脂塞孔微蚀的加工工艺 Active CN113709981B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110980550.4A CN113709981B (zh) 2021-08-25 2021-08-25 一种干膜盖树脂塞孔微蚀的加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110980550.4A CN113709981B (zh) 2021-08-25 2021-08-25 一种干膜盖树脂塞孔微蚀的加工工艺

Publications (2)

Publication Number Publication Date
CN113709981A true CN113709981A (zh) 2021-11-26
CN113709981B CN113709981B (zh) 2023-05-23

Family

ID=78654589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110980550.4A Active CN113709981B (zh) 2021-08-25 2021-08-25 一种干膜盖树脂塞孔微蚀的加工工艺

Country Status (1)

Country Link
CN (1) CN113709981B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760771A (zh) * 2022-05-18 2022-07-15 福莱盈电子股份有限公司 线路板上导通孔的保护方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517374A (zh) * 2015-12-17 2016-04-20 深圳崇达多层线路板有限公司 一种薄芯板hdi板的制作方法
CN107155262A (zh) * 2016-03-03 2017-09-12 深圳光启高等理工研究院 一种铜箔基材制备方法及应用其的超材料加工方法
CN109511235A (zh) * 2018-12-25 2019-03-22 东莞美维电路有限公司 一种vip孔孔铜要求的选择性塞孔板的制作方法
US20200303207A1 (en) * 2019-03-20 2020-09-24 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing device
CN112074106A (zh) * 2020-09-07 2020-12-11 中国振华集团云科电子有限公司 一种多层异质熟瓷基片高精度对位堆叠的方法
CN112165778A (zh) * 2020-10-19 2021-01-01 东莞森玛仕格里菲电路有限公司 一种避免选择性塞孔过程磨板露基材的方法
CN112261788A (zh) * 2020-10-22 2021-01-22 江门崇达电路技术有限公司 一种厚铜高密度互联印制板的制作方法
CN113194615A (zh) * 2021-05-14 2021-07-30 珠海杰赛科技有限公司 减小树脂塞孔凹陷的加工方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517374A (zh) * 2015-12-17 2016-04-20 深圳崇达多层线路板有限公司 一种薄芯板hdi板的制作方法
CN107155262A (zh) * 2016-03-03 2017-09-12 深圳光启高等理工研究院 一种铜箔基材制备方法及应用其的超材料加工方法
CN109511235A (zh) * 2018-12-25 2019-03-22 东莞美维电路有限公司 一种vip孔孔铜要求的选择性塞孔板的制作方法
US20200303207A1 (en) * 2019-03-20 2020-09-24 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing device
CN112074106A (zh) * 2020-09-07 2020-12-11 中国振华集团云科电子有限公司 一种多层异质熟瓷基片高精度对位堆叠的方法
CN112165778A (zh) * 2020-10-19 2021-01-01 东莞森玛仕格里菲电路有限公司 一种避免选择性塞孔过程磨板露基材的方法
CN112261788A (zh) * 2020-10-22 2021-01-22 江门崇达电路技术有限公司 一种厚铜高密度互联印制板的制作方法
CN113194615A (zh) * 2021-05-14 2021-07-30 珠海杰赛科技有限公司 减小树脂塞孔凹陷的加工方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
程婕: "《电子产品制造工程训练》", 31 July 2008, 西北工业大学出版社 *
鲁长远: "碱性蚀刻工艺及其对策", 《印制电路信息》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760771A (zh) * 2022-05-18 2022-07-15 福莱盈电子股份有限公司 线路板上导通孔的保护方法
CN114760771B (zh) * 2022-05-18 2023-11-07 福莱盈电子股份有限公司 线路板上导通孔的保护方法

Also Published As

Publication number Publication date
CN113709981B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
CN102958289B (zh) 印刷电路板加工工艺
US20090020320A1 (en) Gold finger of circuit board and fabricating method thereof
US20060137906A1 (en) Printed wiring board and method of manufacturing the same
CN102647856A (zh) 一种cof挠性印刷电路板的制作方法
CN104378931B (zh) 一种pcb中金属化沉孔的制作方法
CN113709981B (zh) 一种干膜盖树脂塞孔微蚀的加工工艺
CN104780710A (zh) 印制线路板及其制作方法
CN108495486A (zh) 一种高速背板的制作方法及高速背板
CN107708335A (zh) 一种多层pcb板的线路制作方法
CN113473711A (zh) 一种去除pcb板l型槽孔孔内铜丝的方法
CN107770958B (zh) Pcb板的波导槽和pcb板的波导槽的制作方法
CN114390804B (zh) 一种无残桩的过孔制作方法、pcb板及电子设备
US8074352B2 (en) Method of manufacturing printed circuit board
CN110944454A (zh) 电路板生产工艺
US10342142B2 (en) Implementing customized PCB via creation through use of magnetic pads
JP4676317B2 (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
CN105682365A (zh) 一种在pcb上制作半金属化平台的方法
KR20110110664A (ko) 양면 인쇄회로기판의 제조방법
CN111565514A (zh) 一种5g功放电路板的生产方法
CN217770485U (zh) Pcb布线结构和设备
CN109548276A (zh) 一种大容量高层数通讯背板及加工方法
CN211406416U (zh) 一种背钻孔树脂填平布线的印刷电路板
CN103298251B (zh) 一种印刷电路板及其制作方法
JPWO2018128037A1 (ja) プリント配線板の製造方法
CN117279214A (zh) 一种线路板背钻加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant