CN114760771B - 线路板上导通孔的保护方法 - Google Patents
线路板上导通孔的保护方法 Download PDFInfo
- Publication number
- CN114760771B CN114760771B CN202210538409.3A CN202210538409A CN114760771B CN 114760771 B CN114760771 B CN 114760771B CN 202210538409 A CN202210538409 A CN 202210538409A CN 114760771 B CN114760771 B CN 114760771B
- Authority
- CN
- China
- Prior art keywords
- dry film
- circuit board
- board body
- via hole
- dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000007788 liquid Substances 0.000 claims abstract description 4
- 238000010030 laminating Methods 0.000 claims 2
- 238000003475 lamination Methods 0.000 claims 1
- 238000012797 qualification Methods 0.000 abstract description 3
- 239000000047 product Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种线路板上导通孔的保护方法，包括以下步骤：在线路板本体上形成凸出于所述线路板本体的导通孔；在所述线路板本体上所述导通孔所在的一侧覆盖第一UV干膜；将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜；对所述第一UV干膜进行压膜处理；在所述线路板本体上所述导通孔所在的一侧覆盖第二UV干膜；将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜；对所述第二UV干膜进行压膜处理；使用蚀刻液对所述线路板本体进行蚀刻；去除所述第一UV干膜和所述第二UV干膜。本发明避免在蚀刻时蚀刻液与导通孔进行接触，进而避免产品报废的情况，提升了产品的合格率。
Description
技术领域
本发明涉及了线路板处理领域，具体的是一种线路板上导通孔的保护方法。
背景技术
线路板的简称为PCB(Printed Circuie Board)。通常把在绝缘材上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。
在实际操作中，需要在线路板上形成凸出于线路板自身的导通孔，线路板需要被蚀刻液进行蚀刻，而其上的导通孔由于起到导通的作用，需要导通孔上的铜进行保护。现有技术中，在面对导通孔与线路板的高低差达到27-35um时，一般采用一层常规的38um干膜对导通孔进行覆盖，但在实际使用过程中，使用常规的38um干膜在压膜过程中孔环位置的干膜在压膜辊的压力下会挤压至无干膜状况，导通孔的孔环处没有干膜保护，在经过蚀刻时孔环被蚀刻掉，直接造成产品的报废。
发明内容
为了克服现有技术中的缺陷，发明人想到对使用的干膜厚度进行加厚，使用大于38um的UV干膜对导通孔进行覆盖，但发现由于UV干膜本身在曝光过程中一般的解析固化能力在35um，因此发现即使对于UV干膜的厚度进行加厚，但最终解析固化后的UV干膜仍然与之前使用38um干膜的固化效果相近，仍然无法克服上述缺陷。
本发明实施例提供了一种线路板上导通孔的保护方法，其用于解决上述导通孔的孔环处没有干膜保护，在经过蚀刻时孔环被蚀刻掉，直接造成产品的报废的问题。
本申请实施例公开了：一种线路板上导通孔的保护方法，包括以下步骤：在线路板本体上形成凸出于所述线路板本体的导通孔，所述导通孔的高度介于27-35um；在所述线路板本体上所述导通孔所在的一侧覆盖第一UV干膜，所述第一UV干膜的厚度介于36-40um；将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜；对所述第一UV干膜进行压膜处理；在所述线路板本体上所述导通孔所在的一侧覆盖第二UV干膜，所述第二UV干膜的厚度介于36-40um；将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜；对所述第二UV干膜进行压膜处理；使用蚀刻液对所述线路板本体进行蚀刻；在所述线路板本体蚀刻完成后，去除所述第一UV干膜和所述第二UV干膜。
进一步地，所述第一UV干膜和所述第二UV干膜的厚度相同。
进一步地，所述第一UV干膜和所述第二UV干膜的厚度均为38um。
进一步地，在步骤“将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜”和“将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜”中，均使用显影药水进行显影去除。
进一步地，在步骤“对所述第一UV干膜进行压膜处理”和“对所述第二UV干膜进行压膜处理”中，均使用压膜辊进行压膜。
进一步地，在步骤“将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜”和“将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜”中，均使用UV光进行曝光。
进一步地，在步骤“在所述线路板蚀刻完成后，去除所述第一UV干膜和所述第二UV干膜”中，使用去膜液去除曝光后的所述第一UV干膜和所述第二UV干膜。
进一步地，在步骤“将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜”中，对所述导通孔远离所述线路板本体的一端和所述导通孔周向5-10um范围内的所述第一UV干膜进行曝光。
本发明的有益效果如下：
1、通过两次对于线路板本体以及其上的导通孔分别覆盖第一UV干膜以及第二UV干膜，并在此过程中对第一UV干膜和第二UV干膜分别进行曝光和去除，使得最终覆盖在导通孔周围的第一UV干膜和第二UV干膜均可以被曝光固化，使得高度在27-35um范围内的导通孔在压膜后仍被足够的干膜进行保护，从而避免在蚀刻时蚀刻液与导通孔进行接触，进而避免产品报废的情况，提升了产品的合格率。
2、所述第一UV干膜和所述第二UV干膜可以使用同一种UV干膜，避免使用不同规格的UV干膜导致整个保护方法繁琐的问题，提升了本保护方法的简便性。
3、均使用显影药水进行显影去除，从而使得显影药水可以仅仅将未被曝光固化的所述第一UV干膜和所述第二UV干膜进行显影去除，而保留曝光后的所述第一UV干膜和所述第二UV干膜，使得对于第一UV干膜和第二UV干膜的去除更加精准有效。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中去除其余的第一UV干膜后的结构示意图；
图2是本发明实施例中去除其余的第二UV干膜后的结构示意图；
以上附图的附图标记：1、线路板本体；2、导通孔；3、第一UV干膜；4、第二UV干膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图2所示，本实施例提供了一种线路板上导通孔的保护方法，包括以下步骤：
在线路板本体1上形成凸出于所述线路板本体1的导通孔2，所述导通孔2的高度介于27-35um。以在所述线路板本体1可以在后续通过导通孔2来进行导通。所述导通孔2可以贯通于所述线路板本体1并在垂直于其延伸方向上的截面形状为圆型，当然的，在其他可选的实施例中，所述导通孔2的形状可以根据实际需要进行调整。
在所述线路板本体1上所述导通孔2所在的一侧覆盖第一UV干膜3，从而使得所述第一UV干膜3可以覆盖所述线路板本体1以及其上的所述导通孔2,所述第一UV干膜3的厚度介于36-40um，由于UV干膜本身在曝光过程中一般的解析固化能力在35um，因此，将第一UV干膜3的厚度介于36-40um可以保证所述第一UV干膜3可以具有较好的曝光效果。
将所述导通孔2周围的所述第一UV干膜3进行曝光，并去除其余的所述第一UV干膜3，从而使得所述导通孔2周围的所述第一UV干膜3可以被保留并对所述导通孔2进行保护，于此同时，将其余的所述第一UV干膜3进行去除，可以去除所述线路板上需要被蚀刻部位上覆盖的所述第一UV干膜3可以被去除，进而保证后续可以对线路板进行蚀刻。
对所述第一UV干膜3进行压膜处理，从而使得所述第一UV干膜3可以与所述导通孔2更好结合，从而保证所述第一UV可以对所述导通孔2进行保护。
在所述线路板本体1上所述导通孔2所在的一侧覆盖第二UV干膜4，从而使得所述第二UV干膜4可以覆盖在剩余的所述第一UV干膜3外，从而可以增加所述导通孔2周围的UV干膜厚度，进而保护所述导通孔2，所述第二UV干膜4的厚度介于36-40um，由于UV干膜本身在曝光过程中一般的解析固化能力在35um，因此，将第二UV干膜4的厚度介于36-40um可以保证所述第一UV干膜3可以具有较好的曝光效果。
将所述第一UV干膜3远离所述线路板本体1一端的所述第二UV干膜4进行曝光，并去除其余的所述第二UV干膜4，从而使得所述导通孔2周围的所述第二UV干膜4可以被保留并对所述导通孔2进行保护，于此同时，将其余的所述第二UV干膜4进行去除，可以去除所述线路板上需要被蚀刻部位上覆盖的所述第二UV干膜4可以被去除，进而保证后续可以对线路板进行蚀刻。
对所述第二UV干膜4进行压膜处理，从而使得所述第二UV干膜4可以与所述第一UV干膜3以及所述导通孔2更好结合，从而保证所述第二UV可以对所述导通孔2进行保护。
使用蚀刻液对所述线路板本体1进行蚀刻，使得所述线路板本体1完成蚀刻且使得所述第一UV干膜3和所述第二UV干膜4对所述导通孔2进行保护，以防止所述导通孔2被所述蚀刻液蚀刻，以确保所述导通孔2具有导通能力。
在所述线路板本体1蚀刻完成后，去除所述第一UV干膜3和所述第二UV干膜4，从而得到最终产品，该产品在被蚀刻的线路板上存在具有导通能力的导通孔2。
在本实施例中，通过先将第一UV干膜3覆盖到所述线路板本体1以及其上的导通孔2，再通过曝光使得导通孔2周围的第一UV干膜3得以固化，去除其余的第一UV干膜3。之后，在第一UV干膜3外覆盖第二UV干膜4，再通过曝光使得导通孔2周围的第二UV干膜4得以固化，去除其余的第二UV干膜4。从而使得可以通过在导通孔2周围覆盖第一UV干膜3和第二UV干膜4来增加对于导通孔2周围的覆盖干膜的厚度，而通过对第一UV干膜3和第二UV干膜4依次进行曝光，可以使得第一UV干膜3和第二UV干膜4均可以在曝光后被固化，即符合UV干膜本身在曝光过程中在35um的解析固化能力，以最终对所述导通孔2在蚀刻时进行保护。
借由上述方法，通过两次对于线路板本体1以及其上的导通孔2分别覆盖第一UV干膜3以及第二UV干膜4，并在此过程中对第一UV干膜3和第二UV干膜4分别进行曝光和去除，使得最终覆盖在导通孔2周围的第一UV干膜3和第二UV干膜4均可以被曝光固化，使得高度在27-35um范围内的导通孔2在压膜后仍被足够的干膜进行保护，从而避免在蚀刻时蚀刻液与导通孔2进行接触，进而避免产品报废的情况，提升了产品的合格率。
具体的，所述第一UV干膜3和所述第二UV干膜4的厚度相同，从而使得所述第一UV干膜3和所述第二UV干膜4可以使用同一种UV干膜，避免使用不同规格的UV干膜导致整个保护方法繁琐的问题，提升了本保护方法的简便性。优选的，所述第一UV干膜3和所述第二UV干膜4的厚度均为38um，即可以使用市面上常规的38umUV干膜，使得使用的材料简单易获取。
具体的，在步骤“将所述导通孔2周围的所述第一UV干膜3进行曝光，并去除其余的所述第一UV干膜3”和“将所述第一UV干膜3远离所述线路板本体1一端的所述第二UV干膜4进行曝光，并去除其余的所述第二UV干膜4”中，均使用显影药水进行显影去除，从而使得显影药水可以仅仅将未被曝光固化的所述第一UV干膜3和所述第二UV干膜4进行显影去除，而保留曝光后的所述第一UV干膜3和所述第二UV干膜4，使得对于第一UV干膜3和第二UV干膜4的去除更加精准有效。
具体的，在步骤“对所述第一UV干膜3进行压膜处理”和“对所述第二UV干膜4进行压膜处理”中，均使用压膜辊进行压膜，从而使得压膜后的所述第一UV干膜3和所述第二UV干膜4可以更加平整，使得所述第一UV干膜3和所述第二UV干膜4的整体消除高度差。
具体的，在步骤“将所述导通孔2周围的所述第一UV干膜3进行曝光，并去除其余的所述第一UV干膜3”和“将所述第一UV干膜3远离所述线路板本体1一端的所述第二UV干膜4进行曝光，并去除其余的所述第二UV干膜4”中，均使用UV光进行曝光，从而通过UV光的曝光效果使得所述第一UV干膜3和所述第二UV干膜4均被曝光而固化，从而使得所述第一UV干膜3和所述第二UV干膜4可以被固化于所述导通孔2周围。
具体的，在步骤“在所述线路板蚀刻完成后，去除所述第一UV干膜3和所述第二UV干膜4”中，使用去膜液去除曝光后的所述第一UV干膜3和所述第二UV干膜4，从而可以通过去膜液去除曝光后的所述第一UV干膜3和所述第二UV干膜4，使得可以得到最终的产品。
具体的，在步骤“将所述导通孔2周围的所述第一UV干膜3进行曝光，并去除其余的所述第一UV干膜3”中，对所述导通孔2远离所述线路板本体1的一端和所述导通孔2周向5-10um范围内的所述第一UV干膜3进行曝光。由于所述导通孔2仅有远离所述线路板本体1的一段和周向上的部分可能会与蚀刻液接触，因此将该部分进行曝光，即可以将所述导通孔2的周围进行保护，而周向周向5-10um的范围，也可以为导通孔2留出足够保护空间，避免周向上厚度较少而带来的蚀刻液对导通孔2进行蚀刻的情况，进而更好的保护所述导通孔2。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种线路板上导通孔的保护方法，其特征在于，依次包括以下步骤：
在线路板本体上形成凸出于所述线路板本体的导通孔，所述导通孔与所述线路板本体的高度差介于27-35um；
在所述线路板本体上所述导通孔所在的一侧覆盖第一UV干膜，所述第一UV干膜的厚度介于36-40 um；
将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜，其中，对所述导通孔远离所述线路板本体的一端和所述导通孔周向 5-10um 范围内的所述第一UV 干膜进行曝光；
对所述第一UV干膜进行压膜处理；
在所述线路板本体上所述导通孔所在的一侧覆盖第二UV干膜，所述第二UV干膜的厚度与所述第一UV干膜的厚度相同；
将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜；
对所述第二UV干膜进行压膜处理；
使用蚀刻液对所述线路板本体进行蚀刻；
在所述线路板本体蚀刻完成后，去除所述第一UV干膜和所述第二UV干膜。
2.根据权利要求1所述的线路板上导通孔的保护方法，其特征在于，所述第一UV干膜和所述第二UV干膜的厚度均为38um。
3.根据权利要求1所述的线路板上导通孔的保护方法，其特征在于，在步骤“将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜”和“将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜”中，均使用显影药水进行显影去除。
4.根据权利要求1所述的线路板上导通孔的保护方法，其特征在于，在步骤“对所述第一UV干膜进行压膜处理”和“对所述第二UV干膜进行压膜处理”中，均使用压膜辊进行压膜。
5.根据权利要求1所述的线路板上导通孔的保护方法，其特征在于，在步骤“将所述导通孔周围的所述第一UV干膜进行曝光，并去除其余的所述第一UV干膜”和“将所述第一UV干膜远离所述线路板本体一端的所述第二UV干膜进行曝光，并去除其余的所述第二UV干膜”中，均使用UV光进行曝光。
6.根据权利要求1所述的线路板上导通孔的保护方法，其特征在于，在步骤“在所述线路板本体蚀刻完成后，去除所述第一UV干膜和所述第二UV干膜”中，使用去膜液去除曝光后的所述第一UV干膜和所述第二UV干膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210538409.3A CN114760771B (zh) | 2022-05-18 | 2022-05-18 | 线路板上导通孔的保护方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210538409.3A CN114760771B (zh) | 2022-05-18 | 2022-05-18 | 线路板上导通孔的保护方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114760771A CN114760771A (zh) | 2022-07-15 |
| CN114760771B true CN114760771B (zh) | 2023-11-07 |
Family
ID=82335829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210538409.3A Active CN114760771B (zh) | 2022-05-18 | 2022-05-18 | 线路板上导通孔的保护方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114760771B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115734498A (zh) * | 2022-11-25 | 2023-03-03 | 福莱盈电子股份有限公司 | 一种使用干膜盖孔改善孔处铜环蚀刻的方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267397A (ja) * | 1991-02-22 | 1992-09-22 | Nec Corp | 印刷配線板の製造方法 |
| JPH04282888A (ja) * | 1991-03-11 | 1992-10-07 | Nec Toyama Ltd | 印刷配線板の製造方法 |
| JP2001242618A (ja) * | 2000-02-28 | 2001-09-07 | Kansai Paint Co Ltd | パターン形成方法 |
| CN102695367A (zh) * | 2012-06-19 | 2012-09-26 | 北京凯迪思电路板有限公司 | 厚铜线路板抗蚀干膜的补强方法 |
| CN102883542A (zh) * | 2012-10-17 | 2013-01-16 | 无锡江南计算技术研究所 | 基板表层线路图形制作方法 |
| CN104135825A (zh) * | 2014-07-14 | 2014-11-05 | 东莞市五株电子科技有限公司 | 一种印刷电路板的减铜工艺 |
| CN106817840A (zh) * | 2017-02-08 | 2017-06-09 | 苏州维信电子有限公司 | 一种无孔环的柔性线路板及其制造方法 |
| CN108124386A (zh) * | 2017-12-13 | 2018-06-05 | 广州兴森快捷电路科技有限公司 | 线路板及其生产方法、图形转移方法 |
| CN109195344A (zh) * | 2018-09-25 | 2019-01-11 | 深圳崇达多层线路板有限公司 | 一种增强精细线路印制板干膜附着力的方法 |
| CN113709981A (zh) * | 2021-08-25 | 2021-11-26 | 江西志浩电子科技有限公司 | 一种干膜盖树脂塞孔微蚀的加工工艺 |
| CN113891568A (zh) * | 2021-10-27 | 2022-01-04 | 高德（江苏）电子科技有限公司 | 一种改善印刷线路板反蚀刻干膜孔破的加工工艺 |
-
2022
- 2022-05-18 CN CN202210538409.3A patent/CN114760771B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267397A (ja) * | 1991-02-22 | 1992-09-22 | Nec Corp | 印刷配線板の製造方法 |
| JPH04282888A (ja) * | 1991-03-11 | 1992-10-07 | Nec Toyama Ltd | 印刷配線板の製造方法 |
| JP2001242618A (ja) * | 2000-02-28 | 2001-09-07 | Kansai Paint Co Ltd | パターン形成方法 |
| CN102695367A (zh) * | 2012-06-19 | 2012-09-26 | 北京凯迪思电路板有限公司 | 厚铜线路板抗蚀干膜的补强方法 |
| CN102883542A (zh) * | 2012-10-17 | 2013-01-16 | 无锡江南计算技术研究所 | 基板表层线路图形制作方法 |
| CN104135825A (zh) * | 2014-07-14 | 2014-11-05 | 东莞市五株电子科技有限公司 | 一种印刷电路板的减铜工艺 |
| CN106817840A (zh) * | 2017-02-08 | 2017-06-09 | 苏州维信电子有限公司 | 一种无孔环的柔性线路板及其制造方法 |
| CN108124386A (zh) * | 2017-12-13 | 2018-06-05 | 广州兴森快捷电路科技有限公司 | 线路板及其生产方法、图形转移方法 |
| CN109195344A (zh) * | 2018-09-25 | 2019-01-11 | 深圳崇达多层线路板有限公司 | 一种增强精细线路印制板干膜附着力的方法 |
| CN113709981A (zh) * | 2021-08-25 | 2021-11-26 | 江西志浩电子科技有限公司 | 一种干膜盖树脂塞孔微蚀的加工工艺 |
| CN113891568A (zh) * | 2021-10-27 | 2022-01-04 | 高德（江苏）电子科技有限公司 | 一种改善印刷线路板反蚀刻干膜孔破的加工工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114760771A (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4411982A (en) | Method of making flexible printed circuits | |
| CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
| US4978423A (en) | Selective solder formation on printed circuit boards | |
| CN114760771B (zh) | 线路板上导通孔的保护方法 | |
| KR20130090115A (ko) | 솔더 레지스트층을 형성하는 방법 및 그 솔더 레지스트층을 구비한 인쇄회로기판 | |
| US6653055B1 (en) | Method for producing etched circuits | |
| CN112087874B (zh) | 盲槽板制作方法 | |
| US8227175B2 (en) | Method for smoothing printed circuit boards | |
| JPH035078B2 (zh) | ||
| EP0239197B1 (en) | Process for producing a metallic pattern | |
| JP3751379B2 (ja) | プリント基板への実装方法及びプリント基板 | |
| US20060236534A1 (en) | Method for manufacturing printed wiring board | |
| US20180317325A1 (en) | Circuit board and method for manufacturing the same | |
| JP4961749B2 (ja) | 半導体実装基板の製造方法 | |
| CN110876239A (zh) | 电路板及其制作方法 | |
| TWI389614B (zh) | 電路板絕緣保護層之製作方法 | |
| JP2006253606A (ja) | セラミックグリーンシートの製造方法及びセラミック電子部品の製造方法 | |
| JPH06164103A (ja) | フープ状フレキシブル基板の製造方法 | |
| CN113873771A (zh) | 一种适用于超精细fpc线路的制作工艺 | |
| CN116709663A (zh) | 一种电路板制作方法及电路板 | |
| JPH0499088A (ja) | 多層プリント配線板の製造方法 | |
| KR100918490B1 (ko) | 제브라 커넥터 제조방법 | |
| CN111970849A (zh) | 电路板及其制作方法 | |
| JPS628945B2 (zh) | ||
| SU375821A1 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |