CN101009975A - 制造积层陶瓷基板的方法 - Google Patents
制造积层陶瓷基板的方法 Download PDFInfo
- Publication number
- CN101009975A CN101009975A CN 200610001882 CN200610001882A CN101009975A CN 101009975 A CN101009975 A CN 101009975A CN 200610001882 CN200610001882 CN 200610001882 CN 200610001882 A CN200610001882 A CN 200610001882A CN 101009975 A CN101009975 A CN 101009975A
- Authority
- CN
- China
- Prior art keywords
- ceramic substrate
- medium
- substrate unit
- crystal grain
- sintering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
本发明公开了一种制造积层陶瓷基板的方法，该方法将多数个氧化铝陶瓷基板单元上、下堆栈在一起，并于该两陶瓷基板单元之间夹设一烧结时可以成长晶粒的氧化物介质层，再将此夹设有晶粒成长氧化物介质层的堆栈单位基板进行烧结，使上、下单位基板因烧结时氧化物介质层生成的晶粒，进入陶瓷基板单元的表面层晶粒的间的孔隙，而与氧化物介质层产生结合，成为结构紧密坚固的积层陶瓷基板。
Description
技术领域
本发明涉及一种制造积层陶瓷基板的方法，尤其涉及一种可确保烧结的积层陶瓷基板单元整体的尺寸固定，并大幅减少制作程序、降低制作成本与不良率的积层陶瓷基板的制造方法。
背景技术
厚膜混层电路被印制于单层或积层陶瓷基板的表面或内部，其所使用的材料有：基板材料、导电材料、电阻材料、介电材料、及组装与封装用材料等。单层的厚膜混层线路采用后烧式而将电子线路烧制于陶瓷基板上。积层的陶瓷基板则以共烧式(cofire)而将电子线路与基板材料同时烧成。
为了增加基板上芯片的单位密度、减低连接芯片导体的长度、及减低网络间的电容效应，提高线路的性能及其信赖度，并可达到电子产品轻量化及小型化的要求，因此积层基板模块(Multj-layer Modulus)已被广泛的使用。陶瓷积层基板模块系以成熟的积层厚膜技术制造模块所需的多层生胚基板，再将多层生胚基板共烧而成。而依所使用烧成温度的不同，陶瓷积层基板模块的制程可分为高温(＞1000℃)共烧陶瓷技术(HTCC)及低温(＜1000℃)共烧陶瓷(LTCC)技术。
现有具有混层电路的积层陶瓷基板的制造，如图1所示，具有下列步骤：
(1)将陶瓷原料混合并研磨成微细粉末的研磨步骤101；
(2)去除所得陶瓷微细粉末中气泡的除气步骤102；
(3)将陶瓷微细粉末成型的步骤103；
(4)将陶瓷微细粉末成型体冲模成为陶瓷基板生胚薄片的冲模步骤104；
(5)于不同的陶瓷基板生胚薄片上，利用印刷或蚀刻技术，形成电路布局图样(Layout pattern)的步骤105；
(6)将具有电路布局图样的多数陶瓷基板生胚薄片上、下堆栈在一起，并予以压合的步骤106；
(7)将积层陶瓷基板生胚薄片切割出大小相同的单位基板的步骤107；
(8)将已形成切割线的积层陶瓷基板生胚薄片进行烧结的步骤108；
(9)检验烧结的积层陶瓷基板生胚薄片是否为良品的检验步骤109；
(10)量测已烧结的良品积层陶瓷基板的尺寸，并予以修正的步骤110；
(11)再检验尺寸合格的积层陶瓷基板的特性的步骤111；
(12)最后，即得积层共烧陶瓷基板112。
传统积层基板模块以高温共烧陶瓷技术制造，其基板材料主要为至少96％的氧化铝。由于其必须在至少1400℃的高温条件下烧成，其所使用的导体材料，主要为钨或铂等导电材料；极易被氧化，而使基板必须在氢氧的还原气氛下生成烧结。相较于高温共烧陶瓷(HTCC)及厚膜制程，低温共烧陶瓷更适于高密度及高速度生产的积层基板模块的制造。低温烧成的积层基板模块系以玻璃与氧化铝或堇青石的氧化物混合物为基板材料，在相对低温(＜1000℃)及一般气氛下即可烧成。传统的电阻及导电材料可被使用于低温烧成的积层墓板模块中，导线、电阻及电容等电子被动组件可埋入积层陶瓷基板中，或直接烧制在基板表面，以增加线路与组件密度及节省空间供主动组件使用，以达到缩小基板尺寸的目的。
然而，上述现有积层陶瓷基板的制造方法，因为其基板系以生胚烧成，相当耗费制作时间及手续，导致作业流程繁杂，成本大幅增加，且以生胚烧成的方式，容易导致积层陶瓷基板的尺寸大小不一，成品的性能不稳定。
本发明人有鉴于上述先前技术的缺点，依其从事各种陶瓷基板的制造经验和技术累积，针对上述缺失悉心研究各种解决的方法，在经过不断的研究、实验与改良后，终于开发设计出本发明的一种全新制造积层陶瓷基板的方法的发明，以期能摒除先前技术所产生的缺失。
发明内容
本发明的目的在于通过提供一种制造积层陶瓷基板的方法，以确保所烧结而成的积层陶瓷基板多层基板尺寸的均一，并大幅降低制作的程序与成本。
本发明是采用以下技术手段实现的：
一种制造积层陶瓷基板的方法，该方法包括下列步骤：
(a)烧制多数以氧化铝材料构成的陶瓷基板单元熟胚并以激光加工技术，使熟胚形成可获得多数大小相同的单位基板的状态；
(b)于各单位基板上蚀刻或印刷具有导线、电阻、或电容等电子组件或电路的布局图样；
(c)将所述形成有电子组件或电路布局图样的陶瓷基板单元熟胚上、下堆栈在一起，并于所述两陶瓷基板单元熟胚之间，布设有一可以生成晶粒的氧化物介质层；以及
(d)再将此夹设有氧化物介质层的堆栈陶瓷基板单元进行烧结，使两陶瓷基板单元熟胚因氧化物介质层所生长的晶粒的作用，与氧化物介质层相互紧密坚固结合成为一体。
上述烧结温度不超过1200℃。
上述可生成晶粒的氧化物介质层系在1200℃以下，烧结时可生成晶粒。
前述的陶瓷基板单元的材料为三氧化二铝(Al2O3)。
本方法还可以采用下列步骤实现：
(A)烧制多数以氧化铝材料构成的陶瓷基板单元熟胚；
(B)将多数的所述陶瓷基板单元熟胚上、下堆栈在一起，并于两陶瓷基板单元的间布设有一可以藉烧结生成晶粒的氧化物介质层；以及
(C)将所述布设有氧化物介质层的堆栈的陶瓷基板单元熟胚进行烧结，使两陶瓷基板单元熟胚因所布设的氧化物介质层所生成的晶粒，而与氧化物介质层产生紧密坚固地结合成为一体。
前述烧结温度不超过1200℃。
前述该可生成晶粒的氧化物介质层系在1200℃以下，烧结时可生成晶粒。
前述的制造积层陶瓷基板的方法，所述陶瓷基板单元的材料为三氧化二铝(Al2O3)。
本发明与现有技术相比具有明显的优势和有益效果：
本发明的制造积层陶瓷基板的方式，不需繁杂的作业流程，因此可大幅降低生产成本，且采用非生胚的陶瓷基板单元烧结的方式，陶瓷基板单元不会因为烧结时产生尺寸的变异，可产生稳定的积层陶瓷基板单元，使积层陶瓷基板单元的良率大幅提高。
附图说明
图1为现有制造积层陶瓷基板的方法的流程图；
图2为本发明的一实施例的流程图；
图3为于电子显微镜所得本发明的制造方法第一阶段制法所得的熟胚表面构造；
图4为本发明的制造方法所得的积层陶瓷基板构成示意图：
图5为于本发明的制造方法所得的积层陶瓷基板的构成分解示意图；
图6为本发明的积层陶瓷基板的截面构造示意图。
具体实施方式
下面结合附图对本发明的具体实施例加以说明：
请参阅图2所示，本发明的第一实施例的制造积层陶瓷基板的方法，以两个阶段来达成积层陶瓷基板的制造，叙述如后：
第一阶段：熟胚的制备；
步骤1(201)：首先，将陶瓷原料以球磨机或他种研磨设备，将陶瓷原料研磨而得微细的粉末，较佳的陶瓷原料为最少含量达到96％的三氧化二铝(Al2O3)，其特性如表表一所示；
步骤2(202)：利用烘干等技术，去除上述步骤1所得的陶瓷微细粉末中的气泡；
步骤3(203)：将上述步骤2所得的已去除气泡的陶瓷微细粉末与有机黏合剂混合搅拌，并予流布在一基层薄膜上，生坯成型为生瓷薄片；
步骤4(204)：利用模具，将上述步骤3所得的生瓷薄片冲压成为尺寸一定的片体，而得基板生胚；
步骤5(205)：以适当的温度对上述步骤4所得的基板生胚，于烧结炉中进行烧结，而得熟化板；
步骤6(206)：将上述步骤5所得的熟化板表面喷砂，使其表面的粗糙度均匀，且形成许多孔隙，以利下列第二阶段积层陶瓷基板的形成。
步骤7(207)：对上述步骤6所得的表面粗糙度均匀的熟化板予以修正，同时进行检验，使其尺寸精确，质量合于要求，即为本发明第二阶段的制法，来形成积层陶瓷基板所要的熟胚(陶瓷基板单元)；
上述第一阶段所得的熟胚，如图3所示，其表面的晶粒间，形成许多孔隙A，故有利于第二阶段陶瓷基板的形成。
以下再参照图2～图6，叙述第二阶段的制造积层陶瓷基板的方法。
第二阶段：积层陶瓷基板的形成；
步骤8(208)：对第一阶段所得的陶瓷基板单元(熟胚)11，以激光加工等技术，裁切出复数个可以分离的相同大小的单位基板12；
步骤9(209)：于形成有单位基板12裁切线的陶瓷基板单元(熟胚)11上，利用光罩蚀刻、印刷等方法，形成导线、电阻、或电容等电子组件或电子电路的布局(Layout)图样层(pattern)；
步骤10(210)：将形成有电子组件图样层的多数陶瓷基板单元11上、下堆栈，并于该等陶瓷基板单元11之间，以涂布等方法，夹设有一烧结时可以生成晶粒的氧化物介质层13；
步骤11(211)：再将夹设有烧结时可以生成晶粒的氧化物介质层13的堆栈的单位基板11，于烧结炉中进行烧结，使上、下单位基板11因氧化物介质层13所生长的晶粒进入其表面晶粒间隙的作用，而分别与介质层13紧密坚固地相互结合在一起；
步骤12(212)：再经检验其陶瓷基板单元11的结合特性，即形成一个合乎需求的积层陶瓷基板。
如同上述，本发明的制造积层陶瓷基板的方式不需繁杂的作业流程，因此可大幅降低生产成本，且采用非生胚的陶瓷基板单元烧结的方式，陶瓷基板单元11不会因为烧结时产生尺寸的变异，可产生稳定的积层陶瓷基板单元，使积层陶瓷基板单元的良率大幅提高。
在上述实施例中，各该单位基板12上所蚀刻或印刷的导线、电阻或电容等电子组件图样可为混层电路(hybrid circuit)。
在上述实施例中，该氧化物介质层13为一低温烧结(1000℃以下)介质，而所述陶瓷基板单元11则可为三氧化二铝(Al2O3)材料的熟胚；当堆栈的基板单元11进行烧结时，利用氧化物介质层13的晶粒生成，并进入陶瓷基板单元11表面晶粒的间的间隙，即可使各该基板单元11表面上的构成晶粒与氧化物介质所生成的晶粒产生结合，形成一紧密坚固的积层陶瓷基板14。
本发明的另一实施例中，由于积层陶瓷基板可视不同的需要，而有多种不同的结构，亦可不在陶瓷基板单元(熟胚)表面上，形成电子电路布局图样，因此，上述第一实施例的制造积层陶瓷基板的方法中，若省略步骤(209)而不于陶瓷基板单元11上，形成电子电路布局图样，即成为本发明的另一实施例。
表一
| 氧化铝成份Al2O3 Content(％) ≥96％颜色 白抗折强度(Mpa) ≥300密度(g/cm3) ≥3.72表面粗糙度(μm) ≤4热传导率(25℃) 22.3w/m0K热膨胀率(20～800℃) ≤8.0*10-61/℃诱电率 10绝缘耐力(KV/mm) ≤10电阻率(25℃) ＞1014Ω.cm散逸因子(1MHz) ≤4*10-3 |
最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1、一种制造积层陶瓷基板的方法，其特征在于：该方法包括下列步骤：
(a)烧制多数以氧化铝材料构成的陶瓷基板单元熟胚并以激光加工技术，使熟胚形成可获得多数大小相同的单位基板的状态；
(b)在各单位基板上蚀刻或印刷具有导线、电阻、或电容等电子组件或电路的布局图样；
(c)将所述形成有电子组件或电路布局图样的陶瓷基板单元熟胚上、下堆栈在一起，并于所述两陶瓷基板单元熟胚之间，布设有一可以成长晶粒的氧化物介质层；以及
(d)再将此夹设有氧化物介质层的堆栈陶瓷基板单元进行烧结，使两陶瓷基板单元熟胚因氧化物介质层所生长的晶粒的作用，与氧化物介质层相互紧密坚固结合成为一体。
2、根据权利要求1所述的制造积层陶瓷基板的方法，其特征在于：烧结温度不超过1200℃。
3、根据权利要求1所述的制造积层陶瓷基板的方法，其特征在于：该可生成晶粒的氧化物介质层系在1200℃以下，烧结时可生成晶粒。
4、根据权利要求1所述的制造积层陶瓷基板的方法，其特征在于：所述陶瓷基板单元的材料为三氧化二铝(Al2O3)。
5、一种制造积层陶瓷基板的方法，其特征在于：该方法包括下列步骤：
(A)烧制多数以氧化铝材料构成的陶瓷基板单元熟胚；
(B)将多数个所述陶瓷基板单元熟胚上、下堆栈在一起，并于两陶瓷基板单元的间布设有一可以由烧结生成晶粒的氧化物介质层；以及
(C)将所述布设有氧化物介质层的堆栈的陶瓷基板单元熟胚进行烧结，使两陶瓷基板单元熟胚因所布设的氧化物介质层所生成的晶粒，而与氧化物介质层产生紧密坚固地结合成为一体。
6、根据权利要求5所述的制造积层陶瓷基板的方法，其特征在于：烧结温度不超过1200℃。
7、根据权利要求5所述的制造积层陶瓷基板的方法，其特征在于：该可生成晶粒的氧化物介质层系在1200℃以下，烧结时可生成晶粒。
8、根据权利要求5所述的制造积层陶瓷基板的方法，其特征在于：所述陶瓷基板单元的材料为三氧化二铝(Al2O3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100018829A CN100525581C (zh) | 2006-01-25 | 2006-01-25 | 制造积层陶瓷基板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100018829A CN100525581C (zh) | 2006-01-25 | 2006-01-25 | 制造积层陶瓷基板的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101009975A true CN101009975A (zh) | 2007-08-01 |
| CN100525581C CN100525581C (zh) | 2009-08-05 |
Family
ID=38698002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100018829A Expired - Fee Related CN100525581C (zh) | 2006-01-25 | 2006-01-25 | 制造积层陶瓷基板的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100525581C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295914A (zh) * | 2012-02-29 | 2013-09-11 | 深圳光启创新技术有限公司 | 一种基于陶瓷基板的超材料及其制备方法 |
| CN103414096A (zh) * | 2013-08-13 | 2013-11-27 | 安徽环巢光电科技有限公司 | 一种激光谐振腔的制造方法 |
| CN105043605A (zh) * | 2015-07-06 | 2015-11-11 | 中北大学 | 一种基于htcc技术的无源压力敏感头 |
| CN110493979A (zh) * | 2019-08-08 | 2019-11-22 | 苏州山人纳米科技有限公司 | 三维多层电路陶瓷基板快速制备方法 |
| CN112004325A (zh) * | 2020-09-07 | 2020-11-27 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 |
| CN112074106A (zh) * | 2020-09-07 | 2020-12-11 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷基片高精度对位堆叠的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
-
2006
- 2006-01-25 CN CNB2006100018829A patent/CN100525581C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295914A (zh) * | 2012-02-29 | 2013-09-11 | 深圳光启创新技术有限公司 | 一种基于陶瓷基板的超材料及其制备方法 |
| CN103295914B (zh) * | 2012-02-29 | 2018-01-16 | 深圳光启高等理工研究院 | 一种基于陶瓷基板的超材料及其制备方法 |
| CN103414096A (zh) * | 2013-08-13 | 2013-11-27 | 安徽环巢光电科技有限公司 | 一种激光谐振腔的制造方法 |
| CN105043605A (zh) * | 2015-07-06 | 2015-11-11 | 中北大学 | 一种基于htcc技术的无源压力敏感头 |
| CN105043605B (zh) * | 2015-07-06 | 2018-07-17 | 中北大学 | 一种基于htcc技术的无源压力敏感头 |
| CN110493979A (zh) * | 2019-08-08 | 2019-11-22 | 苏州山人纳米科技有限公司 | 三维多层电路陶瓷基板快速制备方法 |
| CN112004325A (zh) * | 2020-09-07 | 2020-11-27 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 |
| CN112074106A (zh) * | 2020-09-07 | 2020-12-11 | 中国振华集团云科电子有限公司 | 一种多层异质熟瓷基片高精度对位堆叠的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100525581C (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100525581C (zh) | 制造积层陶瓷基板的方法 | |
| CN1887594A (zh) | 具有假对称构形的低温共焙烧陶瓷结构的约束烧结方法 | |
| JPH03257040A (ja) | 結晶化可能な低誘電率低誘電体損組成物 | |
| JP2008270741A (ja) | 配線基板 | |
| CN86102992A (zh) | 微电子线路用陶瓷基片及其制作方法 | |
| KR101072125B1 (ko) | 다층 기판 및 그 제조방법 | |
| US7887905B2 (en) | Constraining green sheet and manufacturing method of multi-layer ceramic substrate using the same | |
| US7879169B2 (en) | Method for producing ceramic compact | |
| JP3994380B2 (ja) | セラミック多層基板の製造方法 | |
| JP2006120779A (ja) | 多層基板及びその製造方法 | |
| JPH0645759A (ja) | 多層セラミック回路基板の製造方法 | |
| KR102127578B1 (ko) | 초저온 동시소성 세라믹스/글라스 복합체 및 그 제조방법 | |
| JP2004355862A (ja) | 導体用ペースト、セラミック配線基板及びその製造方法 | |
| JP2007095862A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 | |
| JP4508625B2 (ja) | 多層基板及びその製造方法 | |
| CN102468183A (zh) | 制造复合基板的方法 | |
| JP4439257B2 (ja) | セラミックグリーンシート及びその製造方法 | |
| JP4998833B2 (ja) | ガラスセラミック基板の製造方法およびガラスセラミック基板 | |
| JP4231316B2 (ja) | セラミック配線基板の製造方法 | |
| JPH06172017A (ja) | セラミツクス基板用グリーンシート及びセラミツクス基板 | |
| JP2003095755A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JP2006196674A (ja) | 配線基板の製造方法 | |
| JP2002290040A (ja) | セラミック基板の製造方法 | |
| WO2018216397A1 (ja) | セラミック多層基板、及び、電子モジュール | |
| JP2004172342A (ja) | セラミック積層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20200125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |