CN112004325A - 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 - Google Patents

一种多层异质熟瓷结构薄膜元器件及电路板制备方法 Download PDF

Info

Publication number
CN112004325A
CN112004325A CN202010930887.XA CN202010930887A CN112004325A CN 112004325 A CN112004325 A CN 112004325A CN 202010930887 A CN202010930887 A CN 202010930887A CN 112004325 A CN112004325 A CN 112004325A
Authority
CN
China
Prior art keywords
layer
porcelain
substrate
circuit board
mature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010930887.XA
Other languages
English (en)
Inventor
庞锦标
王聪玲
韩玉成
袁世峰
谭天波
贾朋乐
朱雪婷
喻振宁
贺勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yunke Electronics Co Ltd
Original Assignee
China Zhenhua Group Yunke Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yunke Electronics Co Ltd filed Critical China Zhenhua Group Yunke Electronics Co Ltd
Priority to CN202010930887.XA priority Critical patent/CN112004325A/zh
Publication of CN112004325A publication Critical patent/CN112004325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多层异质熟瓷结构薄膜元器件及电路板制备方法，包括制备不同种类的陶瓷基片、陶瓷表面研磨与抛光处理、激光打孔、通孔填充、薄膜电路制备、丝印粘接相、多个单层陶瓷片的销钉定位与堆叠、固化或烧结、机械切割等步骤。从而得到了一种具有多层异质熟瓷结构的薄膜电子元器件或电路板，该种结构可以进行多层熟瓷电路板的对位堆叠，适用的单层熟瓷厚度范围0.2mm～0.5mm、叠层数量范围为2层～10层，可以解决多层共烧陶瓷技术(LTCC和HTCC)难以实现多层异质共烧、共烧后电路精度不高等问题，可用于多层异质陶瓷型电子元器件和组件模块，具有性能优异、体积大幅度减小等优势，应用领域广、市场前景非常好。

Description

一种多层异质熟瓷结构薄膜元器件及电路板制备方法
技术领域
本发明涉及多层陶瓷基片领域，进一步来说，涉及电子元器件、组件模块或电路板多层异质熟瓷基片领域，具体来说，涉及一种多层异质熟瓷结构薄膜元器件及电路板制备方法。
背景技术
随着电子整机装备小型化、高频化等要求的不断提高，对微波元器件的集成度、微波组件的电性能、体积、重量、可靠性和幅相一致性等提出了更高的要求，尤其对机载、星载、舰载微波组件，因其工作频率越来越高，对性能、体积、质量的要求就更为苛刻。其中，多层共烧陶瓷(包括低温和高温共烧陶瓷)以其优异的电学、机械、热力特性成为多芯片组件(MCM，Multi-Chip Module)的首选方式，能够以3D(三维)多层电路结构的形式实现各种电子元器件、功能模块乃至系统的高度集成，具有优异的高频特性，这类产品不仅广泛应用于汽车电子、导航、通讯、家电等民用领域，在航空、航天、兵器、船舶、电子和核等军事领域也成为不可缺少的关键元器件，为整机的小型化、高可靠性和功能的高度集成化做出了不可磨灭的贡献。
MCM-C(多层共烧陶瓷型多芯片组件)，包括LTCC(Low Temperature Co-firedCeramic)及HTCC(High Temperature Co-fired Ceramic)产品允许芯片之间的距离缩小，即互连线变短，可有效缩小封装尺寸，并缩短了信号传送的延迟时间。同时，在最大限度的保持单个元器件本来的电性能的基础上，解决了一系列问题，例如杂散电感，串扰噪声，电磁场辐射及杂散电容耦合等问题。同时，它可以在多层互连布线基板中埋置无源器件并经通孔互连，这样一来，一方面，表面无源器件的减少为有源器件的安装提供了更大的空间，减小了表面积；另一方面，通孔之间的互连减小了互连寄生参量，有助于增加系统的带宽、改善系统的性能。
尽管如此，目前实际应用的LTCC及HTCC技术有以下本征缺陷，LTCC介质陶瓷由于采用了高比例的微晶玻璃来降低陶瓷粉体的烧结温度，因此介电常数较低、散热性能和机械强度较差(抗挠强度和热导率远低于氧化铝陶瓷)，难以满足多层数、高集成度电子元器件及功能模块的大功率密度要求；另外，随着MCM-C朝小型化、多功能化、高频化、高Q(品质因子)化、设计多样化、产品定制化等方向不断发展，要求多层陶瓷基板材料高频性能好、功能多，并且在电学、热学、力学等性能方面参数指标要求高，因此，单一的低介电常数介质陶瓷已经越来越不能适应MCM-C产品的未来发展需求。相比之下，高温共烧陶瓷由于不受烧结温度限制，陶瓷基板可采用纯的微波陶瓷相而不添加玻璃相，介电常数比LTCC用玻璃陶瓷大，且损耗角正切小、散热性能好、机械强度高，因此相比之下HTCC微波产品的电性能更优、体积更小，但目前HTCC所采用的陶瓷基板材料仍然为单一型，主要有氧化铝、氮化铝等，也基本不能满足高性能MCM-C产品对每一层陶瓷基板材料的定制化需求，同时由于HTCC烧结温度过高，只能与W、MoMn等高熔点金属浆料共烧，它们的电阻率比目前的Au、Ag要高许多，导致高频信号传输损耗大。
另外，无论是LTCC还是HTCC技术，由于每一层的电路图形都是在生瓷上制备的，生瓷在收缩过程中受电路图形、腔体、材料一致性等诸多方面的影响，导致烧结过后的产品与设计产品存在差异，在对线宽精细度、产品尺寸要求非常高的场合难以应用，比如线宽＜100μm，产品尺寸公差＜50μm等，LTCC和HTCC都难以实现，因此迫切需要一种多层异质陶瓷薄膜元器件及电路板技术，解决高精度、多层陶瓷集成、产品小型化等问题。
有鉴于此，特提出本发明。
发明内容
本发明的主要目的在于提供一种多层异质熟瓷结构薄膜元器件及电路板制备方法，通过异质陶瓷基片制备、激光打孔、薄膜电路制备、丝印粘接相、多层堆叠粘合、机械切割等工艺技术，实现多层熟瓷电路板的对位堆叠及粘合，切割后得到功能高度密度集成的多层异质陶瓷元器件及电路板产品，可以解决目前多层共烧陶瓷技术难以实现多层异质共烧、电路精度不高等问题。
为了实现本发明的上述目的，本发明提供一种多层异质熟瓷结构元器件及电路板制备方法，技术方案工艺流程示意图如图1所示，销钉对位装配示意图如图2所示，最终多层异质陶瓷元器件及电路组件产品结构示意图图3所示。
所述方法包括如下主要步骤：
(1)生瓷片制备：通过配料、混合球磨、流延成型、裁片制作所需尺寸大小的生瓷片；
(2)熟瓷基片制备：通过层压、热切、排胶、烧结，制备不同种类的单层熟瓷基片；
(3)研磨减薄及抛光处理：将制备得到的熟瓷基片进行表面研磨减薄及抛光处理；
(4)通孔制作：在不同类型陶瓷基片上，通过激光加工设备，制备定位孔1、对位堆叠孔2、互联通孔6(包括层间信号传输孔、热路通孔、电源连接孔等)；
(5)通孔填充：对电路互联通孔6填充金属浆料；
(6)薄膜电路图形制作：根据多层陶瓷结构产品的电路设计图，在每层打有多个孔的熟瓷基片上，通过薄膜溅射、光刻、电镀等工艺，加工出所需的电路图形，得到每一层带有电路及过孔的陶瓷电路板；
(7)印刷粘合剂浆料：根据每层陶瓷电路板的电路图，对应地在每层电路板上印刷互补型的粘合剂浆料；
(8)通孔接口印刷焊膏：在层间对位堆叠及互通孔焊盘4的位置印刷圆形或者方形焊膏，实现层与层之间可靠的电气连接；
(9)对位堆叠：将印有粘合剂浆料及焊膏的每层电路板通过自制的销钉台夹具，按对位堆叠孔一层一层依次进行套叠；销钉3垂直固定于销钉台夹具的底座10上；
(10)真空脱泡：叠完后进行真空脱泡处理；
(11)固化或烧结:进行烘干固化或烧结，完成多层异质熟瓷基片9的对位堆叠及粘合；
(12)切割：按最上层的陶瓷片上所设计的切割线，对多层异质陶瓷电路板进行砂轮切割，得到单只的多层异质熟瓷结构元器件及电路板。
所述单层熟瓷基片可以是不同类型的基片，包括铁氧体陶瓷、压电陶瓷、压敏陶瓷、热敏陶瓷或介电陶瓷等；
所述单层熟瓷基片的尺寸大小为38mm～76mm，厚度为0.3mm～1mm，厚度精度小于20μm，表面粗糙度小于0.2μm，翘曲度小于0.2％。
所述研磨减薄及抛光处理，是提高基片的平整度及表面质量，保证基片的厚度精度；
所述陶瓷基片表面的研磨减薄及抛光处理的基片厚度为0.2mm～0.5mm，厚度误差小于10μm，表面粗糙度0.02μm～0.1μm。
所述薄膜电路图形是采用薄膜溅射沉积、CCD镜头识别所述定位孔、逐层光刻腐蚀、电镀等薄膜技术工艺，将导体线路8、电阻5、微波传输线7等按每层设计图形制作在相应的单层熟瓷基片上；
所述导体线路的材料包括：TiW、Ni、Au或Ag；
所述电阻的材料包括：NiCrSi、TaN；
所述定位孔的孔径大小可以根据要制备的电子产品实际情况而定，优选范围0.2mm～0.5mm，大小误差小于10μm。
所述印刷粘合剂浆料，通过在每层熟瓷基片之间印刷有机粘合剂浆料，保障了每层熟瓷基片之间形成良好的附着力，提高本发明多层异质熟瓷基片/电子产品使用过程中的可靠性；
所述粘合剂浆料为耐高温有机聚合物浆料，粘度范围10Pa.S～80Pa.S，固化温度范围150℃～300℃，所述粘合剂浆料丝网印刷浆料，固化后能耐温度300℃以上、耐湿热、粘结强度高；
在每层熟瓷基片上，所述粘合剂浆料的印刷图形与所述薄膜电路图形为互补图形，两种图形之间的间隔为0.02mm～0.05mm。
所述定位孔、对位堆叠孔、层间信号传输孔及热路通孔是通过激光打孔设备制作；
所述定位孔及信号传输孔大小为0.2mm～0.5mm，所述对位堆叠孔的大小为2mm～3mm，孔径大小误差均要求小于10μm；
在每层熟瓷基片上，所述定位孔为3～5个，所述对位堆叠孔个数为2～6个；所述定位孔和所述对位堆叠孔位于基片的四周，距离基片边缘距离大于1mm；所述信号传输孔个数根据产品设计而定，在每层熟瓷基片上可以阵列分布。
所述印刷焊膏的图形尺寸比所述信号孔的直径大0.08mm～0.2mm；
所述焊膏的材质可以是锡铅、金锡、金锗、锡银铜等；
所述焊膏的焊接温度范围150℃～300℃，与所述有机聚合物浆料的固化温度要基本一致，使用温度差小于50℃。
所述销钉台夹具的销钉位置及个数与熟瓷基片上的对位孔一一对应，其中销钉直径比对位孔的孔径要小0.02mm～0.06mm，销钉高度1mm～5mm，销钉材质为不锈钢或硬铝合金等；
所述销钉，是根据熟瓷电路基片的单层厚度、材质特性、抗弯强度、电路材质、耐温范围、最终叠层数量、激光加工精度等综合因素考虑，可以对销钉材质、销钉大小、销钉个数的选择和调整，并与激光打孔设备的加工进行配合，从而可以实现多层异质熟瓷薄膜电路基板的多层堆叠，提高层间对位精度。
所述熟瓷基片的销钉对位堆叠，是将每层熟瓷基片往销钉台的销钉上套下去，堆叠完成后，整体进行真空脱泡处理并烘干，然后从销钉台上将多层堆叠的熟瓷基片取下，在高温烘箱或烧结炉中进行固化或烧结，完成多层异质熟瓷基片的层间粘合。
与现有技术相比，本发明的有益效果为：
本发明中，通过在陶瓷基片表面高精度薄膜电路制备、高精度对位孔加工、高精度叠层销钉台的设计、层间互补图形粘合及电气互联技术，实现了多层异质熟瓷结构薄膜元器件及电路板制备，与现有的单片熟瓷、多层共烧陶瓷技术相比，每层陶瓷材料可选，性能优异且设计多样化；每层电路图形精度高；且通过印刷锡膏、焊料，实现层与层之间的电气连接，保障产品的小型化及可靠性。
附图说明
图1为本发明技术方案工艺流程示意图。
图2为本发明技术方案多层异质陶瓷电路板采用销钉对位装配示意图
图3为本发明技术方案多层异质陶瓷元器件及电路组件产品结构示意图。
图中：1为定位孔，2为对位堆叠孔，3为销钉，4为焊盘，5为薄膜电阻，6为互联通孔，7为薄膜微带线，8为薄膜导线，9为多层异质熟瓷基片，10为销钉台夹具底座。
具体实施方式
实施例1：由NiZnFe铁氧体熟瓷基片和ZnNbTi微波介质熟瓷基片组成的多层异质熟瓷基片制备
制作步骤如下：
(1)陶瓷基片准备
用研磨抛光机对NiZnFe铁氧体熟瓷基片和ZnNbTi微波介质熟瓷基片进行研磨抛光加工，所述铁氧体熟瓷基片的性能为：饱和磁场强度5000GS、磁导率1000；微波介质熟瓷基片的性能为：介电常数25，损耗＜0.0003；对熟瓷基片进行两面减薄和抛光处理，去除陶瓷基片表面烧结不致密和凹凸不平部分，再进行超声波清洗10min，得到厚度0.5mm，厚度精度和均匀性±5μm，表面粗糙度0.05μm的微波介质熟瓷基片和铁氧体熟瓷基片；
(2)激光打孔
采用紫外皮秒激光机，对所述ZnNbTi微波介质熟瓷基片和所述NiZnFe铁氧体熟瓷基片进行加工，制备定位孔、腔体、信号孔及对位孔等；其中，所述定位孔大小为0.2mm，分别位于熟瓷基片的四个角，用于薄膜电路制作的定位标记，在四条边上打3个对位孔，孔径大小为2.52mm。
(3)薄膜电路图形加工
采用真空溅射机，对所述ZnNbTi微波介质熟瓷基片和所述NiZnFe铁氧体熟瓷基片进行薄膜化加工，制备TiW层、Ni层及金层，再通过喷胶、曝光显影、刻蚀、电镀等步骤，得到带有电路图形的薄膜电路基片。
(4)印刷粘合剂及焊盘焊膏
采用CCD识别对位印刷机，在基片上进行丝网印刷，丝网印刷图形正好与薄膜电路图形互补的有机介质浆料，所述有机介质浆料为环氧树脂浆料、固化温度为200℃，膜厚3μm～7μm，静置5min后，在100℃烘20min；然后用钢网在通孔边缘及下上互联焊盘处，印刷SnPb焊膏，在100℃烘20min；
(5)对位堆叠及固化
采用5个销钉直径为2.5mm的销钉台进行对位堆叠，堆叠层数为2层，堆叠后，在200℃烘箱中保温10min，冷却后将叠层的电路板结构从销钉台上取下；(6)对位砂轮切割
采用CCD识别砂轮切割机，装配0.2mm金刚砂刀，对叠层固化好的2层异质熟瓷基片进行切割，得到两层结构的异质陶瓷型元器件。
以上内容是结合最佳实施方案对本发明说做的进一步详细说明，不能认定本发明的具体实施只限于这些说明。本领域的技术人员应该理解，在不脱离由所附权利要求书限定的情况下，可以在细节上进行各种修改，都应当视为属于本发明的保护范围。

Claims (10)

1.一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于，所述方法包括如下步骤：
(1)陶瓷基片制备：通过层压、热切、排胶、烧结，制备不同种类的单层熟瓷基片；
(2)研磨减薄及抛光处理：将制备得到的熟瓷基片进行表面研磨减薄及抛光处理；
(3)通孔制作：在不同类型陶瓷基片上，通过激光加工设备，制备定位孔、对位堆叠孔、互连通孔等；
(4)通孔导通：采用薄膜溅射方式在孔壁表面技术化，实现层间导通；
(5)薄膜电路图形制作：根据多层陶瓷结构产品的电路设计图，在每层打有多个孔的熟瓷基片上，通过薄膜溅射、光刻、电镀等工艺，加工出所需的电路图形，得到每一层带有电路及过孔的陶瓷电路板；
(6)印刷粘合剂浆料：根据每层陶瓷电路板的电路图，对应地在每层电路板上印刷互补型的粘合剂浆料；
(7)通孔焊盘印刷焊膏：在层间对位堆叠及互通孔的焊盘位置印刷圆形或者方形焊膏，实现层与层之间可靠的电气连接；
(8)对位堆叠：将印有粘合剂浆料及焊膏的每层电路板通过自制的销钉台夹具，按对位堆叠孔一层一层依次进行套叠；销钉垂直固定于销钉台夹具的底座上。
(9)真空脱泡：叠完后进行真空脱泡处理；
(10)固化或烧结:进行烘干固化或烧结，完成多层异质熟瓷电路板的对位堆叠及粘合。
(11)切割：按最上层的陶瓷电路板上所设计的切割线，对多层异质陶瓷电路板进行砂轮切割，得到单只的多层异质熟瓷结构元器件及电路板。
2.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于，所述单层熟瓷基片可以是不同类型的基片，包括铁氧体陶瓷、压电陶瓷、压敏陶瓷、热敏陶瓷或介电陶瓷等；
所述单层熟瓷基片的尺寸大小为38mm～76mm，厚度为0.3mm～1mm，厚度精度小于20μm，表面粗糙度小于0.2μm，翘曲度小于0.2％。
3.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述研磨减薄及抛光处理，是提高基片的平整度及表面质量，保证基片的厚度精度；
所述陶瓷基片表面的研磨减薄及抛光处理的基片厚度为0.2mm～0.5mm，厚度误差小于10μm，表面粗糙度0.02μm～0.1μm。
4.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述薄膜电路图形是采用薄膜溅射沉积、CCD镜头识别所述定位孔、逐层光刻腐蚀、电镀等薄膜技术工艺，将导体线路、电阻、微波传输线等按每层设计图形制作在相应的单层熟瓷基片上；
所述导体线路的材料包括：TiW、Ni、Au或Ag；
所述电阻的材料包括：NiCrSi、TaN；
所述定位孔的孔径大小可以根据要制备的电子产品实际情况而定，优选范围0.2mm～0.5mm，大小误差小于10μm。
5.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述印刷粘合剂浆料，通过在每层熟瓷基片之间印刷有机粘合剂浆料，保障了每层熟瓷基片之间形成良好的附着力，提高本发明多层异质熟瓷基片/电子产品使用过程中的可靠性；
所述粘合剂浆料为耐高温有机聚合物浆料，粘度范围10Pa.S～80Pa.S，固化温度范围150℃～300℃，所述粘合剂浆料丝网印刷浆料，固化后能耐温度300℃以上、耐湿热、粘结强度高；
在每层熟瓷基片上，所述粘合剂浆料的印刷图形与所述薄膜电路图形为互补图形，两种图形之间的间隔为0.02mm～0.05mm。
6.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述定位孔、对位堆叠孔、层间信号传输孔及热路通孔是通过激光打孔设备制作；
所述定位孔及信号传输孔大小为0.2mm～0.5mm，所述对位堆叠孔的大小为2mm～3mm，孔径大小误差均要求小于10μm；
在每层熟瓷基片上，所述定位孔为3～5个，所述对位堆叠孔个数为2～6个；所述定位孔和所述对位堆叠孔位于基片的四周，距离基片边缘距离大于1mm；
所述信号传输孔个数根据产品设计而定，在每层熟瓷基片上可以阵列分布。
7.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述印刷焊膏的图形尺寸比所述信号孔的直径大0.08mm～0.2mm；
所述焊膏的材质可以是锡铅、金锡、金锗、锡银铜等；
所述焊膏的焊接温度范围150℃～300℃，与所述有机聚合物浆料的固化温度要基本一致，使用温度差小于50℃。
8.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述销钉台夹具的销钉位置及个数与熟瓷基片上的对位孔一一对应，其中销钉直径比对位孔的孔径要小0.02mm～0.06mm，销钉高度1mm～5mm，销钉材质为不锈钢或硬铝合金等；
所述销钉，是根据熟瓷电路基片的单层厚度、材质特性、抗弯强度、电路材质、耐温范围、最终叠层数量、激光加工精度等综合因素考虑，可以对销钉材质、销钉大小、销钉个数的选择和调整，并与激光打孔设备的加工进行配合，从而可以实现多层异质熟瓷薄膜电路基板的多层堆叠，提高层间对位精度。
9.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述熟瓷基片的销钉对位堆叠，是将每层熟瓷基片往销钉台的销钉上套下去，堆叠完成后，整体进行真空脱泡处理并烘干，然后从销钉台上将多层堆叠的熟瓷基片取下，在高温烘箱或烧结炉中进行固化或烧结，完成多层异质熟瓷基片的层间粘合。
10.如权利要求1所述的一种多层异质熟瓷结构薄膜元器件及电路板制备方法，其特征在于：所述多层异质熟瓷基片由NiZnFe铁氧体熟瓷基片和ZnNbTi微波介质熟瓷基片组成，制作步骤如下：
(1)陶瓷基片准备
用研磨抛光机对NiZnFe铁氧体熟瓷基片和ZnNbTi微波介质熟瓷基片进行研磨抛光加工，所述铁氧体熟瓷基片的性能为：饱和磁场强度5000GS、磁导率1000；微波介质熟瓷基片的性能为：介电常数25，损耗＜0.0003；对熟瓷基片进行两面减薄和抛光处理，去除陶瓷基片表面烧结不致密和凹凸不平部分，再进行超声波清洗10min，得到厚度0.5mm，厚度精度和均匀性±5μm，表面粗糙度0.05μm的微波介质熟瓷基片和铁氧体熟瓷基片；
(2)激光打孔
采用紫外皮秒激光机，对所述ZnNbTi微波介质熟瓷基片和所述NiZnFe铁氧体熟瓷基片进行加工，制备定位孔、腔体、信号孔及对位孔等；其中，所述定位孔大小为0.2mm，分别位于熟瓷基片的四个角，用于薄膜电路制作的定位标记，在四条边上打3个对位孔，孔径大小为2.52mm。
(3)薄膜电路图形加工
采用真空溅射机，对所述ZnNbTi微波介质熟瓷基片和所述NiZnFe铁氧体熟瓷基片进行薄膜化加工，制备TiW层、Ni层及金层，再通过喷胶、曝光显影、刻蚀、电镀等步骤，得到带有电路图形的薄膜电路基片。
(4)印刷粘合剂及焊盘焊膏
采用CCD识别对位印刷机，在基片上进行丝网印刷，丝网印刷图形正好与薄膜电路图形互补的有机介质浆料，所述有机介质浆料为环氧树脂浆料、固化温度为200℃，膜厚3μm～7μm，静置5min后，在100℃烘20min；然后用钢网在通孔边缘及下上互联焊盘处，印刷SnPb焊膏，在100℃烘20min；
(5)对位堆叠及固化
采用5个销钉直径为2.5mm的销钉台进行对位堆叠，堆叠层数为2层，堆叠后，在200℃烘箱中保温10min，冷却后将叠层的电路板结构从销钉台上取下；
(6)对位砂轮切割
采用CCD识别砂轮切割机，装配0.2mm金刚砂刀，对叠层固化好的2层异质熟瓷电路板进行切割，得到两层结构的异质陶瓷型元器件。
CN202010930887.XA 2020-09-07 2020-09-07 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 Pending CN112004325A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010930887.XA CN112004325A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷结构薄膜元器件及电路板制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010930887.XA CN112004325A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷结构薄膜元器件及电路板制备方法

Publications (1)

Publication Number Publication Date
CN112004325A true CN112004325A (zh) 2020-11-27

Family

ID=73468498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010930887.XA Pending CN112004325A (zh) 2020-09-07 2020-09-07 一种多层异质熟瓷结构薄膜元器件及电路板制备方法

Country Status (1)

Country Link
CN (1) CN112004325A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628135A (zh) * 2022-03-14 2022-06-14 天津大学 一种电子元器件的制造方法
CN115172176A (zh) * 2022-09-06 2022-10-11 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构
WO2023246602A1 (zh) * 2022-06-24 2023-12-28 华为技术有限公司 电路板、封装结构及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009975A (zh) * 2006-01-25 2007-08-01 九豪精密陶瓷股份有限公司 制造积层陶瓷基板的方法
CN101683003A (zh) * 2007-04-30 2010-03-24 塔工程有限公司 薄膜陶瓷多层衬底的制造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN103236491A (zh) * 2013-04-24 2013-08-07 研创光电科技（赣州）有限公司 一种led陶瓷cob光源日光灯及其制备方法
CN105459515A (zh) * 2014-08-28 2016-04-06 比亚迪股份有限公司 一种陶瓷基板及其制备方法和一种功率模块
CN108558413A (zh) * 2018-07-02 2018-09-21 上海安费诺永亿通讯电子有限公司 一种陶瓷基电子线路的制备方法
CN109511218A (zh) * 2018-12-16 2019-03-22 天津荣事顺发电子有限公司 一种多层陶瓷电路板制备方法
CN110483044A (zh) * 2019-09-25 2019-11-22 哈尔滨工业大学 一种高q微波介质陶瓷与铝超低温共烧方法及高q微波介质陶瓷制备方法
CN110572934A (zh) * 2019-09-24 2019-12-13 深圳市瑞丰光电紫光技术有限公司 一种多层陶瓷基板制作方法和系统
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009975A (zh) * 2006-01-25 2007-08-01 九豪精密陶瓷股份有限公司 制造积层陶瓷基板的方法
CN101683003A (zh) * 2007-04-30 2010-03-24 塔工程有限公司 薄膜陶瓷多层衬底的制造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN103236491A (zh) * 2013-04-24 2013-08-07 研创光电科技（赣州）有限公司 一种led陶瓷cob光源日光灯及其制备方法
CN105459515A (zh) * 2014-08-28 2016-04-06 比亚迪股份有限公司 一种陶瓷基板及其制备方法和一种功率模块
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
JP2020521340A (ja) * 2017-06-29 2020-07-16 ディーアイティー カンパニー リミテッドＤｉｔ Ｃｏ．，Ｌｔｄ． 多層セラミック基板及びその製造方法
CN108558413A (zh) * 2018-07-02 2018-09-21 上海安费诺永亿通讯电子有限公司 一种陶瓷基电子线路的制备方法
CN109511218A (zh) * 2018-12-16 2019-03-22 天津荣事顺发电子有限公司 一种多层陶瓷电路板制备方法
CN110572934A (zh) * 2019-09-24 2019-12-13 深圳市瑞丰光电紫光技术有限公司 一种多层陶瓷基板制作方法和系统
CN110483044A (zh) * 2019-09-25 2019-11-22 哈尔滨工业大学 一种高q微波介质陶瓷与铝超低温共烧方法及高q微波介质陶瓷制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴兆华: "《表面组装技术基础》", 30 January 2002, 北京：国防工业出版社 *
高宏伟: "《电子封装工艺与装备技术基础教程》", 30 June 2017, 西安：西安电子科技大学出版社 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628135A (zh) * 2022-03-14 2022-06-14 天津大学 一种电子元器件的制造方法
CN114628135B (zh) * 2022-03-14 2024-04-12 天津大学 一种电子元器件的制造方法
WO2023246602A1 (zh) * 2022-06-24 2023-12-28 华为技术有限公司 电路板、封装结构及电子设备
CN115172176A (zh) * 2022-09-06 2022-10-11 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构
CN115172176B (zh) * 2022-09-06 2023-09-22 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Similar Documents

Publication Publication Date Title
CN112004325A (zh) 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN109074900B (zh) 高频多层互连衬底及其制造方法
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
CN112074106A (zh) 一种多层异质熟瓷基片高精度对位堆叠的方法
WO1998012744A1 (fr) Composants electroniques passifs, elements de circuit integre et plaquette
TWI649841B (zh) High frequency module and manufacturing method thereof
Wersing et al. Multilayer ceramic technology
JP2006140537A (ja) 配線基板およびその製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
CN111683459B (zh) 一种在ltcc基板高平整表面上高精密微细线条的制作方法
US20010001406A1 (en) Method of making transmission lines and buried passive components in green tape
JP4391284B2 (ja) 多層基板の製造方法
JP2005191134A (ja) セラミック配線基板の製造方法及びセラミック配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
KR100899647B1 (ko) 세라믹 기판 및 그 제조 방법
JP2004172342A (ja) セラミック積層基板の製造方法
CN115410930A (zh) 一种基于lcp的射频器件集成制造方法
JP2006041241A (ja) セラミック配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201127