CN115172176B - 陶瓷基板及其制备方法、微波器件及其封装外壳结构 - Google Patents

陶瓷基板及其制备方法、微波器件及其封装外壳结构 Download PDF

Info

Publication number
CN115172176B
CN115172176B CN202211082049.7A CN202211082049A CN115172176B CN 115172176 B CN115172176 B CN 115172176B CN 202211082049 A CN202211082049 A CN 202211082049A CN 115172176 B CN115172176 B CN 115172176B
Authority
CN
China
Prior art keywords
ceramic substrate
layer
ceramic
shielding
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211082049.7A
Other languages
English (en)
Other versions
CN115172176A (zh
Inventor
钟永辉
苗冠男
徐佩峰
魏四飞
方军
曾辉
史常东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Shengda Electronic Technology Industrial Co ltd
Original Assignee
Hefei Shengda Electronic Technology Industrial Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Shengda Electronic Technology Industrial Co ltd filed Critical Hefei Shengda Electronic Technology Industrial Co ltd
Priority to CN202211082049.7A priority Critical patent/CN115172176B/zh
Publication of CN115172176A publication Critical patent/CN115172176A/zh
Application granted granted Critical
Publication of CN115172176B publication Critical patent/CN115172176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种陶瓷基板及其制备方法、微波器件及其封装外壳结构。陶瓷基板制备方法包括：采用HTCC工艺制备信号屏蔽通孔被导体材料填充的陶瓷板材，将陶瓷板材研磨至设定厚度作为陶瓷基板，在陶瓷基板上打孔作为信号传输通孔；在陶瓷基板上依次溅射钛层和钯层；然后遮挡预设的吸氢区，未遮挡区域为蚀刻区；在蚀刻区镀铜直至铜导体填充信号传输通孔，然后在镀设的铜层上采用电镀或者溅射的方式依次形成镍层和金层。本发明中在陶瓷基板上预留了仅附着有钛层和钯层的吸氢区，如此可通过钛与氢反应实现自主吸氢，避免氢元素腐蚀元件。本发明避免了烘烤氢及外贴吸氢剂的不良。

Description

陶瓷基板及其制备方法、微波器件及其封装外壳结构
技术领域
本发明涉及微波壳体领域，尤其涉及一种陶瓷基板及其制备方法、微波器件及其封装外壳结构。
背景技术
砷化镓芯片作为三代半导体，用该类芯片封装的微波器件作为固态有源相控阵雷达的核心部件，其体积、重量等结构指标对其在相控阵雷达的应用有重要的影响，尤其是在机载、星载雷达中应用的微波器件，其体积、重量更是直接受到装备载荷能力的制约。业内前期采用低温共烧陶瓷(LTCC)技术来制作高密度微波一体化基板，并在基板的四周焊接金属框以起到机械防护、电磁屏蔽和气密封装的作用，但该方案中需要用大量的金作为导体和表面焊接层，成本高价格昂贵，且低温共烧陶瓷的热导率低。随着砷化镓电路的微波器件用量逐渐加大，成本问题、芯片散热问题、氢中毒问题已很大程度制约了该LTCC方案进一步批量推广应用。
针对砷化镓电路氢中毒的问题，业内采用外壳烘烤排氢，或者外贴吸氢剂的方式进行解决。但是，前者增加了工艺，烘烤排氢需要将外壳置于真空度高的真空设备中长时间高温下储存烘烤(一般条件为250℃、48h),且高温烘烤容易导致外壳镀层间互扩散，如外壳镀镍层在长时间的烘烤过程中存在扩散到镀金层表面影响外壳可焊性的风险；后者增加了部件，使得外壳壳体内部元器件有效封装密度降低，且提升了散热难度，也提高了成本。
针对LTCC原料需求量大，成本高的问题，目前业内提出了高温共烧陶瓷（HTCC）技术来制作氮化铝陶瓷基板，以降低对金等珍稀金属的需求。HTCC工艺流程为：流延生瓷带——切割瓷带形成瓷片——在瓷片上打孔并灌入金属浆料，得到金属瓷片——将金属瓷片层叠压制成型后高温烧结，从而得到高温共烧的金属陶瓷。HTCC工艺中，在不同瓷片上相对应的打孔位置必须一致，保证金属瓷片层叠后金属的位置重合。
单纯的HTCC工艺制造氮化铝陶瓷基板对工艺水平要求高，尤其是陶瓷烧结工艺温度一般在1300℃以上，而目前最常用的导体材料铜的熔点温度仅1083℃，较陶瓷材料低，因此无法通过高温共烧工艺在陶瓷基板上设置铜导体；由于钨(4.5x10-6/℃)与氮化铝陶瓷(4.6x10-6/℃)的热膨胀系数接近且熔点达3410℃，常规HTCC工艺中一般采用钨作为导体，但钨的电阻率为5.51 X10-8/Ω.m，其电阻率是金导体的2.3倍，是铜导体的3.2倍。显然，相较于金、铜，可以在HTCC工艺中使用的钨导体材料却又无法满足射频信号的导电率要求。且瓷片打孔层叠过程中，也难以保证导体材料的同心度，进一步降低了导体的导电率。
陶瓷基板的另一种制备方法是DPC工艺，工艺流程为：烧制陶瓷板材——在陶瓷板材上打孔——溅射金属实现陶瓷板材表层金属化——在表面金属化的陶瓷板材上电镀铜直至孔被铜导体填充。
陶瓷板材上的孔包括信号传输通孔和信号屏蔽通孔，信号传输通孔用于容纳信号传输导体，信号屏蔽通孔用于容纳屏蔽金属件，以屏蔽信号传输导体可能受到的信号干扰。一般为了保证信号屏蔽效果，每一个信号传输通孔外周需要设置一圈信号屏蔽通孔，且信号屏蔽通孔密度越高，屏蔽效果越好。传统的DPC技术无法实现高密度的信号屏蔽通孔制造，高密度打孔容易造成陶瓷开裂，且在对陶瓷基体镀铜填充信号屏蔽通孔时，由于铜(16.5x10-6/℃)和氮化铝陶瓷(4.6x10-6/℃)的膨胀系数相差大也容易导致信号屏蔽通孔之间的陶瓷发生开裂。
发明内容
为了解决上述现有技术中砷化镓电路氢中毒和陶瓷基板品质达不到要求的缺陷，本发明提出了一种陶瓷基板制备方法，可制备出品质好且具有主动吸氢功能的陶瓷基板。
本发明提出的一种陶瓷基板制备方法，包括以下步骤：
S1、采用HTCC工艺制备信号屏蔽通孔被导体材料填充的陶瓷板材，将陶瓷板材研磨至设定厚度作为陶瓷基板，在陶瓷基板上打孔作为信号传输通孔；
S2、在陶瓷基板上依次溅射钛层和钯层；然后遮挡预设的吸氢区，未遮挡区域为蚀刻区；
S3、在蚀刻区镀铜直至铜导体填充信号传输通孔，然后在镀设的铜层上采用电镀或者溅射的方式依次形成镍层和金层；
S4、对蚀刻区进行蚀刻以形成线路，蚀刻完成后去除遮挡，获得加工完成的陶瓷基板。
优选的，S1中，每一个信号传输通孔外周均绕有一圈信号屏蔽通孔形成信号屏蔽环带。
优选的，信号屏蔽环带为与对应的信号传输通孔同轴的圆环结构，信号屏蔽环带上的信号屏蔽通孔均匀分布，相邻两个信号屏蔽通孔之间的圆心角为22.5°到30°。
本发明还提出了一种陶瓷基板，上述的陶瓷基板制备方法制备获得，成本低廉，便于推广。
本发明提出的一种陶瓷基板，采用所述的陶瓷基板制备方法获得。
优选的，钛层厚度为0.5-5微米，钯层厚度为0.2-0.5微米；镍层厚度为1.3-8.9微米，金层厚度为0.5-2微米。
优选的，信号传输通孔的直径在75微米到150微米之间，铜层的厚度大于或等于信号传输通孔内铜导体的半径。
优选的，信号屏蔽通孔内填充的导体材料为钨导体；陶瓷基板采用氮化铝材质。
本发明还提出了一种微波器件封装外壳结构，其可替换传统微波器件的“LTCC”封装方案，在实现大幅降低封装成本、提升封装散热能力的同时，可以实现封装主动式吸氢，规避其内部砷化镓电路的氢中毒导致失效的风险。
本发明提出的一种微波器件封装外壳结构，包括金属围框和采用所述的陶瓷基板制备方法获得的陶瓷基板；金属围框与陶瓷基板连接，以罩设设置在陶瓷基板上的元件。
优选的，金属围框表层设有镍层和金层，金属围框通过锡基钎料与加工完成的陶瓷基板焊接。
本发明还提出了一种微波器件，采用上述的微波器件封装外壳结构，解决了微波器件砷化镓芯片应用的安全问题。
本发明提出的一种微波器件，采用所述的微波器件封装外壳结构。
本发明的优点在于：
（1）本发明中制备陶瓷基板时，在陶瓷基板上预留了仅附着有钛层和钯层的吸氢区，如此可通过钛与氢反应实现自主吸氢，避免氢元素腐蚀元件，尤其是砷化镓电路；钯层提供钯元素可作为催化剂加快钛层与氢元素反应的速度，提高自主吸氢效率。本发明中，避免了烘烤排氢及外贴吸氢剂的不良。
（2）本发明中，将HTCC工艺和DPC工艺结合，信号屏蔽通孔的加工方式采用HTCC工艺，直接将用于电磁屏蔽的导体材料制备在陶瓷基板上；作为信号传输导体的铜导体采用DPC工艺制备，解决了HTCC工艺产品无法制备铜结构的问题。如此，铜导体传输电信号，降低了电阻率，保证了射频信号传输效果；信号屏蔽通孔填充钨导体环绕铜导体，实现电磁屏蔽，钨导体与陶瓷基板膨胀系数相近，直接采用HTCC工艺制备在陶瓷基板上，可保证在信号屏蔽通孔间距较小的情况下，陶瓷基板不易开裂，方便高密度设置信号屏蔽通孔，保证信号屏蔽效果。
（3）本发明中，信号传输通孔外周设有一圈信号屏蔽通孔，实现了360°无死角的信号屏蔽，大大降低了信号串扰的可能。
（4）本发明中制备的陶瓷基板，钯层厚度小于钛层，便于钛层与氢反应实现自主吸氢功能；钯层附着于钛层上表面，也便于钯层发挥催化剂作用，提高吸氢效率。镍层和金层的设置，有利于避免铜层氧化，保证导电效率以及后续的焊接工艺需求。
（5）本发明提供的微波器件封装外壳结构通过陶瓷基板自带吸氢功能，降低了微波器件封装外壳结构的工艺难度，有利于提高生产效率，降低材料成本，保证微波器件使用砷化镓芯片的安全。
附图说明
图1(a)为HTCC工艺制备的信号屏蔽通孔被导体材料填充的陶瓷板材俯视图；
图1(b)为图1(a)的A-A剖视图；
图2为图1(b)所示板材打磨打孔后的剖视图；
图3(a)为溅射钛层和钯层后的陶瓷基板俯视图；
图3(b)为图3(a)的B-B剖视图；
图4为图3(b)所示陶瓷基板制备铜层、镍层和金层后的剖视图；
图5为制备完成的陶瓷基板的剖视图；
图6为陶瓷基板制备工艺流程图；
图7为一种微波器件封装外壳结构剖视示意图；
图示：1、陶瓷基板；2、吸氢区；3、信号传输通孔；4、导体材料；5、信号屏蔽通孔；6、金属围框；61、金属围框上的镍层；62、金属围框上的金层； 11、钛层；12、钯层；13、铜层；14、镍层；15、金层；30、铜导体。
具体实施方式
一种微波器件封装外壳结构
如图7所示，本实施方式提出的一种微波器件封装外壳结构，包括陶瓷基板1和金属框架。
参照图4，陶瓷基板1上设有信号传输通孔3和信号屏蔽通孔5。每一个信号传输通孔3外周均绕有一圈信号屏蔽通孔5，信号传输通孔3外周的信号屏蔽通孔5均匀分布于与信号传输通孔3同轴的同心圆上，环形分布的信号屏蔽通孔5形成被围绕的信号传输通孔3的信号屏蔽环带。
信号屏蔽通孔5内填充有作为导体材料4的钨导体，信号传输通孔3内填充有铜导体30，以保证信号屏蔽通孔5对信号传输通孔3的信号屏蔽效果。
陶瓷基板1采用氮化铝材料。信号传输通孔3采用铜导体30填充，降低了电阻率，保证了信号传输效果。信号屏蔽通孔5内填充钨导体，钨导体与陶瓷基板1膨胀系数相近，可保证在信号屏蔽通孔5间距较小的情况下，陶瓷基板1不易开裂，方便高密度设置信号屏蔽通孔5，保证信号屏蔽效果。钨的熔点高，本实施方式中可直接采用HTCC工艺制备信号屏蔽通孔5被钨导体填充的陶瓷基板1。
具体的，本实施方式中，同一信号屏蔽环带上相邻两个信号屏蔽通孔5之间的圆心角为22.5°或者30°，或者22.5°到30°之间的任意值。
陶瓷基板1划分为吸氢区和蚀刻区。吸氢区依次设有钛层11和钯层12，如此可通过钛层11自主吸氢，钯层12可催化反应，促进自主吸氢效率。具体实施时，钯层12厚度较薄，以便钛层11自主吸氢。本实施方式中，钛层11厚度为0.5-5微米，钯层12厚度为0.2-0.5微米。
蚀刻区的线路上依次设有钛层11、钯层12、铜层13、镍层14和金层15。蚀刻区的钛层11与吸氢区2的钛层11为同一钛层，即由同一工序在陶瓷基板1上制备获得，同理，蚀刻区的钯层12与吸氢区2的钯层12为同一钯层，即由同一工序在钛层11上制备获得。本实施方式中，仅在蚀刻区镀设铜层13、镍层14和金层15，避免了吸氢区被遮挡，保证了自主吸氢功能的实现。本实施方式中，镍层14厚度为1.3-8.9微米，金层15厚度为0.5-2微米。
本实施方式中，铜层13的厚度大于或等于信号传输通孔3内铜导体30的半径，信号传输通孔3的直径在75微米到150微米之间，可设置为75微米或者150微米。
金属围框6采用合金材质，具体可采用4J29合金或者4J42合金。金属围框6表层镀有镍层61和金层62，金属围框6与陶瓷基板1焊接连接形成外壳结构。具体的，金属围框6的金层62和陶瓷基板上的金层15焊接在一起，金层可焊性高，有利于保证金属围框6和陶瓷基板的焊接牢固程度。
一种陶瓷基板的制备方法
参照图6，上述的陶瓷基板的制备方法包括以下步骤：
S1、采用HTCC工艺制备信号屏蔽通孔5被钨导体填充的陶瓷板材，如图1(a)、图1(b)所示；将陶瓷板材研磨至设定厚度作为陶瓷基板1，在陶瓷基板1上打孔作为信号传输通孔3，如图2所示；信号屏蔽通孔5分布在一个或者多个圆上，位于同一个圆上的信号屏蔽通孔5记作信号屏蔽环带，每一个信号屏蔽环带的中心区域开设信号传输通孔3。本步骤中，采用激光打孔的方式开设信号传输通孔3。本步骤中采用钨作为填充信号屏蔽通孔5的导体材料4，具体实施时，导体材料4也可以选择其他适合HTCC工艺的金属材料。
S2、在陶瓷基板1上依次溅射钛层11和钯层12，钛层11厚度为0.5-5微米，钯层12厚度为0.2-0.5微米；然后遮挡预设的吸氢区，未遮挡区域作为蚀刻区。具体参照图3(a)图3(b)。
S3、在陶瓷基板1上镀铜直至铜导体30填充信号传输通孔，然后在铜层表面形成镍层，在镍层表面形成金层，如图4所示。本步骤中，由于吸氢区被遮挡，故而只有蚀刻区覆盖有铜层、镍层和金层。具体实施时，铜层采用电镀方式形成，以保证厚度；镍层和金层既可以采用电镀工艺制备，也可采用溅射的方式制备。
S4、再对蚀刻区进行蚀刻以形成线路，蚀刻完成后去除遮挡，获得加工完成的陶瓷基板1，如图5所示。本步骤中，在对蚀刻区进行蚀刻后，蚀刻区剩余的复合金属层即钛层、钯层、铜层、镍层和金层的层叠结构形成导电的线路，每一个信号传输通孔与对应的信号屏蔽环带之间蚀刻出一圈无金属区，以避免信号屏蔽通孔内填充的导体与铜导体30导通。
本实施方式中，将陶瓷基板1和金属围框6分开制备，之后只需要将表面镀有镍层和金层的金属围框6通过锡基钎料与加工完成的陶瓷基板1焊接，便可形成外壳结构。锡基钎料为金锡合金、铅锡合金、锡银铜合金中一种。金属围框6和陶瓷基板1表层均为金层，增加了可焊性，有利于保证焊接牢固。
上述S1中采用高温共烧HTCC的方式制备信号屏蔽通孔被钨导体填充的陶瓷板材，制备方法具体如下：
第一步：流延生瓷带，将瓷带切割成设定尺寸的瓷片；
第二步：在瓷片上设定的信号屏蔽通孔处打孔，形成信号屏蔽通孔；
第三步：在信号屏蔽通孔内灌注钨浆，钨浆凝固后形成金属瓷片；
第三步：将金属瓷片层叠压制成型后高温共烧，形成含有一组或者多组环形分布的钨导体的陶瓷板材。
上述S1中在各组环形分布的钨导体之间开设信号传输通孔3以设置铜导体30传输信号。如此，形成钨导体环绕铜导体30的方式实现电磁屏蔽。本实施方式中，信号屏蔽通孔5的加工方式采用HTCC工艺，避免了陶瓷开裂的风险，有利于提高信号屏蔽通孔即金属钨导体的环绕密度；铜导体30采用DPC工艺制备，解决了HTCC工艺产品无法制备铜结构的问题。
值得注意的是，S2中，在溅射钛层11和钯层12时，信号传输通孔3处于敞开状态，故而信号传输通孔3内壁上也附着有钛层11和钯层12，然后在镀铜时，信号传输通孔3被铜填充。S3中，可在信号传输通孔3被铜填充后继续镀铜，以实现设定的铜层厚度。铜层厚度具体可根据信号传输通孔3的半径设置，铜层厚度的设置根据现有标准设置，在此不做赘述。
S4中在蚀刻区进行蚀刻时，需要销蚀金层15、镍层14、铜层13、钯层12和钛层11，以便在未销蚀区域形成带宽时避免短路。
S2中通过黄光微影制程遮挡吸氢区，S4中以黄光微影制程对蚀刻区进行蚀刻以形成线路。
以上仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。

Claims (10)

1.一种陶瓷基板制备方法，其特征在于，包括以下步骤：
S1、采用HTCC工艺制备信号屏蔽通孔（5）被导体材料（4）填充的陶瓷板材，将陶瓷板材研磨至设定厚度作为陶瓷基板（1），在陶瓷基板（1）上打孔作为信号传输通孔（3）；
S2、在陶瓷基板（1）上依次溅射钛层（11）和钯层（12），钛层（11）厚度为0.5-5微米，钯层（12）厚度为0.2-0.5微米；然后遮挡预设的吸氢区，未遮挡区域为蚀刻区；
S3、在蚀刻区镀铜直至铜导体（30）填充信号传输通孔，然后在镀设的铜层上采用电镀或者溅射的方式依次形成镍层和金层；
S4、对蚀刻区进行蚀刻以形成线路，蚀刻完成后去除遮挡，获得加工完成的陶瓷基板（1）。
2.如权利要求1所述的陶瓷基板制备方法，其特征在于，S1中，每一个信号传输通孔（3）外周均绕有一圈信号屏蔽通孔（5）形成信号屏蔽环带。
3.如权利要求2所述的陶瓷基板制备方法，其特征在于，信号屏蔽环带为与对应的信号传输通孔（3）同轴的圆环结构，信号屏蔽环带上的信号屏蔽通孔（5）均匀分布，相邻两个信号屏蔽通孔之间的圆心角为22.5°到30°。
4.一种陶瓷基板，其特征在于，采用权利要求1或2或3所述的陶瓷基板制备方法获得。
5.如权利要求4所述的陶瓷基板，其特征在于，镍层（14）厚度为1.3-8.9微米，金层（15）厚度为0.5-2微米。
6.如权利要求4所述的陶瓷基板，其特征在于，信号传输通孔（3）的直径在75微米到150微米之间，铜层（13）的厚度大于或等于信号传输通孔（3）内铜导体（30）的半径。
7.如权利要求6所述的陶瓷基板，其特征在于，信号屏蔽通孔（5）内填充的导体材料（4）为钨导体；陶瓷基板（1）采用氮化铝材质。
8.一种微波器件封装外壳结构，其特征在于，包括金属围框（6）和采用权利要求1或2或3所述的陶瓷基板制备方法获得的陶瓷基板（1）；金属围框（6）与陶瓷基板（1）连接，以罩设设置在陶瓷基板（1）上的元件。
9.如权利要求8所述的微波器件封装外壳结构，其特征在于，金属围框（6）表层设有镍层和金层，金属围框（6）通过锡基钎料与加工完成的陶瓷基板（1）焊接。
10.一种微波器件，其特征在于，采用如权利要求8所述的微波器件封装外壳结构。
CN202211082049.7A 2022-09-06 2022-09-06 陶瓷基板及其制备方法、微波器件及其封装外壳结构 Active CN115172176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211082049.7A CN115172176B (zh) 2022-09-06 2022-09-06 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211082049.7A CN115172176B (zh) 2022-09-06 2022-09-06 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Publications (2)

Publication Number Publication Date
CN115172176A CN115172176A (zh) 2022-10-11
CN115172176B true CN115172176B (zh) 2023-09-22

Family

ID=83481045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211082049.7A Active CN115172176B (zh) 2022-09-06 2022-09-06 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Country Status (1)

Country Link
CN (1) CN115172176B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346952B (zh) * 2022-10-18 2023-02-10 合肥圣达电子科技实业有限公司 一种用于大功率大电流器件的封装结构及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005145722A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 酸化物セラミックの製造方法およびこれを用いたセラミック多層基板の製造方法およびパワーアンプモジュール
TW201134328A (en) * 2010-03-19 2011-10-01 Umu Technology Co Ltd Manufacturing method of ceramic copper substrate and the structure thereof
DE102014112365A1 (de) * 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
TW201737426A (zh) * 2016-01-22 2017-10-16 Toppan Printing Co Ltd 封裝用基板及其製造方法
EP3326986A1 (en) * 2016-11-28 2018-05-30 Infineon Technologies AG Process for the manufacture of a metal-ceramic substrate
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지
CN110444532A (zh) * 2019-07-17 2019-11-12 中电国基南方集团有限公司 一种htcc工艺的v波段小孔耦合型无引线表贴外壳
CN110690208A (zh) * 2019-10-08 2020-01-14 中国电子科技集团公司第二十四研究所 一种功率混合集成电路封装结构
CN112004325A (zh) * 2020-09-07 2020-11-27 中国振华集团云科电子有限公司 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN112038319A (zh) * 2020-07-27 2020-12-04 中国电子科技集团公司第十三研究所 基于htcc工艺的三维垂直互联结构及其制备方法
CN114496809A (zh) * 2022-02-10 2022-05-13 中国电子科技集团公司第四十三研究所 Htcc基板薄膜多层布线的制作方法
JP2022533048A (ja) * 2019-05-10 2022-07-21 アプライド マテリアルズ インコーポレイテッド パッケージの構成及び製造の方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005145722A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 酸化物セラミックの製造方法およびこれを用いたセラミック多層基板の製造方法およびパワーアンプモジュール
TW201134328A (en) * 2010-03-19 2011-10-01 Umu Technology Co Ltd Manufacturing method of ceramic copper substrate and the structure thereof
DE102014112365A1 (de) * 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
TW201737426A (zh) * 2016-01-22 2017-10-16 Toppan Printing Co Ltd 封裝用基板及其製造方法
EP3326986A1 (en) * 2016-11-28 2018-05-30 Infineon Technologies AG Process for the manufacture of a metal-ceramic substrate
KR20180113050A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 세라믹 기판 제조 방법, 세라믹 기판 및 반도체 패키지
JP2022533048A (ja) * 2019-05-10 2022-07-21 アプライド マテリアルズ インコーポレイテッド パッケージの構成及び製造の方法
CN110444532A (zh) * 2019-07-17 2019-11-12 中电国基南方集团有限公司 一种htcc工艺的v波段小孔耦合型无引线表贴外壳
CN110690208A (zh) * 2019-10-08 2020-01-14 中国电子科技集团公司第二十四研究所 一种功率混合集成电路封装结构
CN112038319A (zh) * 2020-07-27 2020-12-04 中国电子科技集团公司第十三研究所 基于htcc工艺的三维垂直互联结构及其制备方法
CN112004325A (zh) * 2020-09-07 2020-11-27 中国振华集团云科电子有限公司 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN114496809A (zh) * 2022-02-10 2022-05-13 中国电子科技集团公司第四十三研究所 Htcc基板薄膜多层布线的制作方法

Also Published As

Publication number Publication date
CN115172176A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
WO2021227240A1 (zh) 一种射频微系统三维封装外壳结构以及制作方法
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US8535976B2 (en) Method for fabricating chip package with die and substrate
US5286926A (en) Integrated circuit package and process for producing same
US6770822B2 (en) High frequency device packages and methods
US7268426B2 (en) High-frequency chip packages
CN115172176B (zh) 陶瓷基板及其制备方法、微波器件及其封装外壳结构
US10410960B1 (en) Parallel seam welding leadless ceramic package
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
CN113838845A (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
CN111029310A (zh) 一种气密封装器件及气密封装方法
CN111403370B (zh) 一种射频芯片sip封装中实现共形电磁隔离的结构
CN211788969U (zh) 一种陶瓷一体化封装外壳
US5376574A (en) Capped modular microwave integrated circuit and method of making same
CN114614247A (zh) 一种毫米波瓦片式相控阵天线综合网络
CN111446212A (zh) 一种陶瓷一体化封装外壳及其制作工艺
CN115346952B (zh) 一种用于大功率大电流器件的封装结构及其制备方法
CN115719875A (zh) 一种射频天线封装结构及封装结构的制备方法
CN114496969B (zh) 一种双腔体陶瓷封装外壳及其制备方法
CN114664673A (zh) 一种射频模组封装结构及方法
JP4587625B2 (ja) 配線基板とその実装構造
Yu et al. Design and Fabrication of a TR Microsystem in Ka Band with Si-Based 3D Heterogeneous Integration
CN111029311A (zh) 一种气密封装方法及气密封装器件
CN219759563U (zh) 一种多腔体结构的sip封装外壳
JP3398315B2 (ja) 高周波素子収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant