CN110690208A - 一种功率混合集成电路封装结构 - Google Patents

一种功率混合集成电路封装结构 Download PDF

Info

Publication number
CN110690208A
CN110690208A CN201910949737.0A CN201910949737A CN110690208A CN 110690208 A CN110690208 A CN 110690208A CN 201910949737 A CN201910949737 A CN 201910949737A CN 110690208 A CN110690208 A CN 110690208A
Authority
CN
China
Prior art keywords
base
substrate
power
pad
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910949737.0A
Other languages
English (en)
Inventor
郑旭
殷剑东
徐全吉
胡立雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201910949737.0A priority Critical patent/CN110690208A/zh
Publication of CN110690208A publication Critical patent/CN110690208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种功率混合集成电路封装结构，其包括：管壳，包括底座；功率芯片，设置在底座上；基板，设置在底座上，且非接触式地覆盖功率芯片；控制电路，设置在基板上。本发明通过设置在底座上且非接触式地覆盖功率芯片的基板，为控制电路提供了安装平台，实现了三维立体空间布局，有效利用电路高度空间，提高了电路封装密度，可减小电路封装结构的体积；采用HTCC工艺或LTCC工艺的一体化外壳，降低了电路重量；功率芯片采用金属衬底，降低了功率芯片的结温；采用大面积挠性PCB板代替传统的铝丝键合系统引出功率芯片的顶部电极，具有更大的芯片接触面积，降低了功率芯片互连节点的电流密度，减小了热功率循环导致互联结构疲劳损伤的可能性。

Description

一种功率混合集成电路封装结构
技术领域
本发明涉及集成电路制造封装技术领域，特别是涉及一种功率混合集成电路封装结构。
背景技术
功率混合集成电路作为混合集成电路中的一个重要类型，在对系统供电、电机驱动有着极高可靠性要求的航天电子、卫星通信、武器装备、汽车工业等领域有着广泛应用；而随着近年来半导体技术的不断提升，功率混合集成电路朝着小型化、轻量化、高功率密度等方向发展。
传统的功率混合集成电路普遍采用厚膜陶瓷基板作为载体，芯片与分立元件通过软钎焊或聚合物材料贴装在基板上，通过键合进行互联。该类电路的主要缺点有：一、采用二维平面布线，电路组装密度低；二、采用的金属管壳多采用10#钢或可伐合金，电路重量较重。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率混合集成电路封装结构，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种功率混合集成电路封装结构，包括：
管壳，包括底座；
功率芯片，设置在所述底座上；
基板，设置在所述底座上，且非接触式地覆盖所述功率芯片；
控制电路，设置在所述基板上。
可选地，所述底座具有相对设置的底座上表面与底座下表面，所述底座上表面上设有第一焊盘，所述底座下表面上设有第二焊盘，所述底座内部设有第一金属互连盲孔，所述第一金属互连盲孔用于所述第一焊盘与所述第二焊盘之间的电性连接。
可选地，所述底座上表面上设有多个所述第一焊盘，所述底座下表面上设有多个所述第二焊盘；所述功率混合集成电路封装结构包括多个所述功率芯片。
可选地，所述功率芯片设置在所述底座上表面上，所述功率芯片具有相对设置的底部电极与顶部电极，所述功率芯片的底部电极安装在一个所述第一焊盘上，所述功率芯片的顶部电极由挠性PCB板引出到另一个所述第一焊盘上。
可选地，所述基板包括桥型结构基板，所述桥型结构基板包括平面基板部和垂直支撑部；所述平面基板部具有相对设置的基板上表面与基板下表面，所述基板上表面上设有第三焊盘，所述基板下表面的一组对边方向上设有所述垂直支撑部；所述垂直支撑部具有相对设置的顶部与底部，所述垂直支撑部的顶部与所述基板下表面一体化连接，所述垂直支撑部的底部设有第四焊盘。
可选地，所述基板上表面上设有多个所述第三焊盘；所述平面基板部的内部设有多个第二金属互联盲孔，多个所述第二金属互联盲孔用于多个所述第三焊盘之间的电性连接。
可选地，所述垂直支撑部的内部设有第三金属互联盲孔，所述第三金属互联盲孔用于所述第四焊盘与一个所述第三焊盘之间的电性连接。
可选地，所述桥型结构基板设置在所述底座上表面上，所述平面基板部远离所述底座上表面且所述平面基板部非接触式地覆盖多个所述功率芯片，所述第四焊盘电性粘接在所述第一焊盘上。
可选地，所述控制电路设置在所述基板上表面上且与所述第三焊盘电性连接。
可选地，所述管壳还包括侧壁，所述侧壁一体化设置在所述底座上表面的侧边上，所述侧壁用于结构支撑及密封。
如上所述，本发明的功率混合集成电路封装结构，具有以下有益效果：
通过设置在底座上且非接触式地覆盖功率芯片的基板，为控制电路提供了安装平台，功率芯片位于底层，控制电路位于顶层，实现了三维立体空间布局，有效利用电路高度空间，提高了电路封装密度，在相同电路拓扑结构下可减小电路封装结构的体积。
附图说明
图1显示为本发明实施例中功率混合集成电路封装结构的侧视图。
图2显示为本发明实施例中管壳的仰视图。
图3显示为本发明实施例中基板的俯视图。
图4显示为本发明实施例中基板的仰视图。
零件标号说明
11 底座
12 侧壁
21、22 功率芯片
3 基板
41、42 控制电路
51、52、53、54、55、56 第一焊盘
61、62、63、64、65、66 第二焊盘
71、72、73、74、75、76 第一金属互连盲孔
81、82 挠性PCB板
91、92、93、94、95、96 第三焊盘
101、102 第四焊盘
111、112 第二金属互连盲孔
121、122 第三金属互连盲孔
具体实施方式
如前述在背景技术中所提及的，现有技术中的封装结构一般都是基于软钎焊或者聚合物材料贴装等方式进行键合，其电热和电阻性能受限，传统的功率混合集成电路普遍采用厚膜陶瓷基板作为载体，芯片与分立元件通过软钎焊或聚合物材料贴装在基板上，通过键合进行互联。该类电路的主要缺点有：一、采用二维平面布线，电路组装密度低；二、采用的金属管壳多采用10#钢或可伐合金，电路重量较重。
基于此，本发明提供一种功率混合集成电路封装结构，其包括：
管壳，管壳包括底座；
功率芯片，设置在底座上；
基板，设置在底座上，且非接触式地覆盖功率芯片；
控制电路，设置在基板上。
本发明通过设置在底座上且非接触式地覆盖功率芯片的基板，为控制电路提供了安装平台，功率芯片位于底层，控制电路位于顶层，实现了三维立体空间布局，有效利用电路高度空间，提高了电路封装密度，在相同电路拓扑结构下可减小电路封装结构的体积。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“顶部”、“底部”、“中间”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
详细地，如图1所示，本发明提供一种功率混合集成电路封装结构，其包括：
管壳，管壳包括底座11；
功率芯片21和功率芯片22，设置在底座11上；
基板3，设置在底座11上，且非接触式地覆盖功率芯片21和功率芯片22；
控制电路41和控制电路42，设置在基板3上。
更详细地，如图1所示，底座11具有相对设置的底座上表面与底座下表面，底座上表面上设有第一焊盘51、第一焊盘52、第一焊盘53、第一焊盘54、第一焊盘55、第一焊盘56，底座下表面上设有第二焊盘61、第二焊盘62、第二焊盘63、第二焊盘64、第二焊盘65、第二焊盘66，底座11内部设有第一金属互连盲孔71、第一金属互连盲孔72、第一金属互连盲孔73、第一金属互连盲孔74、第一金属互连盲孔75、第一金属互连盲孔76，第一金属互连盲孔71用于第一焊盘51与所述第二焊盘61之间的电性连接，第一金属互连盲孔72用于第一焊盘52与所述第二焊盘62之间的电性连接，第一金属互连盲孔73用于第一焊盘53与所述第二焊盘63之间的电性连接，第一金属互连盲孔74用于第一焊盘54与所述第二焊盘64之间的电性连接，第一金属互连盲孔75用于第一焊盘55与所述第二焊盘65之间的电性连接，第一金属互连盲孔76用于第一焊盘56与所述第二焊盘66之间的电性连接。
可选地，底座11采用的是HTCC(高温共烧陶瓷)或者LTCC(低温共烧陶瓷)的一体化结构，底座11主要材料为陶瓷材料，第一焊盘(51、52、53、54、55及56)为铜柱结构，第二焊盘(61、62、63、64、65及66)为铜柱结构，第一金属互连盲孔(71、72、73、74、75及76)均为铜柱结构，铜柱结构一体化烧结在陶瓷材料中，得到底座11。
进一步地，如图2所示，底座上表面上设有多个第一焊盘，底座下表面上设有多个第二焊盘，不仅限于如图1所示的六个，而是根据封装需求灵活选择设计；所述功率混合集成电路封装结构包括多个功率芯片，不仅限于如图1所示的两个，同样可根据封装需求灵活选择设计。
更详细地，功率芯片21和功率芯片22设置在底座上表面上，功率芯片21和功率芯片22具有相对设置的底部电极与顶部电极；如图1所示，功率芯片21的底部电极安装在第一焊盘52上，功率芯片21的顶部电极由挠性PCB板81引出到第一焊盘53上；功率芯片22的底部电极安装在第一焊盘54上，功率芯片22的顶部电极由挠性PCB板82引出到第一焊盘55上。
其中，功率芯片21和功率芯片22的衬底分别为铜柱结构的第一焊盘52和54，在功率芯片21和22位置采用金属衬底结构，并在金属块体基础上进行线路扇出设计，在满足外部电气互联的基础上，得到优于传统混合功率电路的热阻通道，能有效降低芯片结温；同时，本发明采用大面积挠性PCB板81和82代替传统的铝丝键合系统引出功率芯片的顶部电极，具有更大的芯片接触面积，大幅降低了功率芯片21和功率芯片22互连节点的电流密度，减小了热功率循环导致互联结构疲劳损伤的可能性。
更详细地，基板3包括桥型结构基板，如图1所示，其包括平面基板部和垂直支撑部；平面基板部具有相对设置的基板上表面与基板下表面，基板上表面上设有第三焊盘91、第三焊盘92、第三焊盘93、第三焊盘94、第三焊盘95及第三焊盘96，基板下表面的一组对边方向上设有垂直支撑部；垂直支撑部具有相对设置的顶部与底部，垂直支撑部的顶部与基板下表面一体化连接，垂直支撑部的底部设有第四焊盘101及第四焊盘102。
可选地，基板上表面上设有多个第三焊盘，不仅限于如图1所示的六个，而是根据封装需求灵活选择设计；平面基板部的内部设有多个第二金属互联盲孔，如图1所示的第二金属互联盲孔111和第二金属互联盲孔112，第二金属互联盲孔111用于第三焊盘91、第三焊盘92及第三焊盘93之间的电性连接，第二金属互联盲孔112用于第三焊盘94、第三焊盘95及第三焊盘96之间的电性连接。
更详细地，如图1所示，垂直支撑部的内部设有第三金属互联盲孔121和第三金属互联盲孔122，第三金属互联盲孔121孔用于第四焊盘101与第三焊盘91之间的电性连接，第三金属互联盲孔122孔用于第四焊盘102与第三焊盘96之间的电性连接。
可选地，基板3采用LTCC(低温共烧陶瓷)工艺制作，平面基板部的主要材料为陶瓷，在平面基板部的内部采用填充工艺埋置形成铜材质的第二金属互联盲孔111和112，在平面基板部的上表面烧结形成铜带结构的第三焊盘91、92、93、94、95及96；垂直支撑部的主要材料也是陶瓷，通过分段叠层烧结的手段将银材质烧结在陶瓷材料中，形成该垂直支撑部，该垂直支撑部的顶部与平面基板部的基板下表面一体化烧结在一起，该垂直支撑部的内部包含叠层银柱结构的第三金属互联盲孔121和122，同时，在该垂直支撑部的底部烧结形成铜带结构的第四焊盘101和102。
更详细地，基板3设置在底座上表面上，如图1所示，平面基板部远离底座上表面且平面基板部非接触式地覆盖功率芯片21和22，第四焊盘101电性粘接在第一焊盘51上，第四焊盘102电性粘接在第一焊盘56上。其中，第四焊盘与第一焊盘之间采用软铅焊料或聚合物材料进行互联粘接，以提供整体电路结构的电气连接特性和机械强度。
更详细地，控制电路设置在基板上表面上且与第三焊盘电性连接。如图1所示，控制电路(或控制芯片)41和42可粘接于基板3的上表面，采用键合互联，或粘接一块薄膜基板对芯片引脚布线进行扇出优化，并采用金丝和硅铝丝进行互联，以避免金铝键合问题，达到优化布线的目的。
如图1所示，基板3包含且不限于采用桥型结构，以保证基板3和管壳装配互联以后清洗溶液可以在底座上表面的功率芯片系统上流动，避免无法清洗和检验；同时，通过覆盖功率芯片的桥型结构的基板3，实现了3D立体封装，功率芯片位于底层，控制电路位于顶层，有效利用电路高度空间，提高了电路封装密度，在相同电路拓扑结构下可减小电路封装结构的体积。
更详细地，如图1所示，管壳还包括侧壁12，侧壁12一体化设置在底座11上表面的侧边上，侧壁12用于结构支撑及密封。其中，可伐金属材质的侧壁12通过HTCC(高温共烧陶瓷)工艺或者LTCC(低温共烧陶瓷)工艺一体化烧结在底座11上表面的侧边上。
此外，管壳采用平行缝焊工艺进行气密性封装，以保证混合电路的气密性要求。
综上所述，本发明所提供的功率混合集成电路封装结构，通过设置在底座上且非接触式地覆盖功率芯片的基板，为控制电路提供了安装平台，功率芯片位于底层，控制电路位于顶层，实现了三维立体空间布局，有效利用电路高度空间，提高了电路封装密度，在相同电路拓扑结构下可减小电路封装结构的体积；本发明采用HTCC工艺或LTCC工艺的一体化外壳代替传统金属管壳，有效降低了电路重量；功率芯片采用金属衬底，有效降低了功率芯片的结温；同时，本发明采用大面积挠性PCB板代替传统的铝丝键合系统引出功率芯片的顶部电极，具有更大的芯片接触面积，大幅降低了功率芯片互连节点的电流密度，减小了热功率循环导致互联结构疲劳损伤的可能性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种功率混合集成电路封装结构，其特征在于，包括：
管壳，包括底座；
功率芯片，设置在所述底座上；
基板，设置在所述底座上，且非接触式地覆盖所述功率芯片；
控制电路，设置在所述基板上。
2.根据权利要求1所述的功率混合集成电路封装结构，其特征在于，所述底座具有相对设置的底座上表面与底座下表面，所述底座上表面上设有第一焊盘，所述底座下表面上设有第二焊盘，所述底座内部设有第一金属互连盲孔，所述第一金属互连盲孔用于所述第一焊盘与所述第二焊盘之间的电性连接。
3.根据权利要求2所述的功率混合集成电路封装结构，其特征在于，所述底座上表面上设有多个所述第一焊盘，所述底座下表面上设有多个所述第二焊盘；所述功率混合集成电路封装结构包括多个所述功率芯片。
4.根据权利要求3所述的功率混合集成电路封装结构，其特征在于，所述功率芯片设置在所述底座上表面上，所述功率芯片具有相对设置的底部电极与顶部电极，所述功率芯片的底部电极安装在一个所述第一焊盘上，所述功率芯片的顶部电极由挠性PCB板引出到另一个所述第一焊盘上。
5.根据权利要求4所述的功率混合集成电路封装结构，其特征在于，所述基板包括桥型结构基板，所述桥型结构基板包括平面基板部和垂直支撑部；所述平面基板部具有相对设置的基板上表面与基板下表面，所述基板上表面上设有第三焊盘，所述基板下表面的一组对边方向上设有所述垂直支撑部；所述垂直支撑部具有相对设置的顶部与底部，所述垂直支撑部的顶部与所述基板下表面一体化连接，所述垂直支撑部的底部设有第四焊盘。
6.根据权利要求5所述的功率混合集成电路封装结构，其特征在于，所述基板上表面上设有多个所述第三焊盘；所述平面基板部的内部设有多个第二金属互联盲孔，多个所述第二金属互联盲孔用于多个所述第三焊盘之间的电性连接。
7.根据权利要求6所述的功率混合集成电路封装结构，其特征在于，所述垂直支撑部的内部设有第三金属互联盲孔，所述第三金属互联盲孔用于所述第四焊盘与一个所述第三焊盘之间的电性连接。
8.根据权利要求7所述的功率混合集成电路封装结构，其特征在于，所述桥型结构基板设置在所述底座上表面上，所述平面基板部远离所述底座上表面且所述平面基板部非接触式地覆盖多个所述功率芯片，所述第四焊盘电性粘接在所述第一焊盘上。
9.根据权利要求8所述的功率混合集成电路封装结构，其特征在于，所述控制电路设置在所述基板上表面上且与所述第三焊盘电性连接。
10.根据权利要求9所述的功率混合集成电路封装结构，其特征在于，所述管壳还包括侧壁，所述侧壁一体化设置在所述底座上表面的侧边上，所述侧壁用于结构支撑及密封。
CN201910949737.0A 2019-10-08 2019-10-08 一种功率混合集成电路封装结构 Pending CN110690208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910949737.0A CN110690208A (zh) 2019-10-08 2019-10-08 一种功率混合集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910949737.0A CN110690208A (zh) 2019-10-08 2019-10-08 一种功率混合集成电路封装结构

Publications (1)

Publication Number Publication Date
CN110690208A true CN110690208A (zh) 2020-01-14

Family

ID=69111527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910949737.0A Pending CN110690208A (zh) 2019-10-08 2019-10-08 一种功率混合集成电路封装结构

Country Status (1)

Country Link
CN (1) CN110690208A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172176A (zh) * 2022-09-06 2022-10-11 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026103A (zh) * 2006-02-16 2007-08-29 三星电机株式会社 具有凹腔的层叠封装件及其制造方法
CN101047172A (zh) * 2006-03-22 2007-10-03 塞米克朗电子有限及两合公司 具有连接装置的紧凑型功率半导体模块
CN101656248A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN102867817A (zh) * 2011-07-07 2013-01-09 赛米控电子股份有限公司 具有冷却装置的功率电子系统
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
US20140104776A1 (en) * 2012-10-17 2014-04-17 James E. Clayton Rigid circuit board with flexibly attached module
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块
CN108231722A (zh) * 2016-12-21 2018-06-29 贵州振华风光半导体有限公司 高密度表贴式半导体集成电路的集成方法
CN109326580A (zh) * 2018-11-20 2019-02-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种多芯片封装互联结构及多芯片封装互联方法
CN109545773A (zh) * 2018-11-21 2019-03-29 北京卫星制造厂有限公司 一种大功率芯片柔性互连模块及加工方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026103A (zh) * 2006-02-16 2007-08-29 三星电机株式会社 具有凹腔的层叠封装件及其制造方法
CN101047172A (zh) * 2006-03-22 2007-10-03 塞米克朗电子有限及两合公司 具有连接装置的紧凑型功率半导体模块
CN101656248A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN102867817A (zh) * 2011-07-07 2013-01-09 赛米控电子股份有限公司 具有冷却装置的功率电子系统
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
US20140104776A1 (en) * 2012-10-17 2014-04-17 James E. Clayton Rigid circuit board with flexibly attached module
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块
CN108231722A (zh) * 2016-12-21 2018-06-29 贵州振华风光半导体有限公司 高密度表贴式半导体集成电路的集成方法
CN109326580A (zh) * 2018-11-20 2019-02-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种多芯片封装互联结构及多芯片封装互联方法
CN109545773A (zh) * 2018-11-21 2019-03-29 北京卫星制造厂有限公司 一种大功率芯片柔性互连模块及加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172176A (zh) * 2022-09-06 2022-10-11 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构
CN115172176B (zh) * 2022-09-06 2023-09-22 合肥圣达电子科技实业有限公司 陶瓷基板及其制备方法、微波器件及其封装外壳结构

Similar Documents

Publication Publication Date Title
US11417576B2 (en) Seal for microelectronic assembly
JP6679748B2 (ja) バックサイドドリリング埋込みダイ基板
JP4750131B2 (ja) ３軸磁気センサのための単一パッケージの設計
CN100470793C (zh) 半导体器件和制造半导体器件的方法
TWI469309B (zh) 積體電路封裝系統
US6369448B1 (en) Vertically integrated flip chip semiconductor package
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
CN103378017A (zh) 高密度3d封装
JPH07169872A (ja) 半導体装置及びその製造方法
US9064718B1 (en) Pre-formed via array for integrated circuit package
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
TWI242869B (en) High density substrate for multi-chip package
JPS62130533A (ja) チツプ担体とこれを使う回路盤及びこのチツプ担体の製造方法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
US10068817B2 (en) Semiconductor package
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN112259507A (zh) 一种异质集成的系统级封装结构及封装方法
CN111312703A (zh) 三维立体混合集成电路封装结构及装配方法
CN110690208A (zh) 一种功率混合集成电路封装结构
CN211375603U (zh) 一种基于XC7Z045高性能通用信号处理SiP电路技术装置
US6111309A (en) Semiconductor device
CN213782014U (zh) 一种三维互连的系统级封装
US6057594A (en) High power dissipating tape ball grid array package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200114