CN111403370B - 一种射频芯片sip封装中实现共形电磁隔离的结构 - Google Patents
一种射频芯片sip封装中实现共形电磁隔离的结构 Download PDFInfo
- Publication number
- CN111403370B CN111403370B CN202010204262.5A CN202010204262A CN111403370B CN 111403370 B CN111403370 B CN 111403370B CN 202010204262 A CN202010204262 A CN 202010204262A CN 111403370 B CN111403370 B CN 111403370B
- Authority
- CN
- China
- Prior art keywords
- metal
- radio frequency
- bga
- frequency chip
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 96
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 271
- 229910052751 metal Inorganic materials 0.000 claims abstract description 271
- 238000002161 passivation Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000007787 solid Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000009434 installation Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000000977 initiatory effect Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000010354 integration Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000009517 secondary packaging Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及射频芯片SIP封装中实现共形电磁隔离的结构，包括封装基体、射频芯片和安装母板，封装基体上开设有安装槽，射频芯片置于安装槽内，在安装槽内覆盖金属隔离层，且将金属隔离层向安装槽外连续延伸至覆盖封装基体的整个封装面，在射频芯片和封装基体的封装面上覆盖有两层钝化介质层，在钝化介质层上开设有多个金属孔，在上层钝化介质层的多个金属孔顶端均连接有BGA金属球，在安装母板上设有与BGA金属球相植接的信号焊盘或接地焊盘，与接地焊盘植接的多个BGA金属球在安装母板的四周构成球栅阵列，球栅阵列中的相邻BGA金属球之间存在间隙，本发明采用包裹射频芯片、接地和植接BGA金属球栅等特征，共同构成了共形、有效的非实心的电磁隔离结构。
Description
技术领域
本发明涉及射频芯片封装技术领域，具体涉及一种在单个封装体内封装一只或多只射频芯片并与外部空间进行有效电磁隔离的技术方案，尤其涉及一种射频芯片SIP封装中实现共形电磁隔离的结构。
背景技术
随着半导体集成工艺技术的快速发展，越来越多的射频组件功能逐渐向芯片级一次集成下沉，通过单一射频裸芯片集成实现传统射频组件的多种电路功能，即实现射频功能片上的系统化(SOC，System On Chip)。在此基础上，通过多种裸芯片二次封装工艺，将一颗或多颗SOC裸芯片进行二次集成封装，实现诸如多芯片堆叠互联、结构支撑保护、对外高低频接口实现等功能，构成具有独立物理轮廓和高低频接口的标准化封装体，以此实现功能更全、集成密度更高的射频系统微小型和器件化应用。目前发展最为迅速并广泛应用的射频芯片二次封装工艺包括WLCSP(Wafer Level-Chip Scale Package)、Fi-WLP(Fan-inWafer Level Package)、Fo-WLP(Fan-out Wafer Level Package)及其衍生技术。针对功能层级更高的射频系统的实现，则是将多个上述封装器件在功能母板上的再次组装与集成。以上集成方案在射频，尤其是微波毫米波组件、分机及系统的实现中得到广泛应用，具有集成密度和功能密度高、轻小型化、生产制造成本低廉、装配工艺简单、规模化量产能力强等优点。
上述应用中针对射频芯片的二次封装工艺，考虑到批量生产的可行性、封装材料成本以及后续表贴应用的工艺兼容性等诸多因素，封装体本身通常选用环氧树脂、玻璃、单晶硅等材料。这对封装器件的后续应用带来一个问题：众所周知，单个封装器件中实际为一只或多只射频有源芯片，尤其是工作在微波毫米波频段的有源芯片，不可避免的会在加电工作过程中对外辐射电磁能量，而自身又可作为射频天线接收到外界的电磁信号并作出响应进而影响原有电路的正常工作。在传统射频电路和组件应用中，通常是采用地电位金属腔体(接地)对有源芯片进行约束腔式包裹，即通过接地金属结构件提供有效的内外空间电磁隔离，减少自身对外电磁信号的泄露，并阻断外部干扰信号的渗入。射频芯片的器件化应用中，封装体材料采用的是绝缘或半绝缘介质材料而非良导体，对射频信号具有一定的透波性，因此其自身无法提供有效的空间电磁隔离。
为解决上述问题，已有公开报道文献提出对每个独立封装器件引入金属隔离腔体或金属屏蔽罩单元，这样虽然能够满足电磁信号隔离屏蔽的电气要求，但会显著增加封装器件的体积，并带来制造工艺难度和成本的提升，显然不是优选方案。
要实现射频芯片SIP封装的共形电磁隔离，其技术核心在于同时满足接地良导体包裹隔离层构建、封装体内隔离层结构共形以及隔离层与封装工艺同源兼容三方面要求。第一点是从电磁信号的内外隔离功能角度提出的要求，根据经典电磁理论，隔离层良好的导电率和对地低阻，可有效阻断外部干扰电磁信号进入封装体内部影响射频芯片正常工作，同时避免射频芯片自身对外辐射电磁信号干扰整机中其它封装器件和单元。第二点是从小型化高密度集成应用角度提出的要求，射频芯片SIP器件化封装应用的主要技术优势之一即是集成密度更高，封装尺寸更小，若因为隔离措施导致结构尺寸的增加将大大降低其工程实用价值，得不偿失。第三点是从可实现性和低成本角度提出的要求，隔离结构的实现与射频芯片封装工艺兼容并在加工制造中同步实现，可大大降低电磁隔离功能的实现工艺难度和生产制造成本，有利于规模化低成本量产实现。
因此，寻找一种能实现电磁隔离电特性，同时实现上与射频芯片二次封装工艺兼容，结构上与器件物理轮廓共形而不额外增加体积的电磁隔离方法，成为射频芯片SIP器件化集成应用中亟待解决的问题。
发明内容
针对现有技术存在的上述不足，本发明提出一种射频芯片SIP封装中实现共形电磁隔离的结构，包括封装基体、射频芯片和安装母板，封装基体上开设有安装槽，射频芯片置于安装槽内，在安装槽内覆盖金属隔离层，且将金属隔离层向安装槽外连续延伸至覆盖封装基体的整个封装面，在射频芯片和封装基体的封装面上覆盖有两层钝化介质层，在钝化介质层上开设有多个金属孔，在上层钝化介质层的多个金属孔顶端均连接有BGA金属球，在安装母板上设有与BGA金属球相植接的信号焊盘或接地焊盘，与接地焊盘植接的多个BGA金属球在安装母板的四周构成球栅阵列，球栅阵列中的相邻BGA金属球之间存在间隙，本发明采用包裹射频芯片、接地和植接BGA金属球栅等特征，共同构成了共形、有效的非实心的电磁隔离结构。
本发明的目的是通过以下技术方案来实现的：
一种射频芯片SIP封装中实现共形电磁隔离的结构，包括封装基体、射频芯片和安装母板，在封装基体上开设有能容纳射频芯片的安装槽，将射频芯片安放在安装槽内，在安装槽的底面和内壁四周表面均覆盖有金属隔离层，且将金属隔离层向安装槽外连续延伸至覆盖封装基体的整个封装面，金属隔离层为导电材质，在射频芯片和封装基体的封装面上均覆盖有下钝化介质层和上钝化介质层，下钝化介质层在下并与封装基体上表面覆盖的金属隔离层接触；上钝化介质层覆盖在下钝化介质层上；在靠近封装基体四周外侧区域的下钝化介质层和上钝化介质层上，开设有同时贯穿下钝化介质层和上钝化介质层的多个第一金属孔，每个第一金属孔的下端均与覆盖在封装基体上的金属隔离层接触并电性连接，每个第一金属孔的上端均分别连接有第一BGA金属球；在靠近射频芯片的下钝化介质层上对应射频芯片高低频信号馈通焊盘的位置开设有多个第二金属孔，在远离射频芯片的上钝化介质层上开设有多个第三金属孔，多个第三金属孔开设在第一金属孔的内侧，且位于第二金属孔的外侧，在每个第三金属孔的上端均连接有第二BGA金属球，第二BGA金属球位于第一BGA金属球的内侧，多个第二金属孔的下端分别与射频芯片上的信号馈通焊盘电性连接；在上钝化介质层和下钝化介质层之间设有金属布线层，金属布线层的一端与第二金属孔的上端电性连接，金属布线层的另一端与第三金属孔的下端电性连接，即通过金属布线层电性连接第二金属孔的上端和第三金属孔的下端；在安装母板封装面的四周外侧环设有接地焊盘，在接地焊盘内侧的安装母板封装面上还设有多个信号焊盘，信号焊盘位于接地焊盘的内侧，每个第一BGA金属球均与接地焊盘植球焊接连接；每个第二BGA金属球均与对应的每个信号焊盘植球焊接连接；多个第一BGA金属球在封装基体的四周构成球栅阵列，球栅阵列中的相邻第一BGA金属球之间存在间隙。
上述射频芯片SIP封装中实现共形电磁隔离的结构，通过射频芯片上设置的馈通焊盘、第二金属孔、金属布线层、第三金属孔、第二BGA金属球以及安装母板上的信号焊盘，互相连接构成了工作回路；通过金属隔离层、第一金属孔、第一BGA金属化球以及安装母板上的接地焊盘，互相连接构成了接地回路，所述接地回路位于工作回路的外侧，接地回路将工作回路完全包围在接地回路的内侧。
作为优选方案，所述安装母板为多层印制板，第一金属孔、第二金属孔和第三金属孔均沿垂直方向开设，并对第一金属孔、第二金属孔和第三金属孔的孔内均进行金属灌注、金属填充或金属镀覆的金属化处理。
上述射频芯片SIP封装中实现共形电磁隔离的结构，所述球栅阵列中的相邻第一BGA金属球之间、相邻的第一BGA金属球与第二BGA金属球之间、相邻的第二BGA金属球之间，球心距均小于封装在安装槽内的射频芯片工作信号波长的1/8。
进一步的，第一BGA金属球和第二BGA金属球的球直径均为200至300um，相邻金属球之间的球心距为350至500um。
上述射频芯片SIP封装中实现共形电磁隔离的结构，所述接地焊盘为在安装母板封装面的四周外侧环绕一圈并呈闭合环状的接地金属层，接地金属层采用实心铜箔制作，多个第一BGA金属球构成球栅，密布在安装母板封装面四周环设的接地焊盘上，第一BGA金属球的球直径为250um，相邻第一BGA金属球之间的球心距为400um。
更进一步的，封装基体和射频芯片的外形均呈方形，安装槽的深度不小于射频芯片的高度，且安装槽能完全容纳射频芯片，当射频芯片安放在安装槽内的金属隔离层后，射频芯片的上表面与封装基体的上表面共面。
作为优选方案，金属隔离层为铜质，厚度为1～20um；下钝化介质层和上钝化介质层采用不导电的绝缘材质制作，厚度为10～50um。
上述射频芯片SIP封装中实现共形电磁隔离的结构，封装基体的制作材质包括玻璃材质、环氧树脂或单晶硅；下钝化介质层和上钝化介质层的制作材质包括聚酰亚胺绝缘材料。
进一步的，第一BGA金属球和第二BGA金属球均设置在上钝化介质层的上表面，并植球焊接在安装母板上，通过第一金属孔实现金属隔离层与第一BGA金属球的电性连接；通过第二金属孔、金属布线层和第三金属孔的连接，实现射频芯片上的高低频信号馈通焊盘与第二BGA金属球的电性连接。
更进一步的，第一金属孔、第二金属孔、第三金属孔、金属隔离层、金属布线层、第一BGA金属球和第二BGA金属球均采用铜材、金材或锡材制作。
本发明采用上述技术方案所实现的有益效果是：
本发明提出的射频芯片SIP封装中实现共形电磁隔离的结构，完全在器件封装体边界区域内实现，无额外的结构或部件，实现了封装器件的共形电磁隔离。封装器件基体内部空间电磁隔离由封装基体内部及表面的连续金属隔离层构成，安装侧面空间则由金属化球栅阵列构成的金属化栅墙实现隔离，最后与安装母板的接地金属焊盘所形成的大面积环状金属接地铜面共同构成一个完整的金属化隔离层，实现对封装对象芯片的电磁隔离。所有实现措施及构成均沿封装器件边界及向内空间实现，与封装器件的外形轮廓共形匹配，没有额外增加封装器件的物理尺寸和实现难度。
附图说明
图1是本发明提出的实施例一的截面示意图。
图2是本发明提出的实施例一的底面(BGA植球面)示意图。
图3是本发明提出的实施例二的截面示意图。
图中：1封装基体，2射频芯片，3下钝化介质层，4上钝化介质层，5金属隔离层，6金属布线层，7第一金属孔，8第二金属孔，9第三金属孔，10第二BGA金属球，11第一BGA金属球，12信号焊盘，13接地焊盘，14安装母板，15第二射频芯片。
具体实施方式
下面结合附图并通过具体实施例来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明提出的具体实施例一，参见图1至图2所示，一种射频芯片SIP封装中实现共形电磁隔离的结构，包括封装基体1、射频芯片2和安装母板14，封装基体1的制作材质包括玻璃材质、环氧树脂、单晶硅或其他绝缘材质，在本实施方式中，封装基体1优选采用玻璃材质。封装基体1和射频芯片2的外形均呈方形。
在封装基体1上开设能完全容纳射频芯片2的安装槽，安装槽与射频芯片2的外形相匹配，也呈方形。将射频芯片2设置在封装基体1上开设的方形安装槽内，安装槽的深度不小于射频芯片2的高度，以使安装槽能完全容纳射频芯片2。在本实施方式中，对基体1上开设的安装槽的内表面均进行金属化处理，具体是在安装槽的底面和槽壁四周表面均覆盖一层金属隔离层5，且将金属隔离层5向安装槽外连续延伸至覆盖完封装基体1的整个封装表面，金属隔离层5为导电材质。射频芯片2安放在安装槽内，具体是位于安装槽内的金属隔离层5上，安装槽的深度优选与射频芯片2的高度等高，从而使射频芯片2的上表面与封装基体1的上表面共面。在本实施方式中，金属隔离层5为铜质，厚度为1～20um。
在射频芯片2和封装基体1的封装面均覆盖有下钝化介质层3和上钝化介质层4，下钝化介质层3和上钝化介质层4的厚度可根据封装工艺和射频性能要求灵活选择，本实施方式优选下钝化介质层3和上钝化介质层4的厚度为10～50um。下钝化介质层3和上钝化介质层4均采用不导电的绝缘材质制作，本实施方式选用聚酰亚胺绝缘材料制作下钝化介质层3和上钝化介质层4。
下钝化介质层3和上钝化介质层4覆盖在封装基体1的整个封装面上，且下钝化介质层3在下，直接与封装基体1上表面覆盖的金属隔离层5接触；上钝化介质层4覆盖在下钝化介质层3的上表面。
在靠近封装基体1四周外侧区域的下钝化介质层3和上钝化介质层4上，开设有同时贯穿下钝化介质层3和上钝化介质层4的多个第一金属孔7，第一金属孔7具备导电特性，且多个第一金属孔7的底端均与覆盖在封装基体1封装面上的金属隔离层5接触并电性连接，在每个第一金属孔7的顶端均对应连接有第一BGA金属球11，且多个第一BGA金属球11均设置在上钝化介质层4的上表面。通过第一金属孔7实现金属隔离层5与第一BGA金属球11的电性连接。
在下钝化介质层3上还开设有多个第二金属孔8，多个第二金属孔8具体开设在下钝化介质层3对应射频芯片2上的高低频信号馈通焊盘的位置，在上钝化介质层4上还开设有多个第三金属孔9，多个第三金属孔9均开设在第一金属孔7的内侧，且位于第二金属孔8的外侧。且多个第二金属孔8的下端分别与射频芯片2上的高低频信号馈通焊盘电性连接。在下钝化介质层3和上钝化介质层4之间设置有金属布线层6，金属布线层6具有导电特性，金属布线层6的一端与第二金属孔8的上端电性连接，金属布线层6的另一端与第三金属孔9的下端电性连接，在每个第三金属孔9的顶端均对应连接有第二BGA金属球10，且多个第二BGA金属球10均设置在上钝化介质层4的上表面，且第二BGA金属球10位于第一BGA金属球11的内侧。通过第二金属孔8、金属布线层6和第三金属孔9的设置，实现射频芯片2上的高低频信号馈通焊盘与第二BGA金属球10的电性连接，从而将射频芯片2上的高低频信号馈通到指定位置。
第一金属孔7、第二金属孔8、第三金属孔9、金属隔离层5、金属布线层6、第一BGA金属球11和第二BGA金属球10均采用电阻率低的导电材料制作，如铜材、金材或锡材，以便实现低阻连通。
第一金属孔7、第二金属孔8和第三金属孔9均沿垂直方向开设。并对第一金属孔7、第二金属孔8和第三金属孔9的孔内均进行金属灌注、金属填充或金属镀覆的金属化处理，以使第一金属孔7、第二金属孔8和第三金属孔9均具备导电特性。
安装母板14为多层印制板，在安装母板14的封装面四周外侧环设有接地焊盘13，在接地焊盘13内侧的安装母板14的封装面上还固设有多个信号焊盘12，信号焊盘12位于接地焊盘13的内侧，每个第一BGA金属球11均植球焊接在接地焊盘13上，并保持第一BGA金属球11与接地焊盘13的电性连接；每个第二BGA金属球10均植球焊接在对应的每个信号焊盘12上，并保持第二BGA金属球10与每个信号焊盘12的电性连接。
多个第一BGA金属球11在封装基体1的四周构成球栅阵列，球栅阵列中的相邻第一BGA金属球11之间存在间隙。
所述球栅阵列中的相邻第一BGA金属球11之间、相邻的第一BGA金属球11与第二BGA金属球10之间、相邻的第二BGA金属球10之间，球心距均小于封装在安装槽内的射频芯片2工作信号波长的1/8。
在本实施方式中，射频芯片2所发送高低频信号的最高工作频率为30GHz，波长为10mm。第一BGA金属球11和第二BGA金属球10的球直径均为200至300um，本实施方式优选第一BGA金属球11和第二BGA金属球10的球直径均为250um。相邻的BGA金属球之间的球心距为350至500um，本实施方式优选相邻的BGA金属球之间的球心距为400um。
具体的，第一BGA金属球11与接地焊盘13的连接，以及第二BGA金属球10与信号焊盘12的连接，均采用SMT表贴工艺进行植球焊接连接。
若干个第一BGA金属球11均与接地焊盘13电性连接，在本实施方式中，所述接地焊盘13为在安装母板14的封装面四周外侧环绕一圈的接地金属层，该接地金属层采用实心铜箔制作，表面积超过安装母板14表面积的三分之一。即接地焊盘13为环设在方形安装母板14封装面四周外侧的方框形闭合铜箔，若干个第一BGA金属球11构成球栅，密布在安装母板14封装面四周环设的接地焊盘13上。在本实施方式中，第一BGA金属球11的球直径为250um，相邻第一BGA金属球11之间的球心距为400um，即布设在安装母板14四周的接地焊盘13为连续且闭合的环形实心金属箔，环设在四周的接地焊盘13上并与接地焊盘13电性连接的若干个第一BGA金属球11，其金属球与金属球之间存在间隙，即若干个第一BGA金属球11所构成的球栅内存在间隙，栅状隔离球之间的间隙区域可以作为高低频信号馈通的通道。
射频芯片2发射的高低频信号，或者外界发送的对射频芯片2干扰的高低频信号可以利用若干个第一BGA金属球11构成的接地隔离球栅之间的空隙，由RDL层扇出布局。根据射频金属化壁等效理论，在栅状结构中，接地球球心距满足小于1/8最小工作波长，即可实现良好的空间电磁信号隔离。本实施方式中，封装在安装槽内的射频芯片2在工作时，所发出的高低频工作信号的波长为10mm，工作信号的最小最波长为6mm，相邻第一BGA金属球11的间隙为400um，远小于最小工作波长为6mm的1/8，故能实现良好的空间电磁信号隔离效果。
通过射频芯片2上设置的馈通焊盘、第二金属孔8、金属布线层6、第三金属孔9、第二BGA金属球10以及安装母板14上的信号焊盘12，互相连接构成了工作回路，以传输射频芯片2的高低射频工作信号。
通过金属隔离层5、第一金属孔7、第一BGA金属化球11以及安装母板14上的接地焊盘13，互相连接构成了接地回路。且接地回路位于工作回路的外侧，接地回路将工作回路完全包围在接地回路的内侧。外界无线信号必须先穿过接地回路的包围才能对工作回路造成干扰，工作回路产生的无线射频信号也必须要先穿过接地回路的包围才能对外部器件造成干扰，即通过接地回路的设置实现了对工作回路的干扰隔离。
至此，通过构建由金属隔离层5、第一金属孔7、第一BGA金属化球11以及安装母板14上的接地焊盘13共同构成的U形金属化接地闭合边界，对封装基体1中的射频芯片2实施有效的电磁隔离。其中封装基体1内区域的电磁隔离由金属隔离层5实现，封装器件与安装母板14之间的侧面区域由第一BGA金属球11构成的球栅阵列实现，安装母板14内区域由在安装母板14表面四周设置的接地焊盘13的环状闭合结构的接地金属层实现。
需要指出的是，在封装基体1上开设的安装槽内，所放置的毫米波射频芯片，可以是如上述实施例1所示的放置一个射频芯片2，也可以是在安装槽内放置两个或超过两个的米波射频芯片，图3是本申请的提出的具体实施例二。
在图3所示的实施例二中，在封装基体1上开设能完全容纳两个射频芯片的安装槽，即在封装基体1的安装槽内并列安放有两个射频芯片，其中第二射频芯片15也为毫米波射频芯片，可以与射频芯片2的形状结构相同，或者不相同。除了在安装槽内放置两个射频芯片以外，实施例二中的其他结构均与实施例一的结构相同或相似，具体参见附图3所示。
本发明采用的电磁隔离实现方案，完全与射频芯片二次封装工艺兼容，在封装工艺线上即可同步制作和实现电磁隔离措施，有效降低了实现难度和应用成本。从整个电磁隔离层的组成可以看到，封装基体内部即芯片安装槽内及外部相邻金属隔离层、钝化介质层中金属孔，均采用封装工艺线标准光刻、沉铜/镀金工艺实现。表贴安装侧面空间的金属化栅墙，采用的是封装器件BGA接口中的部分接地金属化球实现，属于封装器件自身电路结构的一部分。安装母板中的接地金属化铜面与基板加工一体化集成实现，也属于安装母板加工工艺环节。因此本发明提出的电磁隔离方案，其实现手段与技术途径完全与射频芯片二次封装和表贴应用工艺兼容，在二次封装和安装母板加工制造中同步实现，没有增加额外的加工制造环节，显著降低了该方案的工艺实现难度和加工制造成本。
本发明构建的闭合电磁隔离层完整连续且实现了良好接地，未对高低频信号馈通产生阻碍和影响，是符合电磁隔离理论要求的标准应用，具有优良的电磁隔离效果。众所周知良好的电磁信号内外隔离，需要满足隔离层是良导体、连续包裹且接地的条件。本发明构建的隔离层全部由高导电率、低磁导率的铜/金/锡等金属材料构成，通过表贴母板的接地铜面实现整个电磁隔离层的良好接地。
本发明对连续包裹的实现是从射频理论角度来设计实现的，即闭合电磁隔离层中，封装基体内部及周围表面的金属隔离层，以及安装母板内部接地铜面是实心金属箔，但安装侧面空间由金属化球构成的栅状隔离结构是非实心连续的，根据射频金属化壁等效理论在栅状结构中接地球球心距满足小于1/8最小工作波长，即可实现良好的空间电磁信号隔离。
以上所述为本发明较佳实施例，应该注意的是上述实施例对本发明进行说明，本发明并不局限于此，并且本领域技术人员在脱离所附权利要求的范围情况下可设计出替换实施例。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种射频芯片SIP封装中实现共形电磁隔离的结构，包括封装基体、射频芯片和安装母板，其特征在于：在封装基体中开设安装槽，将射频芯片置于安装槽内，在安装槽内覆盖金属隔离层，且将金属隔离层向安装槽外连续延伸至覆盖封装基体的整个封装面，在射频芯片和封装基体的封装面上覆盖上、下钝化介质层，在靠近封装基体四周外侧的区域，开设有贯穿上、下钝化介质层的多个第一金属孔，每个第一金属孔的下端均与覆盖在封装基体上的金属隔离层电性连接，每个第一金属孔的上端均分别连接有第一BGA金属球；在靠近射频芯片的下钝化介质层上开设有多个第二金属孔，在远离射频芯片的上钝化介质层上开设有多个第三金属孔，在每个第三金属孔的上端均连接有第二BGA金属球，第二BGA金属球位于第一BGA金属球的内侧，多个第二金属孔的下端分别与射频芯片上的信号馈通焊盘电性连接；在上、下钝化介质层之间设有金属布线层，通过金属布线层电性连接第二金属孔的上端和第三金属孔的下端；在安装母板封装面的四周外侧环设有接地焊盘，在接地焊盘内侧的安装母板封装面上还设有多个信号焊盘，每个第一BGA金属球均与接地焊盘植球焊接连接；每个第二BGA金属球均与对应的每个信号焊盘植球焊接连接；多个第一BGA金属球在封装基体的四周构成球栅阵列，球栅阵列中的相邻第一BGA金属球之间存在间隙；通过射频芯片上设置的馈通焊盘、第二金属孔、金属布线层、第三金属孔、第二BGA金属球以及安装母板上的信号焊盘，互相连接构成了工作回路；通过金属隔离层、第一金属孔、第一BGA金属球以及安装母板上的接地焊盘，互相连接构成了接地回路，所述接地回路位于工作回路的外侧，接地回路将工作回路完全包围在接地回路的内侧；所述球栅阵列中的相邻第一BGA金属球之间、相邻的第一BGA金属球与第二BGA金属球之间、相邻的第二BGA金属球之间，球心距均小于封装在安装槽内的射频芯片工作信号波长的1/8；所述接地焊盘为在安装母板封装面的四周外侧环绕一圈并呈闭合环状的接地金属层，接地金属层采用实心铜箔制作，多个第一BGA金属球构成球栅，密布在安装母板封装面四周环设的接地焊盘上，第一BGA金属球和第二BGA金属球的球直径均为200至300um，相邻金属球之间的球心距为350至500um。
2.根据权利要求1所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：所述安装母板为多层印制板，第一金属孔、第二金属孔和第三金属孔均沿垂直方向开设，并对第一金属孔、第二金属孔和第三金属孔的孔内均进行金属灌注、金属填充或金属镀覆的金属化处理。
3.根据权利要求1所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：封装基体和射频芯片的外形均呈方形，安装槽的深度不小于射频芯片的高度，且安装槽能完全容纳射频芯片，当射频芯片安放在安装槽内的金属隔离层后，射频芯片的上表面与封装基体的上表面共面。
4.根据权利要求1所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：金属隔离层为铜质，厚度为1～20um；下钝化介质层和上钝化介质层采用不导电的绝缘材质制作，厚度为10～50um。
5.根据权利要求4所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：封装基体的制作材质包括玻璃材质、环氧树脂或单晶硅；下钝化介质层和上钝化介质层的制作材质包括聚酰亚胺绝缘材料。
6.根据权利要求1所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：第一BGA金属球和第二BGA金属球均设置在上钝化介质层的上表面，并植球焊接在安装母板上，通过第一金属孔实现金属隔离层与第一BGA金属球的电性连接；通过第二金属孔、金属布线层和第三金属孔的连接，实现射频芯片上的高低频信号馈通焊盘与第二BGA金属球的电性连接。
7.根据权利要求1所述的一种射频芯片SIP封装中实现共形电磁隔离的结构，其特征在于：第一金属孔、第二金属孔、第三金属孔、金属隔离层、金属布线层、第一BGA金属球和第二BGA金属球均采用铜材、金材或锡材制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010204262.5A CN111403370B (zh) | 2020-03-21 | 2020-03-21 | 一种射频芯片sip封装中实现共形电磁隔离的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010204262.5A CN111403370B (zh) | 2020-03-21 | 2020-03-21 | 一种射频芯片sip封装中实现共形电磁隔离的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111403370A CN111403370A (zh) | 2020-07-10 |
| CN111403370B true CN111403370B (zh) | 2022-02-11 |
Family
ID=71431139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010204262.5A Active CN111403370B (zh) | 2020-03-21 | 2020-03-21 | 一种射频芯片sip封装中实现共形电磁隔离的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403370B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164659A (zh) * | 2020-09-23 | 2021-01-01 | 湖北三江航天险峰电子信息有限公司 | 一种射频组件的焊接方法 |
| CN114373741B (zh) * | 2022-03-08 | 2023-07-18 | 荣耀终端有限公司 | 模组、晶粒、晶圆和晶粒的制造方法 |
| CN117131887B (zh) * | 2023-10-25 | 2024-01-09 | 中诚华隆计算机技术有限公司 | 一种低能耗的soc芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150380361A1 (en) * | 2014-06-26 | 2015-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN108366330A (zh) * | 2017-01-26 | 2018-08-03 | 日月光半导体制造股份有限公司 | 微机电封装结构 |
| CN209029359U (zh) * | 2018-11-23 | 2019-06-25 | 华进半导体封装先导技术研发中心有限公司 | 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649019B (zh) * | 2018-05-14 | 2020-12-08 | 中国科学院微电子研究所 | 扇出型封装结构 |
| CN110868793A (zh) * | 2019-11-22 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 屏蔽结构和三维集成微波电路 |
-
2020
- 2020-03-21 CN CN202010204262.5A patent/CN111403370B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150380361A1 (en) * | 2014-06-26 | 2015-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN108366330A (zh) * | 2017-01-26 | 2018-08-03 | 日月光半导体制造股份有限公司 | 微机电封装结构 |
| CN209029359U (zh) * | 2018-11-23 | 2019-06-25 | 华进半导体封装先导技术研发中心有限公司 | 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111403370A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111403370B (zh) | 一种射频芯片sip封装中实现共形电磁隔离的结构 | |
| US10276401B2 (en) | 3D shielding case and methods for forming the same | |
| TW202331987A (zh) | 射頻裝置封裝 | |
| KR100690545B1 (ko) | 반도체 장치 | |
| TWI483375B (zh) | 半導體裝置 | |
| US7514774B2 (en) | Stacked multi-chip package with EMI shielding | |
| US8872319B2 (en) | Stacked package structure including insulating layer between two stacked packages | |
| US8861221B2 (en) | Integrated circuit packaging system with a shield and method of manufacture thereof | |
| US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
| US11670607B2 (en) | Electronic package | |
| EP3151276B1 (en) | Methods to improve bga package isolation in radio frequency and millimeter wave products | |
| CN109411451A (zh) | 扇出型半导体封装件 | |
| CN113725170A (zh) | 芯片封装结构以及制作方法、电子设备 | |
| TW202207414A (zh) | 半導體元件 | |
| TWI720839B (zh) | 晶片封裝結構及其製造方法 | |
| CN113539979A (zh) | 封装结构及其制法 | |
| WO2023116305A1 (zh) | 一种封装模组、其制备方法、基站及电子设备 | |
| CN114566487A (zh) | 封装结构及其制造方法 | |
| CN113257753A (zh) | 采用芯片嵌入技术的封装天线装置 | |
| CN217009177U (zh) | 一种集成射频元器件封装结构 | |
| CN113078139A (zh) | 电子封装件及其制法 | |
| US11749624B2 (en) | Semiconductor device and method | |
| US11658374B2 (en) | Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same | |
| TWI815314B (zh) | 電子封裝件及其製法 | |
| US20230114892A1 (en) | Semiconductor package including electromagnetic shield structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240306 Address after: No. 1, 1st Floor, Building 8, No. 2 Heshun Road, High tech Zone, Chengdu City, Sichuan Province, 610000 Patentee after: Chengdu Dianke Guoxin Technology Co.,Ltd. Country or region after: China Address before: 611730 No.66 Dayu East Road, Deyuan town (Jingrong town), Pidu District, Chengdu City, Sichuan Province Patentee before: Chengdu Ruizhi Intelligent Technology Co.,Ltd. Country or region before: China |