CN111446212A - 一种陶瓷一体化封装外壳及其制作工艺 - Google Patents
一种陶瓷一体化封装外壳及其制作工艺 Download PDFInfo
- Publication number
- CN111446212A CN111446212A CN202010302088.8A CN202010302088A CN111446212A CN 111446212 A CN111446212 A CN 111446212A CN 202010302088 A CN202010302088 A CN 202010302088A CN 111446212 A CN111446212 A CN 111446212A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- ceramic substrate
- metal
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 141
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000010409 thin film Substances 0.000 claims abstract description 43
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 25
- 229910052737 gold Inorganic materials 0.000 claims abstract description 23
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 239000010931 gold Substances 0.000 claims description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 32
- 238000005219 brazing Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 23
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 12
- 229910052573 porcelain Inorganic materials 0.000 claims description 12
- 238000005476 soldering Methods 0.000 claims description 11
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000010345 tape casting Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000012797 qualification Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 150
- 238000012360 testing method Methods 0.000 description 20
- 238000003466 welding Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- 230000035939 shock Effects 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 230000005496 eutectics Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000004321 preservation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明公开了一种陶瓷一体化封装外壳及其制作工艺，其由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成，其特征在于，所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系，其中，M层、K层分别独立的选自Pt或Ni，N层为应力释放层，所述应力释放层为Au或Cu。本发明中的陶瓷一体化封装外壳密封可靠性高，气密性好，且拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口，提高了生产合格率。
Description
技术领域
本发明属于电子封装外壳领域，具体涉及一种陶瓷一体化封装外壳及其制作工艺。
背景技术
电子封装外壳指的是安装半导体集成电路芯片用的外壳，其一方面起着安放、固定、密封、保护芯片和增强导热性能的作用，另一方面其还是沟通芯片内部世界与外部电路的桥梁，具体来说，芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，电子封装外壳的封装技术都是非常关键的一环。
为了匹配射频元器件小型化、集成化、高频化的发展趋势，由厚薄膜混合多层陶瓷基板与金属围框组合形成具有一定密闭空间的一体化封装外壳应用越发广泛。厚膜陶瓷基板的特点是多层布线容易，可以在三维方向实现互联，但其缺点是微波传输损耗相对较大，线宽与线间距一般在50微米以上；而薄膜陶瓷基板的金属化平整度较高，微波传输损相对耗小，线宽与线间距可以做到20微米左右，满足高密度布线，其缺点是只能在陶瓷表层做薄膜金属化。厚薄膜混合多层陶瓷基板结合了前述两者的优势，对于内层电路使用厚膜工艺实现多层布线，对于表层电路使用薄膜电路满足高密度布线及更低的微波传输损耗，因此其在高可靠封装领域具有广泛应用。
目前行业内通用的厚薄膜混合多层陶瓷一体化封装外壳的制作工艺是采用磁控溅射法在陶瓷基板的表面由内至外依次溅射制作Ti/Pt/Au薄膜布线层或者Ti/Ni/Au薄膜布线层，接着在陶瓷基板表面薄膜金属化层上沿四周金锡或者铅锡焊接金属围框环框，形成一体化封装外壳结构，在这个薄膜体系中，薄膜Ti层为陶瓷的黏附层，薄膜Pt或Ni层为焊接阻挡层和钎料的浸润层，薄膜Au层作为防氧化层保护着Ti、Pt和Ni层。但这种工艺也存在一定的问题，如采用铅锡合金焊料进行钎焊，由于焊料的融化温度163℃，厚薄膜混合多层陶瓷一体化封装外壳后续的使用温度不能再超过163℃(以避免铅锡合金二次熔化而失效)，外壳的使用受到极大限制，无法满足上述提出的环境试验要求。而若采用更高温度的金锡共晶焊料进行钎焊(金锡共晶焊料熔点280℃)，由于金锡钎焊生成的中间相较脆，陶瓷一体化封装外壳存在焊接区开裂、密封失效风险，制得的一体化封装外壳的可靠性差，合格率低。
此外，在陶瓷薄膜布线层上金锡钎焊芯片等时，一般是采用真空焊接或者空气气氛下共晶摩擦焊，实际钎料熔化后需要快速的降温(钎焊时钎料熔点以上保温时间在1分钟以内)，工艺窗口窄，且不涉及气密封等指标。而厚薄膜混合多层陶瓷一体化封装外壳作为内部电路的机械支撑载体的同时，起着对内部电路密封保护的作用，其气密性要求必须达到要求。
发明内容
有鉴于此，本发明有必要提供一种陶瓷一体化封装外壳及其制作工艺，本发明中的陶瓷一体化封装外壳在薄膜体系中设有应力释放层，充分利用应力释放层，当焊接应力传递到应力释放层时，由于其中的材质软且容易塑性变形，可以有效的释放焊接应力，从而避免了对陶瓷和底层薄膜Ti层粘附结合的破坏，解决了现有技术中的一体化封装外壳存在的焊接去开裂、密封失效风险和密封可靠性差的技术问题。
为了实现上述目的，本发明采用以下技术方案：
一种陶瓷一体化封装外壳，其包括厚薄膜多层陶瓷基板，所述厚薄膜多层陶瓷基板由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成，所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系，其中，M层、K层分别独立的选自Pt或Ni，N层为应力释放层，所述应力释放层为Au或Cu。
进一步的，其还包括金属围框，所述金属围框设于所述厚薄膜多层陶瓷基板上，且所述金属围框与所述厚薄膜多层陶瓷基板间设有金锡焊层。
进一步的，所述金属围框的材质选自4J42、4J33、4J29定膨胀合金中的一种，所述金属围框的表面由内至外依次设有镍层和金层。
优选的，所述金属围框的表面，镍层的厚度为1.27-8.9μm，金层的厚度为0.75-5.7μm。
进一步的，所述厚膜陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
优选的，所述应力释放层为Au。
进一步的，所述金属薄膜布线层中，Ti层的膜厚在0.1-0.6μm，M层、K层的膜厚在1-3μm，N层的膜厚在0.75-3μm。
本发明的另一个目的在于提供一种前述陶瓷一体化封装外壳的制作工艺，包括以下步骤：
采用压制、流延制得生瓷，将所述生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；
采用磁控溅射法在处理后的所述厚膜陶瓷基板表面由内至外溅射制作金属薄膜布线层，在所述金属薄膜布线层上制备出需要的金属化图形，制得厚薄膜混合多层陶瓷基板；
在金属围框的表面由内至外依次镀覆镍层和金层；
在所述厚薄膜混合多层陶瓷基板的金属薄膜布线层上依次放置金锡焊片和金属围框，形成一体化封装外壳预装配体；
将所述一体化封装外壳预装配体送入钎焊炉中，在保护气氛下钎焊成一个整体。
进一步的，所述钎焊依次包括预热过程、保温过程和降温过程。
优选的，所述钎焊的具体工艺为：首先以20-30℃/min的升温速率从常温升温到250-270℃后，保温5-10min；然后再以20-30℃/min的升温速率升温到300-330℃，并保温2-10min；最后以10-20℃/min的降温速率降温，出炉即得到所述陶瓷一体化封装外壳。
与现有技术相比，本发明具有以下有益效果：
在厚膜陶瓷基板和金属围框之间采用六层薄膜体系，在薄膜体系中添加材质软易塑性变形的金属作为应力释放层，从而将焊接应力传递到应力释放层中，由于该层中的材质软易塑性变形，从而可以有效的释放焊接应力，避免了对陶瓷和底层薄膜Ti层黏附结合的破坏。从而提高了厚薄膜混合多层陶瓷一体化封装外壳批量生产中的厚膜陶瓷基板与金属围框金锡钎焊的密封可靠性，外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求，通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后气密性优于1.0×10-9Pa.m3.s-1。同时还拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口，提高了生产合格率。
附图说明
图1为本发明中一较佳实施例中的厚薄膜混合多层陶瓷一体化封装外壳的结构示意图；
图2为图1中金属薄膜布线层20的局部放大示意图；
图3为本发明中一较佳实施例中厚薄膜混合多层陶瓷一体化封装外壳制作工艺的流程框图。
图中：10-厚膜陶瓷基板，20-金属薄膜布线层，30-金锡焊层，40-金属围框，201-Ti层，202-M层，203-N层，204-K层，205-Au层。
具体实施方式
为了便于理解本发明，下面将结合具体的实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
本发明第一方面公开了一种厚薄膜混合多层陶瓷一体化封装外壳，其包括厚薄膜多层陶瓷基板，其由厚膜陶瓷基板和设于所述厚膜陶瓷基板上的金属薄膜布线层构成，所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系，其中，M层、K层分别独立的选自Pt或Ni，N层为材质软且易塑性变形的金属。
由于现有的传统的陶瓷表面Ti/Pt/Au或者Ti/Ni/Au三层薄膜与金属围框进行金锡共晶钎焊时，薄膜Au层会溶解度到金锡钎料中，作为扩散阻挡层的Ni或者Pt薄膜层会与金锡钎料中的Sn元素发生冶金反应从而形成了脆性的中间相，中间相的存在虽然保证了金属围框与陶瓷连接具有了一定的机械强度，但是脆性的中间相无法释放焊接应力，进而会影响作为黏附层的薄膜Ti层与陶瓷的结合，这样使得陶瓷与金属围框的金锡钎焊的工艺窗口相对较窄，陶瓷一体化封装外壳存在焊接区开裂、密封失效风险，密封可靠性差。
针对上述问题，本发明对厚薄膜混合多层陶瓷基板表面采用Ti/M/N/Ti/K/Au低应力的六层薄膜体系，其中，N层为材质软且易塑性变形的金属，充分利用N层中金属的塑性将N层作为应力释放层。在同等条件下，尽管将金属围框与陶瓷进行金锡钎焊连接时焊接应力依然存在，但本发明中可焊接应力传递到中间的N层时，由于材质软容易塑性变形，可以有效地释放焊接应力，避免了对陶瓷和底层薄膜Ti层粘附结合的破坏。可以理解的是，这里的应力释放层为具体可提及的实例包括选自Au或Cu。
本发明中的陶瓷一体化封装外壳提高了批量生产中的陶瓷基板与金属围框框金锡钎焊的密封可靠性，其外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求，通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后气密性优于1.0×10-9Pa.m3.s-1。同时拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口，提高了生产合格率。
进一步的，所述厚膜陶瓷基板可以是电子外壳封装领域中的常规选择，具体实例包括但不限于氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
进一步的，本发明中的陶瓷一体化封装外壳还包括金属围框，所述金属围框设于所述厚薄膜多层陶瓷基板的表面，且所述金属围框与所述厚薄膜多层陶瓷基板间设有金锡焊层。
进一步的，所述金属围框的材质选自4J42、4J33、4J29定膨胀合金中的一种，所述金属围框的表面由内至外依次设有镍层和金层。这里金属围框的材质可以为本领域中的常规选择，优选为热膨胀系数与陶瓷基板材质相接近的围框材质，从而减小金锡焊接应力，在本发明的一些具体的实施方式中，具体可选自4J42、4J33、4J29定膨胀合金中的一种。
进一步的，在所述金属围框的表面，镍层的厚度为1.27-8.9μm，金层的厚度为0.75-5.7μm。
进一步的，所述应力释放层为Au。
进一步的，所述金属薄膜布线层中，Ti层的膜厚在0.1-0.6μm，M层的膜厚在1-3μm，N层的膜厚在0.75-3μm。
本发明的另一个方面公开了如本发明第一个方面所述的厚薄膜混合多层陶瓷一体化封装外壳的制作工艺，包括以下步骤：
采用压制、流延制得生瓷，将所述生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；可以理解的是，这里压制、流延制得生瓷，以及烧结、印刷图形，对厚膜陶瓷基板表面进行研磨抛光处理属于本领域中的常规手段，根据基板的材质不同，其具体的工艺也有差别，这均属于本领域技术人员具备的常规手段，因此，这里不再具体的限定。
采用磁控溅射法在处理后的所述厚膜陶瓷基板表面由内至外溅射制作金属薄膜布线层，在所述金属薄膜布线层上制备出需要的金属化图形，制得厚薄膜混合多层陶瓷基板；可以理解的是，这里的磁控溅射、金属化图形的制备均属于本领域中的现有技术，且根据需要溅射的金属的不同可进行调整，因此，这里不再具体的限定。
在金属围框的表面由内至外依次镀覆镍层和金层；
在所述厚薄膜混合多层陶瓷基板的金属薄膜布线层上依次放置金锡焊片和金属围框，形成一体化封装外壳预装配体；
将所述一体化封装外壳预装配体送入钎焊炉中，在保护气氛下钎焊成一个整体。这里的保护气氛主要是提供钎焊过程中的无氧环境，因此，这里的保护气氛可以选自氮气、惰性气体中的一种。
进一步的，所述钎焊依次包括预热过程、保温过程和降温过程。可以理解的是，这里的预热、保温和降温的温度和时间是可以根据基板材质等进行调整的，因此，这里不做具体的限定。
优选的，在本发明的一些具体的实施方式中，所述钎焊的具体工艺为：首先以20-30℃/min的升温速率从常温升温到250-270℃后，保温5-10min；然后再以20-30℃/min的升温速率升温到300-330℃，并保温2-10min；最后以10-20℃/min的降温速率降温，出炉即得到所述陶瓷一体化封装外壳。本发明中的钎焊工艺，首先进行预热再进行保温这样的梯度升温从而保证焊料融化前外壳预装配体受热均匀，而降温时，由于应力释放层为材质软且易塑性变形的金属，为了规避焊接应力导致的失效，因此，直接从高温降温，缩短整体工艺生产时间，提高生产效率。
下面结合具体的实施例对本发明中的技术方案进行更加清楚完整的说明。
如图1中所示的，一种陶瓷一体化封装外壳，其包括厚薄膜混合多层陶瓷基板，所述厚薄膜混合多层陶瓷基板由厚膜陶瓷基板10和金属薄膜布线层20构成，金属薄膜布线层20设于厚膜陶瓷基板10的表面，本实施例中采用的是磁控溅射的方式，可以理解的是，只要能实现本发明的技术方案，本领域其他制作金属薄膜布线层20的方式也可以用于本发明中。请继续参阅图1，在金属薄膜布线层20上设有金属围框40，金属围框40和金属薄膜布线层20之间还设有金锡焊层30，从而保证陶瓷一体化封装外壳的密封可靠性和气密性。
进一步的，所述厚膜陶瓷基板10选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
进一步的，金属围框40的材质选自4J42、4J33、4J29定膨胀合金中的一种，所述金属围框的表面由内至外依次设有镍层和金层，具体的，在本实施例中，镍层的厚度为1.27-8.9μm，金层的厚度为0.75-5.7μm。
具体的，请结合图1和图2，本实施例中金属薄膜布线层20为六层薄膜体系，由内至外依次包括Ti层201、M层202、N层203、Ti层201、K层204、Au层205，其中M层202、K层204分别独立的选自Pt或Ni，而N层203则选自材质软且易塑性变形的金属，可以为Au或Cu，在本实施例中优选为Au。优选的，这里金属薄膜布线层20中，各层金属的厚度均不相同，在本发明一些具体的实施方式中，优选的，所述金属薄膜布线层20中，Ti层201的膜厚在0.1-0.6μm，M层202、K层204的膜厚在1-3μm，N层203、Au层205的膜厚在0.75-3μm。
如图3中所示的流程框图，本发明中一体化封装外壳的制作工艺主要包括三个步骤：首先制作厚膜陶瓷基板，然后在厚膜陶瓷基板上进行制作金属薄膜布线层得到厚薄膜混合多层陶瓷基板，然后将厚薄膜混合多层陶瓷基板与金属围框进行钎焊，制得厚薄膜混合多层一体化封装外壳。
下面结合具体的实施例对本发明中一体化封装外壳的制作工艺进行具体的阐述。
实施例1
S1、本实施例中采用压制、流延的方式制备氧化铝生瓷，再将氧化铝生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；
S2、将S1中的厚膜陶瓷基板清洗后，采用磁控溅射法在厚膜陶瓷基板表面制作金属薄膜布线层，由内至外依次溅射Ti/Pt/Au/Ti/Pt/Au薄膜布线层，其中Ti/Pt/Au/Ti/Pt/Au薄膜布线层中Ti层膜厚在0.3μm，Pt层膜厚为1μm，Au层膜厚为0.75μm，然后采用光刻方式在金属薄膜布线层上制备出需要的金属化图形；
S3、在金属围框表面镀覆镍金，其中，金属围框的材质为4J42定膨胀合金，镍镀层的厚度为1.27μm，金镀层的厚度为0.75μm；
S4、在金属薄膜布线层的四周依次放置预成型的金锡焊片和金属围框，形成一体化封装外壳预装配体；
S5、将一体化封装外壳预装配体送入钎焊炉中，在纯氮气气氛保护下进行钎焊成一个整体，整个钎焊过程的温度设置曲线如下：第一步，以20℃/min的升温速率从常温升温到250℃后，保温5min，确保装配好陶瓷与金属围框受热均匀；第二步，在250℃后预热之后，进一步以20℃/min的升温速率升温到300℃，并在此温度下保温2min；第三步，以10℃/min的降温速率降温，出炉即得到陶瓷一体化封装外壳。
取本实施例中的陶瓷一体化封装外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求，通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后测试其气密性，结果如表1中所示的。
表1 实施例1中陶瓷一体化封装外壳气密性测试结果
由表1中的测试结果可以看出，实施例1中的陶瓷一体化封装外壳通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后气密性均优于1.0×10- 9Pa.m3.s-1达到要求。
实施例2
S1、本实施例中采用压制、流延的方式制备氮化铝生瓷，再将氮化铝生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；
S2、将S1中的厚膜陶瓷基板清洗后，采用磁控溅射法在厚膜陶瓷基板表面制作金属薄膜布线层，由内至外依次溅射Ti/Ni/Au/Ti/Ni/Au薄膜布线层，其中Ti/Ni/Au/Ti/Ni/Au薄膜布线层中Ti层膜厚在0.3μm，Ni层膜厚为2μm，Au层膜厚为2μm，然后采用光刻方式在金属薄膜布线层上制备出需要的金属化图形；
S3、在金属围框表面镀覆镍金，其中，金属围框的材质为4J29定膨胀合金，镍镀层的厚度为2μm，金镀层的厚度为2μm；
S4、在金属薄膜布线层的四周依次放置预成型的金锡焊片和金属围框，形成一体化封装外壳预装配体；
S5、将一体化封装外壳预装配体送入钎焊炉中，在纯氮气气氛保护下进行钎焊成一个整体，整个钎焊过程的温度设置曲线如下：第一步，以25℃/min的升温速率从常温升温到260℃后，保温8min，确保装配好陶瓷与金属围框受热均匀；第二步，在260℃后预热之后，进一步以25℃/min的升温速率升温到315℃，并在此温度下保温5min；第三步，以15℃/min的降温速率降温，出炉即得到陶瓷一体化封装外壳。
取本实施例中的陶瓷一体化封装外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求，通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后测试其气密性，结果如表2中所示的。
表2 实施例2中陶瓷一体化封装外壳气密性测试结果
由表2中的测试结果可以看出，实施例2中的陶瓷一体化封装外壳通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后气密性均优于1.0×10- 9Pa.m3.s-1达到要求。
实施例3
S1、本实施例中采用压制、流延的方式制备LTCC生瓷，再将LTCC生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；
S2、将S1中的厚膜陶瓷基板清洗后，采用磁控溅射法在厚膜陶瓷基板表面制作金属薄膜布线层，由内至外依次溅射Ti/Pt/Au/Ti/Pt/Au薄膜布线层，其中Ti/Pt/Au/Ti/Pt/Au薄膜布线层中Ti层膜厚在0.6μm，Pt层膜厚为3μm，Au层膜厚为3μm，然后采用光刻方式在金属薄膜布线层上制备出需要的金属化图形；
S3、在金属围框表面镀覆镍金，其中，金属围框的材质为4J29定膨胀合金，镍镀层的厚度为2μm，金镀层的厚度为2μm；
S4、在金属薄膜布线层的四周依次放置预成型的金锡焊片和金属围框，形成一体化封装外壳预装配体；
S5、将一体化封装外壳预装配体送入钎焊炉中，在纯氮气气氛保护下进行钎焊成一个整体，整个钎焊过程的温度设置曲线如下：第一步，以30℃/min的升温速率从常温升温到270℃后，保温10min，确保装配好陶瓷与金属围框受热均匀；第二步，在270℃后预热之后，进一步以25℃/min的升温速率升温到330℃，并在此温度下保温10min；第三步，以20℃/min的降温速率降温，出炉即得到厚薄膜混合多层陶瓷一体化封装外壳。
取本实施例中的陶瓷一体化封装外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求，通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后测试其气密性，结果如表3中所示的。
表3 实施例3中陶瓷一体化封装外壳气密性测试结果
由表3中的测试结果可以看出，实施例3中的陶瓷一体化封装外壳通过-65℃～+175℃温度循环100次，-65℃～+150℃热冲击15次环境试验后气密性均优于1.0×10- 9Pa.m3.s-1达到要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种陶瓷一体化封装外壳，其包括厚薄膜多层陶瓷基板，所述厚薄膜多层陶瓷基板由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成，其特征在于，所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系，其中，M层、K层分别独立的选自Pt或Ni，N层为应力释放层，所述应力释放层为Au或Cu。
2.如权利要求1所述的陶瓷一体化封装外壳，其特征在于，其还包括金属围框，所述金属围框设于所述厚薄膜多层陶瓷基板上，且所述金属围框与所述厚薄膜多层陶瓷基板间设有金锡焊层。
3.如权利要求2所述的陶瓷一体化封装外壳，其特征在于，所述金属围框的材质选自4J42、4J33、4J29定膨胀合金中的一种，所述金属围框的表面由内至外依次设有镍层和金层。
4.如权利要求3所述的陶瓷一体化封装外壳，其特征在于，所述金属围框的表面，镍层的厚度为1.27-8.9μm，金层的厚度为0.75-5.7μm。
5.如权利要求1所述的陶瓷一体化封装外壳，其特征在于，所述厚膜陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
6.如权利要求1所述的陶瓷一体化封装外壳，其特征在于，所述应力释放层为Au。
7.如权利要求1所述的陶瓷一体化封装外壳，其特征在于，所述金属薄膜布线层中，Ti层的膜厚在0.1-0.6μm，M层、K层的膜厚在1-3μm，N层的膜厚在0.75-3μm。
8.一种如权利要求1-7任一项所述的陶瓷一体化封装外壳的制作工艺，其特征在于，包括以下步骤：
采用压制、流延制得生瓷，将所述生瓷烧结或印制图形后制备成内置无源元件的厚膜陶瓷基板，并对厚膜陶瓷基板的表面进行研磨抛光处理；
采用磁控溅射法在处理后的所述厚膜陶瓷基板表面由内至外溅射制作金属薄膜布线层，在所述金属薄膜布线层上制备出需要的金属化图形，制得厚薄膜混合多层陶瓷基板；
在金属围框的表面由内至外依次镀覆镍层和金层；
在所述厚薄膜混合多层陶瓷基板的金属薄膜布线层上依次放置金锡焊片和金属围框，形成一体化封装外壳预装配体；
将所述一体化封装外壳预装配体送入钎焊炉中，在保护气氛下钎焊成一个整体。
9.如权利要求8所述的制作工艺，其特征在于，所述钎焊依次包括预热过程、保温过程和降温过程。
10.如权利要求9所述的制作工艺，其特征在于，所述钎焊的具体工艺为：首先以20-30℃/min的升温速率从常温升温到250-270℃后，保温5-10min；然后再以20-30℃/min的升温速率升温到300-330℃，并保温2-10min；最后以10-20℃/min的降温速率降温，出炉即得到所述陶瓷一体化封装外壳。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010302088.8A CN111446212A (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳及其制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010302088.8A CN111446212A (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳及其制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111446212A true CN111446212A (zh) | 2020-07-24 |
Family
ID=71653292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010302088.8A Pending CN111446212A (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳及其制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111446212A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
| CN114823364A (zh) * | 2021-04-19 | 2022-07-29 | 江苏博睿光电股份有限公司 | 一种气密封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4746583A (en) * | 1986-11-21 | 1988-05-24 | Indium Corporation | Ceramic combined cover |
| JPH05139857A (ja) * | 1991-11-14 | 1993-06-08 | Ngk Spark Plug Co Ltd | セラミツクス基板と金属の接合体 |
| JPH06177494A (ja) * | 1992-12-04 | 1994-06-24 | Sumitomo Metal Ind Ltd | 金属薄膜積層セラミックス基板 |
| JP2000138320A (ja) * | 1998-11-02 | 2000-05-16 | Nec Corp | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
| CN106414309A (zh) * | 2014-08-11 | 2017-02-15 | 雷声公司 | 具有应力减小层的气密性密封封装 |
| CN211788969U (zh) * | 2020-04-16 | 2020-10-27 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷一体化封装外壳 |
-
2020
- 2020-04-16 CN CN202010302088.8A patent/CN111446212A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4746583A (en) * | 1986-11-21 | 1988-05-24 | Indium Corporation | Ceramic combined cover |
| JPH05139857A (ja) * | 1991-11-14 | 1993-06-08 | Ngk Spark Plug Co Ltd | セラミツクス基板と金属の接合体 |
| JPH06177494A (ja) * | 1992-12-04 | 1994-06-24 | Sumitomo Metal Ind Ltd | 金属薄膜積層セラミックス基板 |
| JP2000138320A (ja) * | 1998-11-02 | 2000-05-16 | Nec Corp | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
| CN106414309A (zh) * | 2014-08-11 | 2017-02-15 | 雷声公司 | 具有应力减小层的气密性密封封装 |
| CN211788969U (zh) * | 2020-04-16 | 2020-10-27 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷一体化封装外壳 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
| CN114823364A (zh) * | 2021-04-19 | 2022-07-29 | 江苏博睿光电股份有限公司 | 一种气密封装方法 |
| CN114823364B (zh) * | 2021-04-19 | 2023-10-13 | 江苏博睿光电股份有限公司 | 一种气密封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294968B1 (ko) | 반도체기판용다층땜납밀봉밴드및그제조방법 | |
| US6046074A (en) | Hermetic thin film metallized sealband for SCM and MCM-D modules | |
| CN211788969U (zh) | 一种陶瓷一体化封装外壳 | |
| US6262477B1 (en) | Ball grid array electronic package | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| US5731066A (en) | Electronic circuit device | |
| CN111446212A (zh) | 一种陶瓷一体化封装外壳及其制作工艺 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| CN110961741A (zh) | 一种ltcc基板钎焊方法 | |
| US6742248B2 (en) | Method of forming a soldered electrical connection | |
| CN110744163B (zh) | 一种抗热迁移微焊点结构及其制备方法 | |
| KR900003472B1 (ko) | 전자부품의 도금방법 | |
| JP3426827B2 (ja) | 半導体装置 | |
| JPH0677361A (ja) | マルチチップモジュール | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JPH09270479A (ja) | セラミック配線基板 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH0918144A (ja) | ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体 | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JPH06151618A (ja) | 半導体素子収納用パッケージ | |
| JPH08279576A (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
| JPH011268A (ja) | セラミックス回路基板 | |
| JPH0464254A (ja) | セラミック配線基板及びその製造方法 | |
| JPH04290488A (ja) | 非酸化物系セラミックス回路基板の製法および該基板を用いた電子装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |