JP2000138320A - 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 - Google Patents
半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体Info
- Publication number
- JP2000138320A JP2000138320A JP10311684A JP31168498A JP2000138320A JP 2000138320 A JP2000138320 A JP 2000138320A JP 10311684 A JP10311684 A JP 10311684A JP 31168498 A JP31168498 A JP 31168498A JP 2000138320 A JP2000138320 A JP 2000138320A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- semiconductor element
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 半導体素子を高強度で接合することが可能
で、且つ放熱が良好なメタライズを有するＡｌＮ製の半
導体素子実装基板又は放熱板及び該基板又は放熱板と半
導体素子との接合体を提供する。 【解決手段】 ＡｌＮ基板１に活性金属からなる薄膜層
２と、Ｎｉ3 Ｍｏからなる薄膜層３と、Ｃｕからなる薄
膜層４と、Ｎｉからなる薄膜層５と、Ａｕ薄膜層６とを
少なくとも有することを特徴としている。又、ＡｌＮ基
板又は放熱板と半導体との接合体は、前記メタライズ最
上層のＡｕ薄膜６の一部分に半田又はろう材により半導
体素子９が接合されていることを特徴としている。又、
本発明によるＡｌＮ製の半導体素子実装基板又は放熱板
の製造方法は、窒化アルミニウム基板へ活性金属からな
る薄膜層をスパッタリングで形成する工程と、Ｎｉ3 Ｍ
ｏ薄膜層を形成する工程と、Ｃｕめっき層を形成する工
程と、Ｃｕめっき層を研磨する工程と、Ｎｉめっき層を
形成する工程と、Ａｕめっき層を形成する工程とを含む
ことを特徴としている。
で、且つ放熱が良好なメタライズを有するＡｌＮ製の半
導体素子実装基板又は放熱板及び該基板又は放熱板と半
導体素子との接合体を提供する。 【解決手段】 ＡｌＮ基板１に活性金属からなる薄膜層
２と、Ｎｉ3 Ｍｏからなる薄膜層３と、Ｃｕからなる薄
膜層４と、Ｎｉからなる薄膜層５と、Ａｕ薄膜層６とを
少なくとも有することを特徴としている。又、ＡｌＮ基
板又は放熱板と半導体との接合体は、前記メタライズ最
上層のＡｕ薄膜６の一部分に半田又はろう材により半導
体素子９が接合されていることを特徴としている。又、
本発明によるＡｌＮ製の半導体素子実装基板又は放熱板
の製造方法は、窒化アルミニウム基板へ活性金属からな
る薄膜層をスパッタリングで形成する工程と、Ｎｉ3 Ｍ
ｏ薄膜層を形成する工程と、Ｃｕめっき層を形成する工
程と、Ｃｕめっき層を研磨する工程と、Ｎｉめっき層を
形成する工程と、Ａｕめっき層を形成する工程とを含む
ことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子実装基板
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体に係わり、特に、熱抵抗が低い窒化ア
ルミニウム（ＡｌＮ）製の半導体素子実装基板又は放熱
板とその製造方法、及び半導体素子実装基板又は放熱板
と半導体素子を高強度で接合可能にした接合体に関す
る。
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体に係わり、特に、熱抵抗が低い窒化ア
ルミニウム（ＡｌＮ）製の半導体素子実装基板又は放熱
板とその製造方法、及び半導体素子実装基板又は放熱板
と半導体素子を高強度で接合可能にした接合体に関す
る。
【０００２】
【従来の技術】窒化アルミニウム（ＡｌＮ）基板は、セ
ラミックスの実装基板に広範に用いられているアルミナ
（Ａｌ2 Ｏ3 ）基板に比べて、熱伝導率が１０〜２０倍
程度大きく、熱膨張係数も半導体素子に近いため、半導
体素子を搭載する実装基板や放熱板として優れた特性を
有している。このため、特に、低熱抵抗が要求される高
出力素子用の基板や放熱板として使用されている。しか
し、メタライズ強度が小さかったり、接合体を形成した
時に接合体界面のボイド発生等により本来の高放熱性を
生かしきれていないという問題があった。
ラミックスの実装基板に広範に用いられているアルミナ
（Ａｌ2 Ｏ3 ）基板に比べて、熱伝導率が１０〜２０倍
程度大きく、熱膨張係数も半導体素子に近いため、半導
体素子を搭載する実装基板や放熱板として優れた特性を
有している。このため、特に、低熱抵抗が要求される高
出力素子用の基板や放熱板として使用されている。しか
し、メタライズ強度が小さかったり、接合体を形成した
時に接合体界面のボイド発生等により本来の高放熱性を
生かしきれていないという問題があった。
【０００３】図６は従来のＡｌＮ基板の素子接合用メタ
ライズの一例を示す断面図である。同図に示すように、
この素子接合用メタライズは、ＡｌＮ基板１上にチタン
（Ｔｉ）からなるスパッタ膜１０、白金（Ｐｔ）からな
るスパッタ膜１１及び金（Ａｕ）からなるスパッタ膜１
２が順次に積層された構成である。このような構造の接
合用メタライズ上に半導体素子等の部品が接合されるこ
とにより接合体が構成される。
ライズの一例を示す断面図である。同図に示すように、
この素子接合用メタライズは、ＡｌＮ基板１上にチタン
（Ｔｉ）からなるスパッタ膜１０、白金（Ｐｔ）からな
るスパッタ膜１１及び金（Ａｕ）からなるスパッタ膜１
２が順次に積層された構成である。このような構造の接
合用メタライズ上に半導体素子等の部品が接合されるこ
とにより接合体が構成される。
【０００４】図７は図６の従来のメタライズに金（Ａ
ｕ）−錫（Ｓｎ）系共晶半田１３により半導体素子９が
接合された状態を示す断面図である。この構造によれ
ば、Ａｕ−Ｓｎ系共晶半田１３による半導体素子９の接
合時にメタライズが剥がれることはない。しかし、Ａｕ
−Ｓｎ中にボイドが発生して熱抵抗が上昇してしまうこ
とがあった。
ｕ）−錫（Ｓｎ）系共晶半田１３により半導体素子９が
接合された状態を示す断面図である。この構造によれ
ば、Ａｕ−Ｓｎ系共晶半田１３による半導体素子９の接
合時にメタライズが剥がれることはない。しかし、Ａｕ
−Ｓｎ中にボイドが発生して熱抵抗が上昇してしまうこ
とがあった。
【０００５】また、図８に従来の他の接合体断面図を示
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に形成された厚膜タングステン（Ｗ）メタライズ１４上
に、ニッケル（Ｎｉ）めっき膜層１５及びＡｕめっき膜
層１６を形成した後、Ａｕ−Ｓｎ系共晶半田１３により
半導体素子９が接合されたものである。この構造によれ
ば、メタライズ形成時及びＡｕ−Ｓｎ系共晶半田による
半導体素子接合時にメタライズが剥がれることはない。
しかし、基板の反りが大きくなってしまうという問題及
びメタライズ表面の凹凸が大きいという問題があり、こ
の凹凸に起因する半田中のボイド発生により、熱抵抗も
大きくなっていた。
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に形成された厚膜タングステン（Ｗ）メタライズ１４上
に、ニッケル（Ｎｉ）めっき膜層１５及びＡｕめっき膜
層１６を形成した後、Ａｕ−Ｓｎ系共晶半田１３により
半導体素子９が接合されたものである。この構造によれ
ば、メタライズ形成時及びＡｕ−Ｓｎ系共晶半田による
半導体素子接合時にメタライズが剥がれることはない。
しかし、基板の反りが大きくなってしまうという問題及
びメタライズ表面の凹凸が大きいという問題があり、こ
の凹凸に起因する半田中のボイド発生により、熱抵抗も
大きくなっていた。
【０００６】更に、図９は従来の他の接合体断面図を示
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に銅（Ｃｕ）箔が直接接合されたメタライズ（ダイレク
トボンディングカッパー：ＤＢＣ）１７上に、Ｎｉめっ
き膜層１５およびＡｕめっき膜層１６を形成した後、Ａ
ｕ−Ｓｎ系共晶半田１３により半導体素子９が接合され
たものである。この構造によれば、Ｃｕメタライズは熱
伝導率が大きく厚みも大きいため、半導体素子で発生し
た熱をＣｕメタライズ内で広げることができる。しか
し、メタライズ形成時に発生する基板の反りが大きいと
いう問題があり、半導体素子接合時にさらに反りが増大
したり、メタライズ剥がれが生じてしまう問題があっ
た。
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に銅（Ｃｕ）箔が直接接合されたメタライズ（ダイレク
トボンディングカッパー：ＤＢＣ）１７上に、Ｎｉめっ
き膜層１５およびＡｕめっき膜層１６を形成した後、Ａ
ｕ−Ｓｎ系共晶半田１３により半導体素子９が接合され
たものである。この構造によれば、Ｃｕメタライズは熱
伝導率が大きく厚みも大きいため、半導体素子で発生し
た熱をＣｕメタライズ内で広げることができる。しか
し、メタライズ形成時に発生する基板の反りが大きいと
いう問題があり、半導体素子接合時にさらに反りが増大
したり、メタライズ剥がれが生じてしまう問題があっ
た。
【０００７】また、特開平４−５１５８５号公報にはＡ
ｌＮ基板の表面に、チタン（Ｔｉ）、クロム（Ｃｒ）、
銀（Ａｇ）、ニオブ（Ｎｂ）から選択される何れか少な
くとも一種の金属によって形成される第１層と、前記第
１層上に、タングステン（Ｗ）、モリブデン（Ｍｏ）か
ら選択される何れか少なくとも一種の金属によって形成
される第２層と、前記第２層上に、Ｎｉ、Ａｕ、Ｃｕか
ら選択される何れか少なくとも一種の金属によって形成
される第３層とが順次積層形成されてなる導体回路を備
えているＡｌＮ配線基板が報告されている。メタライズ
の構造の例を図１０に示すが、Ｍｏ薄膜層により各層間
の拡散防止を図り、又、Ｎｉ薄膜層で導電性を向上する
と共にろう材との濡れ性を向上させている。
ｌＮ基板の表面に、チタン（Ｔｉ）、クロム（Ｃｒ）、
銀（Ａｇ）、ニオブ（Ｎｂ）から選択される何れか少な
くとも一種の金属によって形成される第１層と、前記第
１層上に、タングステン（Ｗ）、モリブデン（Ｍｏ）か
ら選択される何れか少なくとも一種の金属によって形成
される第２層と、前記第２層上に、Ｎｉ、Ａｕ、Ｃｕか
ら選択される何れか少なくとも一種の金属によって形成
される第３層とが順次積層形成されてなる導体回路を備
えているＡｌＮ配線基板が報告されている。メタライズ
の構造の例を図１０に示すが、Ｍｏ薄膜層により各層間
の拡散防止を図り、又、Ｎｉ薄膜層で導電性を向上する
と共にろう材との濡れ性を向上させている。
【０００８】また、特開平４−５１５８６号公報には前
記特開平４−５１５８５号公報の第２層上に、Ｃｕ、Ａ
ｇ、アルミニウム（Ａｌ）から選択される何れか少なく
とも一種の金属によって形成された第３層と、前記第３
層上に、前記第２層と同種の金属によって形成された第
４層と、前記第４層上に、Ｎｉ、Ａｕ、Ｃｕから選択さ
れる何れか少なくとも一種の金属によって形成された第
５層とが順次積層形成されてなる導体回路を備えている
ＡｌＮ配線基板が報告されている。メタライズの構造の
例を図１１に示すが、第２層と第４層のＭｏ薄膜による
各層間の拡散防止効果を得ると同時に第３層のＣｕ薄膜
と第５層のＮｉ薄膜により導電性確保している。
記特開平４−５１５８５号公報の第２層上に、Ｃｕ、Ａ
ｇ、アルミニウム（Ａｌ）から選択される何れか少なく
とも一種の金属によって形成された第３層と、前記第３
層上に、前記第２層と同種の金属によって形成された第
４層と、前記第４層上に、Ｎｉ、Ａｕ、Ｃｕから選択さ
れる何れか少なくとも一種の金属によって形成された第
５層とが順次積層形成されてなる導体回路を備えている
ＡｌＮ配線基板が報告されている。メタライズの構造の
例を図１１に示すが、第２層と第４層のＭｏ薄膜による
各層間の拡散防止効果を得ると同時に第３層のＣｕ薄膜
と第５層のＮｉ薄膜により導電性確保している。
【０００９】また、特許第２５４４３９８号公報にはＡ
ｌＮセラミックスの所定の表面にＴｉ薄膜層を形成し、
その上にＷ、ＭｏあるいはＮｉの金属層を形成し、非酸
化性雰囲気中で８００℃未満の温度で低温加熱し、該薄
膜層と金属層とをエッチングにより選択的に除去してパ
ターニングを行った後、非酸化性雰囲気中において８５
０〜１０００℃の熱処理をして、該Ｔｉ薄膜層とＡｌＮ
セラミックスとの間に反応層を生成させるＡｌＮセラミ
ックスのメタライズ方法が報告されている。メタライズ
構成は、図１０に示したものと同一であるが、熱処理に
よりＡｌＮとメタライズの密着を強固にしている。
ｌＮセラミックスの所定の表面にＴｉ薄膜層を形成し、
その上にＷ、ＭｏあるいはＮｉの金属層を形成し、非酸
化性雰囲気中で８００℃未満の温度で低温加熱し、該薄
膜層と金属層とをエッチングにより選択的に除去してパ
ターニングを行った後、非酸化性雰囲気中において８５
０〜１０００℃の熱処理をして、該Ｔｉ薄膜層とＡｌＮ
セラミックスとの間に反応層を生成させるＡｌＮセラミ
ックスのメタライズ方法が報告されている。メタライズ
構成は、図１０に示したものと同一であるが、熱処理に
よりＡｌＮとメタライズの密着を強固にしている。
【００１０】また、特許第２５７１０２６号公報にはＮ
ｉ3 Ｍｏ薄膜層を用いたガラスセラミック（ＧＣ）基板
用素子接合パッド及び接合体について報告されている。
メタライズの構造の例を図１２に示すが、Ｎｉ3 Ｍｏ薄
膜層の存在により素子接合時の応力を緩和する効果を得
ている。しかるに、上記図１０のメタライズ構造では、
Ｍｏの弾性率が大きいため、半導体素子等を接合する際
に発生するろう材の応力を基板へ伝達し易くなってしま
うという問題があり、素子接合時にメタライズ剥がれを
起こすことがあった。さらに、スパッタ等の薄膜工程で
Ｍｏを形成する場合、厚みが限定されてしまうためメタ
ライズ面内での熱の広がりが少なく、また、Ｍｏは比較
的熱伝導率が小さいという問題もあり、そのため、素子
接合した基板は、低い熱抵抗を得ることができなかっ
た。
ｉ3 Ｍｏ薄膜層を用いたガラスセラミック（ＧＣ）基板
用素子接合パッド及び接合体について報告されている。
メタライズの構造の例を図１２に示すが、Ｎｉ3 Ｍｏ薄
膜層の存在により素子接合時の応力を緩和する効果を得
ている。しかるに、上記図１０のメタライズ構造では、
Ｍｏの弾性率が大きいため、半導体素子等を接合する際
に発生するろう材の応力を基板へ伝達し易くなってしま
うという問題があり、素子接合時にメタライズ剥がれを
起こすことがあった。さらに、スパッタ等の薄膜工程で
Ｍｏを形成する場合、厚みが限定されてしまうためメタ
ライズ面内での熱の広がりが少なく、また、Ｍｏは比較
的熱伝導率が小さいという問題もあり、そのため、素子
接合した基板は、低い熱抵抗を得ることができなかっ
た。
【００１１】また、図１１のメタライズ構造では、導電
性を確保するために形成している第３層と第５層の効果
によりメタライズ面内での熱伝導は良好になる。ただ
し、このメタライズ構造では熱膨張係数の大きい金属を
第３層と第５層に用いているため、残留応力が大きくメ
タライズ剥がれを生じやすいという欠点があった。一
方、図１２のＧＣ用メタライズでは、Ｎｉ3 Ｍｏ薄膜層
によりＡｕ−Ｃｕ系ろう材を介しての素子接合時の応力
を緩和する効果を得ているが、図１０の構造と同様にメ
タライズ面内での熱の伝導が十分ではなかった。また、
図１０、１１、１２いずれのメタライズ構造においても
半導体素子の接合に好適に用いられるＡｕ−Ｓｎ系半田
との濡れ性が悪いという問題があった。
性を確保するために形成している第３層と第５層の効果
によりメタライズ面内での熱伝導は良好になる。ただ
し、このメタライズ構造では熱膨張係数の大きい金属を
第３層と第５層に用いているため、残留応力が大きくメ
タライズ剥がれを生じやすいという欠点があった。一
方、図１２のＧＣ用メタライズでは、Ｎｉ3 Ｍｏ薄膜層
によりＡｕ−Ｃｕ系ろう材を介しての素子接合時の応力
を緩和する効果を得ているが、図１０の構造と同様にメ
タライズ面内での熱の伝導が十分ではなかった。また、
図１０、１１、１２いずれのメタライズ構造においても
半導体素子の接合に好適に用いられるＡｕ−Ｓｎ系半田
との濡れ性が悪いという問題があった。
【００１２】また、従来のいずれのメタライズにおいて
もＡｕ−Ｓｎ系半田で半導体素子を接合した場合、基板
の表面粗さに起因してＡｕ−Ｓｎ中に発生したボイドの
ため、接合体の熱抵抗が上昇してしまう問題があった。
このように、上記した各従来の接合メタライズ構造及び
接合体では、ＡｌＮ基板と半導体素子の高強度な接合を
得ることが出来ず、又、熱抵抗が低い接合体を得ること
ができないという欠点があった。
もＡｕ−Ｓｎ系半田で半導体素子を接合した場合、基板
の表面粗さに起因してＡｕ−Ｓｎ中に発生したボイドの
ため、接合体の熱抵抗が上昇してしまう問題があった。
このように、上記した各従来の接合メタライズ構造及び
接合体では、ＡｌＮ基板と半導体素子の高強度な接合を
得ることが出来ず、又、熱抵抗が低い接合体を得ること
ができないという欠点があった。
【００１３】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、半導体素子を高強
度で接合することが可能で、しかも、放熱が良好なメタ
ライズを有するＡｌＮ製の半導体素子実装基板又は放熱
板とその製造方法及び該基板又は放熱板と半導体素子と
の接合体を提供するものである。
した従来技術の欠点を改良し、特に、半導体素子を高強
度で接合することが可能で、しかも、放熱が良好なメタ
ライズを有するＡｌＮ製の半導体素子実装基板又は放熱
板とその製造方法及び該基板又は放熱板と半導体素子と
の接合体を提供するものである。
【００１４】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体素子実装基板又は放熱板の第１態様は、窒化アルミ
ニウム基板と、この基板上に形成される活性金属からな
る第１の薄膜層と、前記第１の薄膜層上に形成されたＮ
ｉ3 Ｍｏからなる第２の薄膜層と、前記第２の薄膜層上
に形成されたＣｕからなる第３の薄膜層と、前記第３の
薄膜層上に形成されたＮｉからなる第４の薄膜層と、前
記第４の薄膜層上に形成されたＡｕ薄膜層とを少なくと
も有することを特徴とするものであり、又、第２態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていることを特徴とするものであり、
又、第３態様は、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層と
の間にＮｉ薄膜層が形成されていることを特徴とするも
のであり、又、第４態様は、前記第１の薄膜層とＮｉ3
Ｍｏ薄膜層との間にＭｏ薄膜層が形成されていて、且
つ、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄
膜層が形成されていることを特徴とするものであり、
又、第５態様は、前記活性金属はＴｉ、Ｃｒ及びＺｒの
うちの少なくとも一つの元素であることを特徴とするも
のである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体素子実装基板又は放熱板の第１態様は、窒化アルミ
ニウム基板と、この基板上に形成される活性金属からな
る第１の薄膜層と、前記第１の薄膜層上に形成されたＮ
ｉ3 Ｍｏからなる第２の薄膜層と、前記第２の薄膜層上
に形成されたＣｕからなる第３の薄膜層と、前記第３の
薄膜層上に形成されたＮｉからなる第４の薄膜層と、前
記第４の薄膜層上に形成されたＡｕ薄膜層とを少なくと
も有することを特徴とするものであり、又、第２態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていることを特徴とするものであり、
又、第３態様は、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層と
の間にＮｉ薄膜層が形成されていることを特徴とするも
のであり、又、第４態様は、前記第１の薄膜層とＮｉ3
Ｍｏ薄膜層との間にＭｏ薄膜層が形成されていて、且
つ、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄
膜層が形成されていることを特徴とするものであり、
又、第５態様は、前記活性金属はＴｉ、Ｃｒ及びＺｒの
うちの少なくとも一つの元素であることを特徴とするも
のである。
【００１５】又、本発明に係わる基板又は放熱板と半導
体素子との接合体の第１態様は、窒化アルミニウム基板
と、この基板上に形成される活性金属からなる第１の薄
膜層と、前記第１の薄膜層上に形成されたＮｉ3 Ｍｏか
らなる第２の薄膜層と、前記第２の薄膜層上に形成され
たＣｕからなる第３の薄膜層と、前記第３の薄膜層上に
形成されたＮｉからなる第４の薄膜層と、前記第４の薄
膜層上に形成されたＡｕ薄膜層とを少なくとも有する半
導体素子実装基板又は放熱板の前記Ａｕ薄膜層上に半田
又はろう材で半導体素子を接合せしめたことを特徴とす
るものであり、又、第２態様は、前記第１の薄膜層とＮ
ｉ3 Ｍｏ薄膜層との間にＭｏ薄膜層が形成されているこ
とを特徴とするものであり、又、第３態様は、前記Ｎｉ
3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成さ
れていることを特徴とするものであり、又、第４態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていて、且つ、前記Ｎｉ3 Ｍｏ薄膜層
とＣｕ薄膜層との間にＮｉ薄膜層が形成されていること
を特徴とするものであり、又、第５態様は、前記活性金
属はＴｉ、Ｃｒ及びＺｒのうちの少なくとも一つの元素
であることを特徴とするものである。
体素子との接合体の第１態様は、窒化アルミニウム基板
と、この基板上に形成される活性金属からなる第１の薄
膜層と、前記第１の薄膜層上に形成されたＮｉ3 Ｍｏか
らなる第２の薄膜層と、前記第２の薄膜層上に形成され
たＣｕからなる第３の薄膜層と、前記第３の薄膜層上に
形成されたＮｉからなる第４の薄膜層と、前記第４の薄
膜層上に形成されたＡｕ薄膜層とを少なくとも有する半
導体素子実装基板又は放熱板の前記Ａｕ薄膜層上に半田
又はろう材で半導体素子を接合せしめたことを特徴とす
るものであり、又、第２態様は、前記第１の薄膜層とＮ
ｉ3 Ｍｏ薄膜層との間にＭｏ薄膜層が形成されているこ
とを特徴とするものであり、又、第３態様は、前記Ｎｉ
3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成さ
れていることを特徴とするものであり、又、第４態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていて、且つ、前記Ｎｉ3 Ｍｏ薄膜層
とＣｕ薄膜層との間にＮｉ薄膜層が形成されていること
を特徴とするものであり、又、第５態様は、前記活性金
属はＴｉ、Ｃｒ及びＺｒのうちの少なくとも一つの元素
であることを特徴とするものである。
【００１６】又、本発明に係わる半導体素子実装基板又
は放熱板の製造方法の態様は、窒化アルミニウム基板上
に活性金属からなる薄膜層をスパッタリングで形成する
工程と、前記活性金属からなる薄膜層上にＮｉ3 Ｍｏ薄
膜層を形成する工程と、前記Ｎｉ3 Ｍｏ薄膜層上にＣｕ
めっき層を形成する工程と、前記Ｃｕめっき層を研磨す
る工程と、前記Ｃｕめっき層上にＮｉめっき層を形成す
る工程と、前記Ｎｉめっき層上にＡｕめっき層を形成す
る工程とを含むことを特徴とするものである。
は放熱板の製造方法の態様は、窒化アルミニウム基板上
に活性金属からなる薄膜層をスパッタリングで形成する
工程と、前記活性金属からなる薄膜層上にＮｉ3 Ｍｏ薄
膜層を形成する工程と、前記Ｎｉ3 Ｍｏ薄膜層上にＣｕ
めっき層を形成する工程と、前記Ｃｕめっき層を研磨す
る工程と、前記Ｃｕめっき層上にＮｉめっき層を形成す
る工程と、前記Ｎｉめっき層上にＡｕめっき層を形成す
る工程とを含むことを特徴とするものである。
【００１７】このように構成した半導体素子実装基板又
は放熱板とその製造方法及び該基板又は放熱板と半導体
素子との接合体において、活性金属薄膜層はＡｌＮと金
属とを密着させるために必要であり、Ｃｕは高熱伝導率
を有するため熱をメタライズ全面に拡げる働きを有す
る。又、従来のものでは、ＡｌＮとＣｕの熱膨張率の差
からＣｕ薄膜形成時或いはメタライズへの部品接合時の
大きな残留応力によりメタライズ剥がれが生じていた。
しかし、本発明のＮｉ3 Ｍｏはこの応力を緩和する働き
を有している。また、Ｎｉ薄膜層は半田やろう材に対し
てのバリアメタルとして作用し、表層のＡｕ薄膜層には
Ｎｉ薄膜層の酸化防止及び半田やろう材との濡れ性を向
上させる作用を有している。
は放熱板とその製造方法及び該基板又は放熱板と半導体
素子との接合体において、活性金属薄膜層はＡｌＮと金
属とを密着させるために必要であり、Ｃｕは高熱伝導率
を有するため熱をメタライズ全面に拡げる働きを有す
る。又、従来のものでは、ＡｌＮとＣｕの熱膨張率の差
からＣｕ薄膜形成時或いはメタライズへの部品接合時の
大きな残留応力によりメタライズ剥がれが生じていた。
しかし、本発明のＮｉ3 Ｍｏはこの応力を緩和する働き
を有している。また、Ｎｉ薄膜層は半田やろう材に対し
てのバリアメタルとして作用し、表層のＡｕ薄膜層には
Ｎｉ薄膜層の酸化防止及び半田やろう材との濡れ性を向
上させる作用を有している。
【００１８】また、特に、Ｃｕ薄膜層をめっきで形成
し、該Ｃｕめっき層を研磨することにより、メタライズ
の平坦性を向上させることが可能となり、基板の凹凸を
そのまま反映するメタライズの凹凸が原因で発生する接
合体の半田やろう材中のボイドを防ぐことができるよう
になる。このボイド発生を抑制することにより、半導体
チップから基板への熱伝導効率が上昇し、半導体チップ
の放熱を良好にすることが可能になる。
し、該Ｃｕめっき層を研磨することにより、メタライズ
の平坦性を向上させることが可能となり、基板の凹凸を
そのまま反映するメタライズの凹凸が原因で発生する接
合体の半田やろう材中のボイドを防ぐことができるよう
になる。このボイド発生を抑制することにより、半導体
チップから基板への熱伝導効率が上昇し、半導体チップ
の放熱を良好にすることが可能になる。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面および表を参照して詳細に説明する。図１に本発
明の半導体素子実装基板又は半導体素子用放熱板の構造
を説明する断面図を示す。窒化アルミニウム基板上１に
形成した活性金属からなる第１の薄膜層２と、該第１の
薄膜層２上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層３と、該第２の薄膜層３上に形成されたＣｕからなる
第３の薄膜層４と、該第３の薄膜層４上に形成されたＮ
ｉからなる第４の薄膜層５と、該第４の薄膜層５上に形
成された最上層のＡｕ薄膜層６とを少なくとも有するこ
とを特徴としている。
て図面および表を参照して詳細に説明する。図１に本発
明の半導体素子実装基板又は半導体素子用放熱板の構造
を説明する断面図を示す。窒化アルミニウム基板上１に
形成した活性金属からなる第１の薄膜層２と、該第１の
薄膜層２上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層３と、該第２の薄膜層３上に形成されたＣｕからなる
第３の薄膜層４と、該第３の薄膜層４上に形成されたＮ
ｉからなる第４の薄膜層５と、該第４の薄膜層５上に形
成された最上層のＡｕ薄膜層６とを少なくとも有するこ
とを特徴としている。
【００２０】図２〜図４は、本発明の半導体素子実装基
板又は半導体素子用放熱板の他の構造を説明する図であ
る。図２の構造は、図１の半導体素子実装基板又は半導
体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層３
との間にＭｏ薄膜層７を有することを特徴としている。
板又は半導体素子用放熱板の他の構造を説明する図であ
る。図２の構造は、図１の半導体素子実装基板又は半導
体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層３
との間にＭｏ薄膜層７を有することを特徴としている。
【００２１】図３の構造は、図１の半導体素子実装基板
又は半導体素子放熱板のＮｉ3 Ｍｏ薄膜層３とＣｕ薄膜
層４との間にＮｉ薄膜層５１を有することを特徴として
いる。図４の構造は、図１の半導体素子実装基板又は半
導体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層
３との間にＭｏ薄膜層７を有しており、且つ、Ｎｉ3Ｍ
ｏ薄膜層３とＣｕ薄膜層４との間にＮｉ薄膜層５１を有
することを特徴としている。
又は半導体素子放熱板のＮｉ3 Ｍｏ薄膜層３とＣｕ薄膜
層４との間にＮｉ薄膜層５１を有することを特徴として
いる。図４の構造は、図１の半導体素子実装基板又は半
導体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層
３との間にＭｏ薄膜層７を有しており、且つ、Ｎｉ3Ｍ
ｏ薄膜層３とＣｕ薄膜層４との間にＮｉ薄膜層５１を有
することを特徴としている。
【００２２】図１〜図４の各構造において、活性金属か
らなる薄膜層２としては、Ｔｉ、Ｃｒ、Ｚｒ等のスパッ
タ膜が好適であるが、これらに限定はされない。Ｎｉ3
Ｍｏからなる薄膜層３はＭｏおよびＮｉスパッタ膜のア
ニールあるいはＭｏスパッタ膜およびＮｉめっき膜のア
ニールが好適であるが、これらに限定はされない。Ｃｕ
薄膜層４は、めっき膜又はスパッタ膜上のめっき膜が好
適であるが、これらに限定はされない。Ｎｉ薄膜層５、
５１は、めっき膜が好適であるが、これに限定はされな
い。Ａｕ薄膜層６は、めっき膜が好適であるが、これに
限定はされない。めっき膜を用いる場合、いずれの薄膜
も電解めっき、無電解めっきのいずれでも良い。また、
各薄膜層の厚みは、Ｔｉは０．０１〜０．１μｍ、Ｍｏ
は０．０１〜２μｍ、Ｎｉ3 Ｍｏは０．０１〜２μｍ、
Ｃｕは１０〜３０μｍ、Ｎｉは０．０１〜５μｍ、Ａｕ
は０．０１〜２μｍ、がそれぞれ好適であるが、これら
に限定はされない。
らなる薄膜層２としては、Ｔｉ、Ｃｒ、Ｚｒ等のスパッ
タ膜が好適であるが、これらに限定はされない。Ｎｉ3
Ｍｏからなる薄膜層３はＭｏおよびＮｉスパッタ膜のア
ニールあるいはＭｏスパッタ膜およびＮｉめっき膜のア
ニールが好適であるが、これらに限定はされない。Ｃｕ
薄膜層４は、めっき膜又はスパッタ膜上のめっき膜が好
適であるが、これらに限定はされない。Ｎｉ薄膜層５、
５１は、めっき膜が好適であるが、これに限定はされな
い。Ａｕ薄膜層６は、めっき膜が好適であるが、これに
限定はされない。めっき膜を用いる場合、いずれの薄膜
も電解めっき、無電解めっきのいずれでも良い。また、
各薄膜層の厚みは、Ｔｉは０．０１〜０．１μｍ、Ｍｏ
は０．０１〜２μｍ、Ｎｉ3 Ｍｏは０．０１〜２μｍ、
Ｃｕは１０〜３０μｍ、Ｎｉは０．０１〜５μｍ、Ａｕ
は０．０１〜２μｍ、がそれぞれ好適であるが、これら
に限定はされない。
【００２３】また、図１〜図４の各構造の製造工程にお
いて、Ｃｕ薄膜層４をめっきにより形成した後、研磨し
て平滑化させることは、Ａｕ−Ｓｎ系共晶合金等の半田
により半導体素子を接合する時に発生する半田中のボイ
ドを低下させるのに有効である。図５は、本発明による
接合体の構造を説明する断面図であり、図１の半導体素
子実装基板又は半導体素子用放熱板の最上層の一部分に
半導体素子９が接合されている状態を示している。図２
〜図４の半導体素子実装基板又は放熱板を用いた接合体
も基板部分が異なるだけで、図５と同様の構造となる。
これらの接合体についても半導体素子の種類、大きさ、
更に、半田又はろう材の種類や量は限定されるものでは
ない。また、半田又はろう材と基板のメタライズの間で
拡散が起こり、合金や金属間化合物が生成することもあ
り得る。
いて、Ｃｕ薄膜層４をめっきにより形成した後、研磨し
て平滑化させることは、Ａｕ−Ｓｎ系共晶合金等の半田
により半導体素子を接合する時に発生する半田中のボイ
ドを低下させるのに有効である。図５は、本発明による
接合体の構造を説明する断面図であり、図１の半導体素
子実装基板又は半導体素子用放熱板の最上層の一部分に
半導体素子９が接合されている状態を示している。図２
〜図４の半導体素子実装基板又は放熱板を用いた接合体
も基板部分が異なるだけで、図５と同様の構造となる。
これらの接合体についても半導体素子の種類、大きさ、
更に、半田又はろう材の種類や量は限定されるものでは
ない。また、半田又はろう材と基板のメタライズの間で
拡散が起こり、合金や金属間化合物が生成することもあ
り得る。
【００２４】
【実施例】以下に、本発明に係わる半導体素子実装基板
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体の具体例を図面を参照しながら詳細に
説明する。図１乃至図４は、本発明に係わる半導体素子
実装基板又は放熱板の具体例の構造を示す図であって、
図１乃至図４には、窒化アルミニウム基板１と、この基
板１上に形成される活性金属からなる第１の薄膜層２
と、前記第１の薄膜層２上に形成されたＮｉ3 Ｍｏから
なる第２の薄膜層３と、前記第２の薄膜層３上に形成さ
れたＣｕからなる第３の薄膜層４と、前記第３の薄膜層
４上に形成されたＮｉからなる第４の薄膜層５と、前記
第４の薄膜層５上に形成されたＡｕ薄膜層６とを少なく
とも有する半導体素子実装基板又は放熱板が示されてい
る。
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体の具体例を図面を参照しながら詳細に
説明する。図１乃至図４は、本発明に係わる半導体素子
実装基板又は放熱板の具体例の構造を示す図であって、
図１乃至図４には、窒化アルミニウム基板１と、この基
板１上に形成される活性金属からなる第１の薄膜層２
と、前記第１の薄膜層２上に形成されたＮｉ3 Ｍｏから
なる第２の薄膜層３と、前記第２の薄膜層３上に形成さ
れたＣｕからなる第３の薄膜層４と、前記第３の薄膜層
４上に形成されたＮｉからなる第４の薄膜層５と、前記
第４の薄膜層５上に形成されたＡｕ薄膜層６とを少なく
とも有する半導体素子実装基板又は放熱板が示されてい
る。
【００２５】図５は、本発明に係わる半導体素子実装基
板又は放熱板と半導体素子との接合体の具体例の構造を
示す図であって、図５には、窒化アルミニウム基板１
と、この基板１上に形成される活性金属からなる第１の
薄膜層２と、前記第１の薄膜層２上に形成されたＮｉ3
Ｍｏからなる第２の薄膜層３と、前記第２の薄膜層３上
に形成されたＣｕからなる第３の薄膜層４と、前記第３
の薄膜層４上に形成されたＮｉからなる第４の薄膜層５
と、前記第４の薄膜層５上に形成されたＡｕ薄膜層６と
を少なくとも有する半導体素子実装基板又は放熱板の前
記Ａｕ薄膜層６上に半田又はろう材８で半導体素子９を
接合せしめた接合体が示されている。
板又は放熱板と半導体素子との接合体の具体例の構造を
示す図であって、図５には、窒化アルミニウム基板１
と、この基板１上に形成される活性金属からなる第１の
薄膜層２と、前記第１の薄膜層２上に形成されたＮｉ3
Ｍｏからなる第２の薄膜層３と、前記第２の薄膜層３上
に形成されたＣｕからなる第３の薄膜層４と、前記第３
の薄膜層４上に形成されたＮｉからなる第４の薄膜層５
と、前記第４の薄膜層５上に形成されたＡｕ薄膜層６と
を少なくとも有する半導体素子実装基板又は放熱板の前
記Ａｕ薄膜層６上に半田又はろう材８で半導体素子９を
接合せしめた接合体が示されている。
【００２６】次に、本発明の実施例について説明する。
図１〜図４の構造の基板（それぞれ表１の実施例１〜４
に相当する）を作製し、ＧａＡｓ発熱素子を接合し、熱
抵抗を評価した。先ず、１４５Ｗ／ｍＫの熱伝導率を有
する厚み０．３ｍｍ、２インチ□のＡｌＮ基板にＴｉ、
Ｍｏの順に、それぞれ、０．０５μｍ、１μｍの厚みで
スパッタした。次に、Ｎｉを２．１μｍの厚みで無電解
めっきにより成膜後、窒素気流中８００℃で６０分間熱
処理し、Ｍｏ層およびＮｉ層を反応させ、Ｎｉ3 Ｍｏ金
属間化合物を形成した。Ｍｏ層およびＮｉ層の消失とＮ
ｉ3 Ｍｏ金属間化合物の生成は、Ｘ線回折により確認し
た。次に、Ｃｕ、Ｎｉ、Ａｕの順に、それぞれ、２０μ
ｍ、３μｍ、０．６μｍの厚みで電解めっきにより成膜
した。この基板を０．８ｍｍ□に切断後、厚み０．１ｍ
ｍ、横０．３ｍｍ、縦０．７ｍｍの裏面をＡｕめっきし
てあるＧａＡｓ発熱素子を前記した基板中央部にＡｕＳ
ｎ半田により接合した。この接合体の発熱素子−ＡｌＮ
基板裏面間の熱抵抗を測定したところ１１．８℃／Ｗの
良好な結果が得られた。また、Ｍｏ層とＮｉ層の厚みの
比が１：２．１と比べてＭｏが大きい場合は、同様の製
造工程で図２（実施例２）のメタライズ構成となり、Ｎ
ｉが大きい場合は図３（実施例３）のメタライズ構成と
なった。また、製造工程で窒素気流中８００℃の熱処理
時間５分では、図４の構造となった。結果は表１に示し
たが、いずれの熱抵抗もほぼ同じ値が得られた。
図１〜図４の構造の基板（それぞれ表１の実施例１〜４
に相当する）を作製し、ＧａＡｓ発熱素子を接合し、熱
抵抗を評価した。先ず、１４５Ｗ／ｍＫの熱伝導率を有
する厚み０．３ｍｍ、２インチ□のＡｌＮ基板にＴｉ、
Ｍｏの順に、それぞれ、０．０５μｍ、１μｍの厚みで
スパッタした。次に、Ｎｉを２．１μｍの厚みで無電解
めっきにより成膜後、窒素気流中８００℃で６０分間熱
処理し、Ｍｏ層およびＮｉ層を反応させ、Ｎｉ3 Ｍｏ金
属間化合物を形成した。Ｍｏ層およびＮｉ層の消失とＮ
ｉ3 Ｍｏ金属間化合物の生成は、Ｘ線回折により確認し
た。次に、Ｃｕ、Ｎｉ、Ａｕの順に、それぞれ、２０μ
ｍ、３μｍ、０．６μｍの厚みで電解めっきにより成膜
した。この基板を０．８ｍｍ□に切断後、厚み０．１ｍ
ｍ、横０．３ｍｍ、縦０．７ｍｍの裏面をＡｕめっきし
てあるＧａＡｓ発熱素子を前記した基板中央部にＡｕＳ
ｎ半田により接合した。この接合体の発熱素子−ＡｌＮ
基板裏面間の熱抵抗を測定したところ１１．８℃／Ｗの
良好な結果が得られた。また、Ｍｏ層とＮｉ層の厚みの
比が１：２．１と比べてＭｏが大きい場合は、同様の製
造工程で図２（実施例２）のメタライズ構成となり、Ｎ
ｉが大きい場合は図３（実施例３）のメタライズ構成と
なった。また、製造工程で窒素気流中８００℃の熱処理
時間５分では、図４の構造となった。結果は表１に示し
たが、いずれの熱抵抗もほぼ同じ値が得られた。
【００２７】また、Ｃｕ層の厚みを変化させた図１の基
板（実施例５〜８、比較例１）を用いた接合体の熱抵抗
も同様に評価し、表１に結果を示した。Ｃｕ層が無い場
合（比較例１）に比べて、Ｃｕ層を２０μｍ設けた場合
には、熱抵抗が１８％小さくなっていることがわかる。
このことから、Ｃｕ層により熱をメタライズ面内に拡げ
る効果が得られ、熱抵抗が低下していることが明らかで
ある。更に、Ｃｕ層形成後、研磨工程を追加して図１の
基板を作製し（実施例９）、接合体を製造した場合、熱
抵抗は１１．１℃／Ｗとなり、より良好な熱抵抗が得ら
れた。これは、研磨工程によりメタライズがより平滑化
され、接合時に発生するＡｕＳｎ半田中のボイド量が低
下したためと考えられる。比較のために従来例の図６に
示した基板をＴｉ、Ｐｔ、Ａｕの膜厚をそれぞれ、０．
０５μｍ、０．２μｍ、０．６μｍとしてスパッタによ
り作製し（比較例２）、同様の接合体を製造した場合、
熱抵抗は１６．７℃／Ｗであり、表１のＣｕ層無しの比
較例１と比較しても熱抵抗は大きくなっていた。このこ
とは、図６の従来のメタライズでは、膜厚が本発明と比
較して小さいものしか作製できないため、基板の凹凸を
反映した凹凸がメタライズ表面にも存在し、接合時にＡ
ｕＳｎ半田中にボイドを形成してしまうためと考えられ
る。本発明によれば、Ｎｉ3 Ｍｏ薄膜層が応力を吸収す
るために、従来のメタライズよりも膜厚を大きくするこ
とが可能となり、メタライズ表面の凹凸を小さくするこ
とが可能となり、低い熱抵抗を実現できたと考えられ
る。
板（実施例５〜８、比較例１）を用いた接合体の熱抵抗
も同様に評価し、表１に結果を示した。Ｃｕ層が無い場
合（比較例１）に比べて、Ｃｕ層を２０μｍ設けた場合
には、熱抵抗が１８％小さくなっていることがわかる。
このことから、Ｃｕ層により熱をメタライズ面内に拡げ
る効果が得られ、熱抵抗が低下していることが明らかで
ある。更に、Ｃｕ層形成後、研磨工程を追加して図１の
基板を作製し（実施例９）、接合体を製造した場合、熱
抵抗は１１．１℃／Ｗとなり、より良好な熱抵抗が得ら
れた。これは、研磨工程によりメタライズがより平滑化
され、接合時に発生するＡｕＳｎ半田中のボイド量が低
下したためと考えられる。比較のために従来例の図６に
示した基板をＴｉ、Ｐｔ、Ａｕの膜厚をそれぞれ、０．
０５μｍ、０．２μｍ、０．６μｍとしてスパッタによ
り作製し（比較例２）、同様の接合体を製造した場合、
熱抵抗は１６．７℃／Ｗであり、表１のＣｕ層無しの比
較例１と比較しても熱抵抗は大きくなっていた。このこ
とは、図６の従来のメタライズでは、膜厚が本発明と比
較して小さいものしか作製できないため、基板の凹凸を
反映した凹凸がメタライズ表面にも存在し、接合時にＡ
ｕＳｎ半田中にボイドを形成してしまうためと考えられ
る。本発明によれば、Ｎｉ3 Ｍｏ薄膜層が応力を吸収す
るために、従来のメタライズよりも膜厚を大きくするこ
とが可能となり、メタライズ表面の凹凸を小さくするこ
とが可能となり、低い熱抵抗を実現できたと考えられ
る。
【００２８】
【表１】
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ＡｌＮ基板上に活性金属からなる薄膜層と、Ｎｉ3 Ｍｏ
からなる薄膜層と、Ｃｕからなる薄膜層と、Ｎｉからな
る薄膜層と、Ａｕ薄膜層とを少なくとも形成させること
により、高強度で放熱性に優れた半導体素子実装基板又
は放熱板更に該基板又は放熱板と半導体素子との接合体
を得ることができる。
ＡｌＮ基板上に活性金属からなる薄膜層と、Ｎｉ3 Ｍｏ
からなる薄膜層と、Ｃｕからなる薄膜層と、Ｎｉからな
る薄膜層と、Ａｕ薄膜層とを少なくとも形成させること
により、高強度で放熱性に優れた半導体素子実装基板又
は放熱板更に該基板又は放熱板と半導体素子との接合体
を得ることができる。
【００３０】また、本発明の半導体素子実装基板又は半
導体素子放熱板の製造方法によれば、Ｃｕ薄膜層形成後
に研磨工程を加えるだけで平滑性に優れたメタライズを
得ることが可能となり、結果として、半導体素子接合時
に発生する半田又はろう材中のボイドを低減することが
でき、低熱抵抗な半導体素子実装基板又は半導体素子放
熱板や接合体を得ることができる。
導体素子放熱板の製造方法によれば、Ｃｕ薄膜層形成後
に研磨工程を加えるだけで平滑性に優れたメタライズを
得ることが可能となり、結果として、半導体素子接合時
に発生する半田又はろう材中のボイドを低減することが
でき、低熱抵抗な半導体素子実装基板又は半導体素子放
熱板や接合体を得ることができる。
【図１】本発明の実施例１の構造を説明する断面図であ
る。
る。
【図２】本発明の実施例２の構造を説明する断面図であ
る。
る。
【図３】本発明の実施例３の構造を説明する断面図であ
る。
る。
【図４】本発明の実施例４の構造を説明する断面図であ
る。
る。
【図５】本発明の接合体の構造を説明する断面図であ
る。
る。
【図６】従来のＡｌＮ基板の素子接合用メタライズの一
例を示す断面図である。
例を示す断面図である。
【図７】従来の接合体の一例の断面図である。
【図８】従来の接合体の他の例の断面図である。
【図９】従来の接合体の他の例の断面図である。
【図１０】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。
一例を示す断面図である。
【図１１】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。
一例を示す断面図である。
【図１２】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。
一例を示す断面図である。
１ ＡｌＮ基板 ２ 活性金属薄膜層 ３ Ｎｉ3 Ｍｏ薄膜層 ４ Ｃｕ薄膜層 ５、５１ Ｎｉ薄膜層 ６ Ａｕ薄膜層 ７ Ｍｏ薄膜層 ８ 半田又はろう材 ９ 半導体素子 １０ Ｔｉスパッタ薄膜層 １１ Ｐｔスパッタ薄膜層 １２ Ａｕスパッタ薄膜層 １３ Ａｕ−Ｓｎ系共晶半田 １４ Ｗ厚膜層 １５ Ｎｉめっき膜層 １６ Ａｕめっき膜層 １７ ＤＢＣ層
Claims (11)
- 【請求項１】 窒化アルミニウム基板と、この基板上に
形成される活性金属からなる第１の薄膜層と、前記第１
の薄膜層上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層と、前記第２の薄膜層上に形成されたＣｕからなる第
３の薄膜層と、前記第３の薄膜層上に形成されたＮｉか
らなる第４の薄膜層と、前記第４の薄膜層上に形成され
たＡｕ薄膜層とを少なくとも有することを特徴とする半
導体素子実装基板又は放熱板。 - 【請求項２】 前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層と
の間にＭｏ薄膜層が形成されていることを特徴とする請
求項１記載の半導体素子実装基板又は放熱板。 - 【請求項３】 前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層との
間にＮｉ薄膜層が形成されていることを特徴とする請求
項１記載の半導体素子実装基板又は放熱板。 - 【請求項４】 前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層と
の間にＭｏ薄膜層が形成されていて、且つ、前記Ｎｉ3
Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成され
ていることを特徴とする請求項１記載の半導体素子実装
基板又は放熱板。 - 【請求項５】 前記活性金属はＴｉ、Ｃｒ及びＺｒのう
ちの少なくとも一つの元素であることを特徴とする請求
項１乃至４の何れかに記載の半導体素子実装基板又は放
熱板。 - 【請求項６】 窒化アルミニウム基板と、この基板上に
形成される活性金属からなる第１の薄膜層と、前記第１
の薄膜層上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層と、前記第２の薄膜層上に形成されたＣｕからなる第
３の薄膜層と、前記第３の薄膜層上に形成されたＮｉか
らなる第４の薄膜層と、前記第４の薄膜層上に形成され
たＡｕ薄膜層とを少なくとも有する半導体素子実装基板
又は放熱板の前記Ａｕ薄膜層上に半田又はろう材で半導
体素子を接合せしめたことを特徴とする基板又は放熱板
と半導体素子との接合体。 - 【請求項７】 前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層と
の間にＭｏ薄膜層が形成されていることを特徴とする請
求項６記載の基板又は放熱板と半導体素子との接合体。 - 【請求項８】 前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層との
間にＮｉ薄膜層が形成されていることを特徴とする請求
項６記載の基板又は放熱板と半導体素子との接合体。 - 【請求項９】 前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層と
の間にＭｏ薄膜層が形成されていて、且つ、前記Ｎｉ3
Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成され
ていることを特徴とする請求項６記載の基板又は放熱板
と半導体素子との接合体。 - 【請求項１０】 前記活性金属はＴｉ、Ｃｒ及びＺｒの
うちの少なくとも一つの元素であることを特徴とする請
求項６乃至９の何れかに記載の基板又は放熱板と半導体
素子との接合体。 - 【請求項１１】 窒化アルミニウム基板上に活性金属か
らなる薄膜層をスパッタリングで形成する工程と、前記
活性金属からなる薄膜層上にＮｉ3 Ｍｏ薄膜層を形成す
る工程と、前記Ｎｉ3 Ｍｏ薄膜層上にＣｕめっき層を形
成する工程と、前記Ｃｕめっき層を研磨する工程と、前
記Ｃｕめっき層上にＮｉめっき層を形成する工程と、前
記Ｎｉめっき層上にＡｕめっき層を形成する工程とを含
むことを特徴とする半導体素子実装基板又は放熱板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311684A JP3092603B2 (ja) | 1998-11-02 | 1998-11-02 | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311684A JP3092603B2 (ja) | 1998-11-02 | 1998-11-02 | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138320A true JP2000138320A (ja) | 2000-05-16 |
| JP3092603B2 JP3092603B2 (ja) | 2000-09-25 |
Family
ID=18020231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311684A Expired - Fee Related JP3092603B2 (ja) | 1998-11-02 | 1998-11-02 | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092603B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020092250A (ko) * | 2001-06-01 | 2002-12-11 | 닛폰 덴키(주) | 접합강도를 줄이지 않고 Ｐｂ 프리 Ｓｎ-Ｚｎ 솔더로전자부품들을 실장하기 위한 방법 |
| JP2006339611A (ja) * | 2005-06-06 | 2006-12-14 | Dowa Holdings Co Ltd | 金属−セラミック複合基板及びその製造方法 |
| JP2007123566A (ja) * | 2005-10-28 | 2007-05-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007294899A (ja) * | 2006-03-31 | 2007-11-08 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント |
| WO2011140641A1 (en) * | 2010-05-11 | 2011-11-17 | Ye Hu | Packaging method of laser and nonlinear crystal and its application in diode pumped solid state lasers |
| JP2012109288A (ja) * | 2010-10-20 | 2012-06-07 | Takamatsu Mekki:Kk | Ｌｅｄ用ウエハ |
| CN103840043A (zh) * | 2012-11-26 | 2014-06-04 | 株式会社高松电镀 | Led用晶片及其制造方法 |
| EP3477696A1 (en) * | 2017-10-24 | 2019-05-01 | Xsense Technology Corporation | Element submount and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120175755A1 (en) * | 2011-01-12 | 2012-07-12 | Infineon Technologies Ag | Semiconductor device including a heat spreader |
-
1998
- 1998-11-02 JP JP10311684A patent/JP3092603B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020092250A (ko) * | 2001-06-01 | 2002-12-11 | 닛폰 덴키(주) | 접합강도를 줄이지 않고 Ｐｂ 프리 Ｓｎ-Ｚｎ 솔더로전자부품들을 실장하기 위한 방법 |
| JP2006339611A (ja) * | 2005-06-06 | 2006-12-14 | Dowa Holdings Co Ltd | 金属−セラミック複合基板及びその製造方法 |
| JP2007123566A (ja) * | 2005-10-28 | 2007-05-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007294899A (ja) * | 2006-03-31 | 2007-11-08 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント |
| WO2011140641A1 (en) * | 2010-05-11 | 2011-11-17 | Ye Hu | Packaging method of laser and nonlinear crystal and its application in diode pumped solid state lasers |
| JP2012109288A (ja) * | 2010-10-20 | 2012-06-07 | Takamatsu Mekki:Kk | Ｌｅｄ用ウエハ |
| CN103840043A (zh) * | 2012-11-26 | 2014-06-04 | 株式会社高松电镀 | Led用晶片及其制造方法 |
| EP3477696A1 (en) * | 2017-10-24 | 2019-05-01 | Xsense Technology Corporation | Element submount and method for manufacturing the same |
| KR20190045833A (ko) * | 2017-10-24 | 2019-05-03 | 엑스센스 테크놀로지 코포레이션 | 소자 서브마운트 및 이의 제조 방법 |
| KR102267462B1 (ko) | 2017-10-24 | 2021-06-23 | 엑스센스 테크놀로지 코포레이션 | 소자 서브마운트 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092603B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664816B2 (ja) | セラミック回路基板、その製造方法およびパワーモジュール | |
| WO2016143557A1 (ja) | パワー半導体装置 | |
| JPH07202063A (ja) | セラミックス回路基板 | |
| JP2003017627A (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
| JP5957862B2 (ja) | パワーモジュール用基板 | |
| WO1998008256A1 (en) | Silicon nitride circuit board and semiconductor module | |
| WO2017126344A1 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
| JP3092603B2 (ja) | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 | |
| JP2002373960A (ja) | 素子接合用基板及びその製造方法 | |
| JP2003168770A (ja) | 窒化ケイ素回路基板 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JPH0769750A (ja) | セラミック接合構造体 | |
| JPS6318687A (ja) | 回路基板 | |
| JP3192911B2 (ja) | セラミックス回路基板 | |
| JP4557398B2 (ja) | 電子素子 | |
| JP2606115B2 (ja) | 半導体実装基板用素子接合パッド | |
| JP2003092383A (ja) | パワー半導体装置およびそのヒートシンク | |
| JP6819385B2 (ja) | 半導体装置の製造方法 | |
| JPH0831990A (ja) | 放熱フィン | |
| JP3419642B2 (ja) | パワーモジュール | |
| JP2001284501A (ja) | 放熱基板 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPH0529507A (ja) | 半導体用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |