KR20190045833A - 소자 서브마운트 및 이의 제조 방법 - Google Patents

소자 서브마운트 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190045833A
KR20190045833A KR1020180120660A KR20180120660A KR20190045833A KR 20190045833 A KR20190045833 A KR 20190045833A KR 1020180120660 A KR1020180120660 A KR 1020180120660A KR 20180120660 A KR20180120660 A KR 20180120660A KR 20190045833 A KR20190045833 A KR 20190045833A
Authority
KR
South Korea
Prior art keywords
layer
conductive heat
heat dissipation
sub
substrate
Prior art date
Application number
KR1020180120660A
Other languages
English (en)
Other versions
KR102267462B1 (ko
Inventor
첸-유 리
치아-정 첸
이우-웬 황
춘-청 린
치-렁 린
Original Assignee
엑스센스 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑스센스 테크놀로지 코포레이션 filed Critical 엑스센스 테크놀로지 코포레이션
Publication of KR20190045833A publication Critical patent/KR20190045833A/ko
Application granted granted Critical
Publication of KR102267462B1 publication Critical patent/KR102267462B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds

Abstract

본 개시는 소자 서브마운트 (element submount) 및 이를 제조하기 위한 방법을 제공한다. 소자 서브마운트는 기판, 제1 전도성 열-방산 층 (conductive heat-dissipating layer), 제2 전도성 열-방산 층, 제1 열-방산 층 및 소자 결합 층 (element bonding layer)을 포함한다. 상기 기판은 대향하는 제1 및 제2 표면을 갖는다. 제1 전도성 열-방산 층은 제1 표면 상에 형성된다. 제2 전도성 열-방산 층은 제1 표면 상에 형성되고, 제1 전도성 열-방산 층과 분리된다. 제1 열-방산 층은 제2 표면 상에 형성된다. 소자 결합 층은 제2 전도성 열-방산 층 상에 형성된다. 전기도금 및 가공 기술에 의해, 소자 결합 층의 1 또는 2개의 측면의 에지 (edge)는 제2 전도성 열-방산 층의 에지를 넘어서고, 부분적으로 제2 전도성 열-방산 층의 측면을 덮는다.

Description

소자 서브마운트 및 이의 제조방법 {ELEMENT SUBMOUNT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 소자 결합용 서브마운트의 제조기술, 보다 특히 소자 서브마운트 및 이의 제조방법에 관한 것이다.
금속층과 소자 사이의 결합은 통상 이들 사이에 서브마운트/캐리어를 형성시킴으로써 이루어지며, 여기서 결합은 공융(예를 들면, AuSn) 납땜에 의해 달성된다. 현재, 상기 스퍼터링(sputtering) 기술은 상기 결합층을 형성하는데 흔히 사용된다. 그러나, 이는 금속(금 및 주석)의 불균일한 조성을 유도하는 경향이 있어서 균일하게 이동되지 못하게 하는 결과를 초래한다. 더욱이, 다이 결합 공정 또는 고온 공정이 수행된 후, 상기 공융 합금(AuSn)의 불균일한 이동으로 인해 불량한 소자 결합 또는 접촉이 나타나서 상기 소자들의 안정성 및 성능에 영향을 미칠 수 있다.
서브마운트가 스퍼터링을 통해 생성되는 경우, 상기 스퍼터링 공정의 완료점은 일반적으로 상기 서브마운트의 엣지(edge)에서 종결되며, 이는 상기 완료점 부근에 비교적 융기된 영역을 생성시킬 수 있다. 이는 "엣지 효과"로 지칭되고 소자들의 후속 결합시 공극을 형성시킬 수 있다. 이들 공극은 접촉 면적을 감소시키고, 이들 공극 내의 공기가 열 전달을 방해할 수 있다. 이는 둘 다 전체적인 열 방출을 저하시킨다. 더욱이, 상기 "엣지 효과"는 상기 서브마운트를 불균일하게 하며, 상기 서브마운트가 광학 소자에서 사용되는 경우, 상기 융기된 영역은 수평적인 광 출력 동안의 광 출력에 영향을 줄 수 있다. 평탄화 기술을 사용하여 불균일한 표면 문제를 없앨 수 있지만, 이는 상기 제조 공정에 추가의 단계 및 비용을 부가한다.
추가로, 결합 소자 이외에도, 전기 전도 및 열 방출을 제공하기 위해 상기 서브마운트가 필요하다. 전형적으로, 상기 소자의 소형화가 추구되지만, 이는 열 방출 면적을 축소시켜 열 방출을 더 불량하게 할 수 있다. 또한, 기판 상의 전기전도성 구리층은 통상 열 방출을 증가시킨다. 열 확산의 관점으로부터, 열 방출은 방열 (heat-dissipating) 표면적이 넓은 얇은 금속(구리) 층 또는 방열 표면적이 좁은 두꺼운 금속(구리) 층을 제공함으로써 개선될 수 있다. 그러나, 현행 스퍼터링 공정하에서, 상기 금속층의 두께가 증가한다면 응력이 문제가 되며 시간 소요 또한 심각한 문제이다.
따라서, 기존의 기술의 경우 생성물 수율을 응력 관련하여 저하시키지 않으면서 두꺼운 방열 구리층을 제공하기가 어렵다. 더욱이, 상기 스퍼터링 기술을 사용하여 보다 우수한 품질을 수득하려 한다면, 상기 관련 설비는 고가일 수 있으며, 상기 비용은 불가피하게 더 높아진다. 그러므로, 18W 이상의 고출력 적용시 현행 기술을 사용하는 것은 어려운 것으로 간주되고 경쟁력이 떨어진다.
그러므로, 소자 결합 및 열 방출 둘 다의 견지에서, 현저한 비용 증가 없이 열 방출 및 생성물 안정성을 높게 유지하는 서브마운트 제조기술이 요구된다.
본 발명은 소자 결합 동안 상기 결합층과 소자 사이에 공극이 형성되지 않도록 하는데, 그 이유는 공극이 열 방출을 저하시키기 때문이다. 그러므로, 본 발명은 기존의 스퍼터 기술에서의“엣지 효과”문제를 극복하기 위해 전기도금 및 가공 기술을 통해 소자 결합층을 형성하는 방법을 제공한다.
본 발명은 소자 서브마운트를 제공하며, 이는 기판, 제1 전도성 방열층 (conductive heat-dissipating layer), 제2 전도성 방열층, 제1 방열층 및 소자 결합층을 포함할 수 있다. 상기 기판은 제1 표면 및 상기 제1 표면과 마주보는 제2 표면을 포함할 수 있다. 제1 전도성 방열층은 제1 표면 위에 형성될 수 있으며, 제2 전도성 방열층은 제1 표면 위에 형성되어 제1 전도성 방열층으로부터 분리될 수 있다. 제1 방열층은 제2 표면 위에 형성될 수 있다. 상기 소자 결합층은 제2 전도성 방열층 위에 형성될 수 있다. 한 실시양태에서, 상기 소자 결합층의 한면 또는 양면의 엣지가 제2 전도성 방열층의 엣지 너머로 연장되고 제2 전도성 방열층의 한면을 부분적으로 피복한다.
한 실시양태에서, 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층은 각각 티타늄 서브층, 구리 서브층, 니켈 서브층 및 금 서브층을 포함할 수 있다. 또 다른 실시양태에서, 상기 구리 서브층의 두께는 40μm보다 두꺼울 수 있다.
또 다른 실시양태에서, 상기 소자 결합층은 니켈 서브층, 플러쉬 Au 서브층, 금-주석(Au-Sn) 서브층 및 금 서브층을 포함할 수 있으며, 아니면 상기 소자 결합층은 백금 서브층, 플러쉬 Au 서브층, Au-Sn 서브층 및 금 서브층을 포함한다. 또 다른 실시양태에서, 상기 기판은 질화알루미늄 기판, 규소 기판, 세라믹 기판 또는 금속 기판일 수 있다.
또 다른 실시양태에서, 상기 소자 서브마운트는 제1 표면 위에 형성된 다이아몬드 박막층을 추가로 포함할 수 있으며 상기 기판과 제1 전도성 방열층 사이와 상기 기판과 제2 전도성 방열층 사이에 배치된다. 한 실시양태에서, 제1 전도성 방열층 및 제2 전도성 방열층은 각각 티타늄 서브층 및 금 서브층을 포함할 수 있다.
본 발명은 제1 표면과 상기 제1 표면과 마주보는 제2 표면을 포함하는 기판을 제공하는 단계; 제1 표면과 제2 표면 위에 전도성 및 방열 영역을 미리 설정하여 제1 표면 위에 제1 전도성 발열층 및 제2 전도성 방열층을 형성하고 제2 표면 위에 제1 방열층을 형성하는 단계; 및 제2 전도성 방열층 위에 소자 결합 영역을 설정하여 전기도금에 의해 제2 전도성 방열층 위에 소자 결합층을 형성하는 단계를 포함할 수 있는, 소자 서브마운트의 제조방법을 추가로 제공한다.
한 실시양태에서, 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층은 증착, 스퍼터링 또는 전기도금에 의해 형성될 수 있다.
한 실시양태에서, 상기 소자 결합층의 한면 또는 양면의 엣지가 제2 전도성 방열층의 엣지 너머로 연장되고 제2 전도성 방열층의 한면을 부분적으로 피복할 수 있다.
선행 기술에 비해, 본 발명에 의해 제공되는 소자 서브마운트 및 이의 제조방법은 상기 소자 결합층의 한면 또는 양면의 엣지(들)이 제2 전도성 방열층의 엣지 너머로 연장되고 제2 전도성 방열층의 한면을 부분적으로 피복하도록 허용하는 전기도금 및 가공기술을 사용한다. 이와 같이, 보다 평탄한 소자 결합층이 수득될 수 있으며, 공극이 소자 결합 동안 제거될 수 있다. 또한, 쉐이딩은 광학 소자의 경우 더 이상 문제가 되지 않는다.
더욱이, 전기도금을 토대로, 상기 소자 결합층 중의 Au-Sn 합금이 보다 균일하게 분포될 수 있으며, 기타 전도성 층들에서 구리층의 두께가 증가되어 상기 소자 결합층의 면적이 바람직하게 감소될 수 있다. 그러므로, 본 발명에 따라 제조된 소자 서브마운트는 높은 결합 신뢰도를 가지는 한편, 구조면에서 구조적인 조성 또는 사소한 조정을 변경시키지 않으면서 우수한 전기 및 열 전도도를 보장한다.
도 1은 본 발명의 실시양태에 따르는 소자 서브마운트의 부분 투시도이고;
도 2A 및 2B는 본 발명의 제1 실시양태에 따라 각각 도 1에서 라인 A-A 및 B-B를 따라 절단한 소자 서브마운트를 도시한 단면도이고;
도 3은 도 2A의 소자 서브마운트의 보다 상세한 면을 도시한 단면도이고;
도 4는 본 발명의 제2 실시양태에 따르는 소자 서브마운트를 도시한 단면도이고;
도 5는 도 4의 소자 서브마운트의 보다 상세한 면을 도시한 단면도이고;
도 6은 본 발명의 또 다른 실시양태에 따르는 도 4의 소자 서브마운트의 보다 상세한 면을 도시한 단면도이고;
도 7은 본 발명의 실시양태에 따르는 소자 서브마운트의 제조방법을 도시한 순서도이다.
본 발명의 기술적인 내용은 하기 실시양태들에 의해 기술된다. 당 분야의 통상의 기술자라면 본 명세서의 기재내용을 읽으면 본 발명의 이점 및 효과를 용이하게 이해할 수 있다. 본 발명은 또한 기타 상이한 실시양태를 사용하여 실시 또는 적용될 수도 있다.
도 1을 참조하면, 본 발명의 실시양태에 따른 소자 서브마운트(1)의 부분 투시도가 제시된다. 상기 소자 서브마운트(1)는 기판(10), 제1 전도성 방열층(11), 제2 전도성 방열층(12), 제1 방열층(13) 및 소자 결합층(14)을 포함한다.
상기 기판(10)은 제1 표면(10a) 및 상기 제1 표면(10a)과 마주보는 제2 표면(10b)을 포함한다. 상기 기판(10)은 전기절열층이고, 질화알루미늄 기판, 규소 기판, 세라믹 기판(예를 들면, BN, CN, Al2O3, Si3N4, BeO, SiC 또는 GaN), 또는 두께가 0.1±0.05 mm, 0.2±0.05 mm, 0.3±0.05 mm. 또는 0.3 mm 초과인 금속 기판일 수 있다.
제1 전도성 방열층(11)은 제1 표면(10a) 위에 형성된다. 제2 전도성 방열층(12)은 또한 제1 표면(10a) 위에 형성되고 제1 전도성 방열층(11)으로부터 분리된다. 환언하면, 제1 전도성 방열층(11) 및 제2 전도성 방열층(12)은 직접 전기적으로 연결되지 않는다. 한 실시양태에서, 제1 방열층(13)은 상기 기판(10)의 제2 표면(10b) 위에 형성된다.
상기 소자 결합층(14)은 제2 전도성 방열층(12) 위에 형성된다. 한 실시양태에서, 상기 소자 결합층(14)은 상기 기판(10)과 떨어져서 제2 전도성 방열층(12)의 최상부 표면(12a) 위에 형성된다. 또 다른 실시양태에서, 상기 소자 결합층(14)의 한면 또는 양면의 엣지(들)은 제2 전도성 방열층(12)의 엣지를 넘어 연장되고 제2 전도성 방열층(12)의 한면을 부분적으로 피복한다. 본원에서 한면은 제2 전도성 방열층(12)의 측면, 즉 도 1의 라인 A-A를 따라 절단한 단면 표면에 평행한 제2 전도성 방열층(12)의 노출된 단면을 의미한다.
확인할 수 있는 바와 같이, 상기 소자 결합층(14)을 제조하는 동안 상기 엣지 효과로 인해 형성되는 공극 또는 쉐이딩 문제를 해결하기 위해, 본 발명은 상기 소자 결합층(14)을 형성하는 방법의 완료점이 제2 전도성 방열층(12)의 상부 표면(12a) 위에 있지 않도록 한다. 환언하면, 상기 소자 결합층(14)의 엣지는 제2 전도성 방열층(12)의 상부 표면(12a)의 엣지와 같은 높이가 아니다. 상기 완료점은 제2 전도성 방열층(12)의 한면을 넘어 추가로 연장되어 상기 소자 결합층(14)이 바깥쪽으로 또는 아랫쪽으로 연장되도록 한다. 환언하면, 상기 소자 결합층(14)은 제2 전도성 방열층(12)의 엣지를 넘어 연장하여, 상기 소자 결합층(14)이 제2 전도성 방열층(12)의 한면을 넘어 연장하고 제2 전도성 방열층(12)의 측면의 일부를 부분적으로 피복하도록 한다. 한 실시양태에서, 상기 소자 결합층(14)의 아랫쪽으로의 연장은 제2 전도성 방열층(12)의 두께의 대략 적어도 0.5% 또는 그 이상이다.
상기 소자 결합층(14)에 의한 제2 전도성 방열층(12)으로부터 바깥쪽으로의 연장 및 상기 소자 결합층(14)에 의한 제2 전도성 방열층(12)의 부분적인 피복은 시드 결정이 제2 전도성 방열층(12)의 측면에 존재하기 때문에 스퍼터링 및 상기 가공 기술의 개선점에 의해 형성될 수 있다. 더욱이, 제2 전도성 방열층(12)이 바깥쪽으로 연장되므로, 상기 바깥쪽으로 연장하는 금속은 절단하는 동안 수 제트의 압력으로 인해 아래쪽으로 연장되어 상기 측면 피복 소자 결합층(14)이 형성되도록 허용한다. 이러한 방법은 상기 소자 결합층(14)이 바깥쪽으로 돌출되도록 하며, 상기 전기도금방법의 완료점은 제2 전도성 방열층(12)의 측면에서 종결될 것이다.
이와 같이, 상기 소자 결합층(14)은 평탄한 표면을 가질 것이며, 이는 결합 신뢰도 뿐만 아니라 열 방출도 개선시킨다. 이는 상기 소자 서브마운트(1)가 고성능 적용에 적합함을 의미한다. 더욱이, 전기도금을 통해, 공극이 제거될 수 있으며, 상기 소자 결합층(14) 내의 금 및 주석의 분포가 스퍼터링 기술을 사용하여 형성되는 경우에 비해 더욱 균일할 것이며, 이로써 열 전도도의 신뢰도 뿐만 아니라 상기 디바이스의 수명도 증가될 것이다.
도 2A 및 2B를 참조하면, 본 발명의 제1 실시양태에 따라 각각 도 1에서 라인 A-A 및 B-B를 따라 절단한 소자 서브마운트의 단면도가 제시된다. 도 2A에서, 상기 소자 서브마운트(1)는 기판(10); 상기 기판(10)의 상부 표면에 형성되어 있는 제1 전도성 방열층(11) 및 제2 전도성 방열층(12); 및 상기 기판(10)의 하부 표면에 형성되어 있는 제1 방열층(13)을 포함한다. 상기 소자 결합층(14)은 제2 전도성 방열층(12) 위에 형성된다. 소자(2)는 제2 전도성 방열층(12) 위에 추가로 부착된다. 상기 소자(2)는 광학 소자, 전기 소자, 전자 소자 또는 반도체 소자일 수 있다.
제1 전도성 방열층(11) 및 제2 전도성 방열층(12)은 동시에 전기 전도성이면서 열 전도성이어야 할 필요가 있다. 제1 방열층(13)은 열 전도성일 필요가 있으며, 필요에 따라 전기 전도성일 수 있다. 상기 소자 결합층(14)은 역시 전기 전도성 및 열 전도성을 둘 다 필요로 한다는 점에서 제1 전도성 방열층(11) 및 제2 전도성 방열층(12)과 유사하다.
추가로, 상기 소자 결합층(14)의 표면이 편평하므로, 소자(2)의 형태에 대해서는 어떠한 제한도 없다. 한 실시양태에서, 소자(2)는 광학 소자, 전기 소자, 전자 소자, 반도체 소자 등이다. 본 발명은 상기 소자 결합층(14)의 용도를 제한하지 않는다. 상기 소자 결합층(14)은 유사한 요건을 갖는 용도에 적용될 수 있다.
도 2B에서 나타낸 바와 같이, 상기 소자 결합층(14)은 제2 전도성 방열층(12) 위에 형성되는 경우 바깥쪽으로 연장하여 제2 전도성 방열층(12)의 측면을 부분적으로 피복하는 것으로 나타난다. 상술한 바와 같이 상기 소자 결합층(14)의 한면 또는 양면의 엣지(들)은 제2 전도성 방열층(12)의 엣지(들)을 넘어 연장하고 제2 전도성 방열층(12)의 측면을 부분적으로 피복한다. 도 2B에서, 상기 소자 결합층(14)은 제2 전도성 방열층(12)의 엣지를 넘어 연장하는 하나의 엣지를 갖는 것으로 나타난다. 또 다른 실시양태에서, 상기 소자 결합층(14)의 양면의 엣지는 또한 제2 전도성 방열층(12)의 상응하는 엣지를 넘어 연장할 수 있다. 환언하면, 상기 소자 결합층(14)의 현재 나타낸 엣지와 마주보는 엣지는 또한 상기 마주보는 면 위의 제2 전도성 방열층(12)의 상응하는 엣지를 넘어 연장된다.
도 3을 참조하면, 도 2A의 소자 서브마운트의 보다 상세한 면을 도시한 단면도이다. 본 실시양태에서 소자 서브마운트(1)의 기판(10), 제1 전도성 방열층(11), 제2 전도성 방열층(12), 제1 방열층(13) 및 소자 결합층(14)은 도 2A에서 나타낸 것들과 유사하다. 본 실시양태에서, 각각의 층의 세부사항은 추가로 기술된다.
제1 전도성 방열층(11)은 상기 기판(10)으로부터 출발하여 티타늄 서브층(111), 구리 서브층(112), 니켈 서브층(113) 및 금 서브층(114)을 순서대로 포함할 수 있다. 제2 전도성 방열층(12)은 상기 기판(10)으로부터 출발하여 티타늄 서브층(121), 구리 서브층(122), 니켈 서브층(123) 및 금 서브층(124)을 순서대로 포함할 수 있다. 한 실시양태에서, 제1 방열층(13)은 상기 기판(10)으로부터 출발하여 티타늄 서브층(131), 구리 서브층(132), 니켈 서브층(133) 및 금 서브층(134)을 순서대로 포함할 수 있다. 상술한 바로부터 제1 전도성 방열층(11), 제2 전도성 방열층(12) 및 제1 방열층(13)이 유사한 조성을 가져서 이들이 스퍼터링, 증착 또는 전기도금을 통해 동시에 형성될 수 있음을 이해할 수 있다. 제1 전도성 방열층(11)과 제2 전도성 방열층(12) 사이의 분리는 마스킹을 통해 달성할 수 있다. 또 다른 실시양태에서, 상기 티타늄 서브층(111, 121, 131)은 또한 니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금으로 대체할 수 있다.
한 실시양태에서, 상기 티타늄 서브층(111, 121, 131)(또는 니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금)은 전자빔 건 증발기(E-건) 또는 스퍼터링에 의해 형성될 수 있다. 상기 구리 서브층(112, 122, 123), 니켈 서브층(113, 123, 133) 및 금 서브층(114, 124, 134)은 전기 도금에 의해 형성될 수 있다. 전기도금이 사용되므로, 상기 구리 서브층(112, 122, 123)의 두께는 증가할 수 있다. 즉, 상기 구리 서브층(112, 122, 123)의 두께는 40μm보다 두껍고 약 100μm까지 증가할 수 있다. 상기 언급한 바와 같이, 상기 구리 서브층의 두께가 증가하므로, 상기 소자 서브마운트의 크기가 감소할 수 있다. 그러므로, 전기도금을 사용하여 상기 구리층의 두께를 현저하게 증가시킬 수 있는데, 이는 열 방출에 유리하다.
한 실시양태에서, 상기 티타늄 서브층(111, 121, 131)(니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금)은 10 내지 10,000 옹스트롱(Å)의 두께를 가질 수 있고; 상기 구리 서브층(112, 122, 123)은 75±15μm의 두께를 가질 수 있고; 상기 니켈 서브층(113, 123, 133)은 3-5μm의 두께를 가질 수 있고; 상기 금 서브층(114, 124, 134)은 1.3-2μm의 두께를 가질 수 있다.
상기 소자 결합층(14)은 제2 전도성 방열층(12)로부터 출발하여 니켈 서브층(141), 플러쉬 Au 서브층(142), 금-주석(Au-Sn) 서브층(143) 및 금 서브층(144)을 순서대로 포함할 수 있다. 한 실시양태에서, 상기 니켈 서브층(141)은 하부 금속 및 상부 금속이 서로를 향해 이동하는 것을 방지하는 차단층이며, 이로써 열 방출 및 소자 결합 성능에 악영향을 미칠 수 있는 Au-Sn 서브층의 조성물의 손실을 방지한다.
한 실시양태에서, 상기 니켈 서브층(141)은 3-5μm의 두께를 가질 수 있고; 상기 플러쉬 Au 서브층(142)은 0.1-0.2μm의 두께를 가질 수 있고; 상기 금-주석 (Au-Sn) 서브층(143)은 3.6-5.4μm의 두께를 가질 수 있고; 상기 금 서브층(144)은 0.1-0.2μm의 두께를 가질 수 있다.
또 다른 실시양태에서, 상기 니켈 서브층(141)은 백금 서브층으로 대체될 수 있다. 상기 백금 서브층은 약 0.25μm의 두께를 가질 수 있다. 이는 상기 소자 결합층(14)의 두께를 감소시킬 것이다.
도 4를 참조하면, 본 발명의 제2 실시양태에 따르는 소자 서브마운트를 도시한 단면도가 제시된다. 제2 실시양태에서 소자 서브마운트(1)의 기판(10), 제1 전도성 방열층(11), 제2 전도성 방열층(12), 제1 방열층(13) 및 소자 결합층(14)은 도 2A에 제시된 바와 유사하고, 추가로 설명되지 않을 것이다. 제2 실시양태에서, 상기 소자 서브마운트(1)는 다이아몬드 박막층(15)을 추가로 포함한다.
상기 다이아몬드 박막층(15)은 상기 기판(10)의 제1 표면(10a) 위에 형성되고 상기 기판(10)과 제1 전도성 방열층(11) 및 제2 전도성 방열층(12) 사이에 형성된다. 간단하게는, 다이아몬드 박막층(15)의 추가층을 두께가 0.3μm 보다 두꺼울 수 있는 기판(10)의 제1 표면(10a)에 부가한다. 상기 다이아몬드 박막층(15)의 방열 계수는 1,600보다 큰데, 이는 구리층의 방열 계수인 400보다 훨씬 크다. 그러므로, 제1 표면(10a) 상의 다이아몬드 박막층(15)의 부가는 상기 소자 서브마운트(1)의 개선된 열 방출을 부여한다.
도 5를 참조하면, 도 4의 소자 서브마운트의 보다 상세한 면을 도시하는 단면도가 제시된다. 본 실시양태는 제1 전도성 방열층(11), 제2 전도성 방열층(12), 제1 방열층(13) 및 소자 결합층(14)의 상세한 조성을 설명한다.
제1 전도성 방열층(11), 제2 전도성 방열층(12) 및 제1 방열층(13)은 각각 티타늄 서브층(111, 121, 131), 구리 서브층(112, 122, 123), 니켈 서브층(113, 123, 133) 및 금 서브층(114, 124, 134)을 포함할 수 있다. 한 실시양태에서, 상기 소자 결합층(14)은 니켈 서브층(141), 플러쉬 Au 서브층(142), 금-주석(Au-Sn) 서브층(143) 및 금 서브층(144)을 포함할 수 있다. 또 다른 실시양태에서, 상기 티타늄 서브층(111, 121, 131)은 니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금으로 대체할 수 있다.
한 실시양태에서, 상기 티타늄 서브층(111, 121, 131)(니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금으로 대체된 서브층)은 E-건 또는 스퍼터링에 의해 형성할 수 있다. 상기 구리 서브층(112, 122, 123), 니켈 서브층(113, 123, 133) 및 금 서브층(114, 124, 134)은 전기도금에 의해 형성될 수 있다. 전기도금이 사용되므로, 상기 구리 서브층(112, 122, 123)의 두께가 증가할 수 있다. 즉, 40μm보다 두껍고 약 100μm까지 증가할 수 있다.
한 실시양태에서, 상기 티타늄 서브층(111, 121, 131)(니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금으로 대체된 서브층)은 10 내지 10,000 옹스트롱(Å)의 두께를 가질 수 있고; 상기 구리 서브층(112, 122, 123)은 75±15 μm의 두께를 가질 수 있고; 상기 니켈 서브층(113, 123, 133)은 3-5μm의 두께를 가질 수 있고; 상기 금 서브층(114, 124, 134)은 1.3-2μm의 두께를 가질 수 있다. 추가로, 상기 니켈 서브층(141)은 3-5μm의 두께를 가질 수 있고; 상기 플러쉬 Au 서브층(142)은 0.1-0.2μm의 두께를 가질 수 있고; 상기 Au-Sn 서브층(143)은 3.6-5.4μm의 두께를 가질 수 있고; 상기 금 서브층(144)은 0.1-0.2μm의 두께를 가질 수 있다. 한 실시양태에서, 상기 니켈 서브층(141)은 백금 층으로 대체할 수 있다.
도 6을 참조하면, 또 다른 실시양태에 따르는 도 4의 소자 서브마운트의 보다 상세한 면을 도시한 단면도가 제시된다. 본 실시양태에서, 제1 방열층(13) 및 소자 결합층(14)의 상세한 조성은 도 5에 제시된 바돠 유사하다. 그러나, 제1 전도성 방열층(11) 및 제2 전도성 방열층(12)은 다이아몬드 박막층(15)의 존재로 인해 구리층을 포함하지 않는다.
상기 실시양태에서, 제1 전도성 방열층(11) 및 제2 전도성 방열층(12)은 각각 티타늄 서브층(111, 121) 및 금 서브층(114, 124)을 포함한다. 유사하게는, 상기 티타늄 서브층(111, 121)은 또한 니켈, 크롬, 텅스텐, 질화티타늄 또는 티타늄 텅스텐과 같은 기타 금속 또는 합금으로 대체할 수 있다. 전술한 바와 같이, 상기 다이아몬드 박막층(15)은 보다 우수한 열 방출을 제공하고, 제1 전도성 방열층(11) 및 제2 전도성 방열층(12) 중의 구리 서브층을 생략하여 전체 두께를 감소시킬 수 있다.
도 7을 참조하면, 본 발명의 실시양태에 따르는 소자 서브마운트의 제조방법을 설명하는 순서도가 제시된다. 단계 S71에서, 기판이 제공된다. 상기 기판은 질화알루미늄 기판, 규소 기판, 세라믹 기판(예: BN, CN, Al2O3, Si3N4, BeO, SiC 또는 GaN) 또는 금속 기판일 수 있다.
단계 S72에서, 전기 전도성 및 방열 영역은 상기 기판의 제1 표면과 제2 표면 위에 미리 설정하여 제1 표면 위에 제1 전도성 발열층 및 제2 전도성 방열층을 형성하고 제2 표면 위에 제1 방열층을 형성한다. 한 실시양태에서, 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층은 증착, 스퍼터링 또는 전기도금에 의해 형성할 수 있다. 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층의 조성이 유사하므로, 이들은 동시에 형성할 수 있다.
단계 S73에서, 소자 결합 영역을 제2 전도성 방열층 위에 설정하고, 소자 결합층을 전기도금을 통해 제2 전도성 방열층 위에 형성한다. 통상적인 제조방법에 의해 형성되는 엣지 효과의 견지에서 전기도금 및 상기 가공 기술에서의 개선점은 상기 소자 결합층의 한면 또는 양면의 엣지(들)이 제2 전도성 방열층의 엣지를 넘어 제2 전도성 방열층의 한면을 부분적으로 피복하게 하는 본 발명에 의해 제공된다는 점을 주목해야 한다. 이와 같이, 공극을 제거할 수 있으며 이에 따라 제2 전도성 방열층은 보다 균일한 두께를 갖는다.
결론적으로, 전기도금 및 상기 가공 기술에서의 개선점을 통해 본 발명에 의해 제공된 소자 서브마운트에서, 상기 소자 결합층의 한면 또는 양면의 엣지(들)이 제2 전도성 방열층의 엣지를 넘어 제2 전도성 방열층의 한면을 부분적으로 피복하여 보다 평탄한 소자 결합층을 생성시킨다. 더욱이, 전기도금을 토대로, 상기 소자 결합층 중의 Au-Sn 합금이 보다 균일하게 분포될 수 있으며, 기타 전도성 층들에서 구리층의 두께가 증가하여 상기 소자 결합층의 영역이 감소될 수 있다. 다이아몬드 박막층이 추가로 부가되면, 보다 더 우수한 열 방출을 달성할 수 있다. 선행 기술에 비해, 본 발명의 소자 서브마운트는 보다 우수한 전기 및 열 전도도를 갖는다.
상기 실시양태는 단지 본 발명의 원리 및 이의 효과를 설명하기 위해 사용되었을 뿐이며 본 발명을 제한하지 않는다. 상기 실시양태는 본 발명의 요지 및 범위로부터 벗어나지 않으면서 당 분야의 통상의 기술을 가진 자에 의해 수정될 수 있다. 그러므로, 본 발명의 청구된 범위는 하기 청구범위에 의해 정의되어야 한다.

Claims (10)

  1. 제1 표면 및 상기 제1 표면과 마주보는 제2 표면을 포함하는 기판;
    제1 표면 위에 형성된 제1 전도성 방열층;
    제1 표면 위에 형성되고 제1 전도성 방열층로부터 분리된 제2 전도성 방열층;
    제2 표면 위에 형성된 제1 방열층; 및
    제2 전도성 방열층 위에 형성된 소자 결합층을 포함하는 소자 서브마운트로서,
    상기 소자 결합층의 적어도 한 면의 엣지(edge)가 제2 전도성 방열층의 엣지를 넘어 연장하여 제2 전도성 방열층의 한면을 부분적으로 피복하는 소자 서브마운트.
  2. 제1항에 있어서, 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층이 각각 티타늄 서브층, 구리 서브층, 니켈 서브층 및 금 서브층을 포함하는 소자 서브마운트.
  3. 제2항에 있어서, 상기 구리 서브층의 두께가 40μm보다 두꺼운 소자 서브마운트.
  4. 제1항에 있어서, 상기 소자 결합층이 니켈 서브층, 플러쉬 Au 서브층, 금-주석(Au-Sn) 서브층 및 금 서브층을 포함하는 소자 서브마운트.
  5. 제1항에 있어서, 상기 소자 결합층이 백금 서브층, 플러쉬 Au 서브층, Au-Sn 서브층 및 금 서브층을 포함하는 소자 서브마운트.
  6. 제1항에 있어서, 상기 기판이 질화알루미늄 기판, 규소 기판, 세라믹 기판 또는 금속 기판인 소자 서브마운트.
  7. 제1항에 있어서, 제1 표면 위에 형성되고 상기 기판과 제1 전도성 방열층 사이와 상기 기판과 제2 전도성 방열층 사이에 배치되는 다이아몬드 박막층을 추가로 포함하는 소자 서브마운트.
  8. 제7항에 있어서, 제1 전도성 방열층 및 제2 전도성 방열층이 각각 티타늄 서브층 및 금 서브층을 포함하는 소자 서브마운트.
  9. 제1 표면과 상기 제1 표면과 마주보는 제2 표면을 포함하는 기판을 제공하는 단계; 제1 표면과 제2 표면 위에 전도성 및 방열 영역을 미리 설정하여 제1 표면 위에 제1 전도성 발열층 및 제2 전도성 방열층을 형성하고 제2 표면 위에 제1 방열층을 형성하는 단계; 및 제2 전도성 방열층 위에 소자 결합 영역을 설정하여 전기도금에 의해 제2 전도성 방열층 위에 소자 결합층을 형성하는 단계를 포함하는 소자 서브마운트의 제조방법으로서,
    상기 소자 결합층의 적어도 한 면의 엣지가 제2 전도성 방열층의 엣지를 넘어 연장하여 제2 전도성 방열층의 한면을 부분적으로 피복하는 방법.
  10. 제9항에 있어서, 제1 전도성 방열층, 제2 전도성 방열층 및 제1 방열층이 증착, 스퍼터링 또는 전기도금에 의해 형성되는 방법.
KR1020180120660A 2017-10-24 2018-10-10 소자 서브마운트 및 이의 제조 방법 KR102267462B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106136526 2017-10-24
TW106136526A TWI638433B (zh) 2017-10-24 2017-10-24 元件次黏著載具及其製造方法

Publications (2)

Publication Number Publication Date
KR20190045833A true KR20190045833A (ko) 2019-05-03
KR102267462B1 KR102267462B1 (ko) 2021-06-23

Family

ID=64802822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120660A KR102267462B1 (ko) 2017-10-24 2018-10-10 소자 서브마운트 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US10660212B2 (ko)
EP (1) EP3477696B1 (ko)
JP (1) JP6666970B2 (ko)
KR (1) KR102267462B1 (ko)
TW (1) TWI638433B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259328A (ja) * 1992-01-23 1993-10-08 Siemens Ag 半導体モジュール
JPH06350202A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体発光装置
JP2000138320A (ja) * 1998-11-02 2000-05-16 Nec Corp 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2008166579A (ja) * 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
JP2013016838A (ja) * 2005-02-07 2013-01-24 Toshiba Corp セラミックス配線基板、およびそれを用いた半導体装置
EP2744310A1 (en) * 2011-08-11 2014-06-18 Furukawa Electric Co., Ltd. Wiring substrate and method for manufacturing same and semiconductor device
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017069384A (ja) * 2015-09-30 2017-04-06 シチズンファインデバイス株式会社 サブマウントの製造方法
WO2017141894A1 (ja) * 2016-02-15 2017-08-24 三菱電機株式会社 半導体レーザ光源装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
JP4407509B2 (ja) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 絶縁伝熱構造体及びパワーモジュール用基板
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
TWM445333U (zh) * 2012-08-23 2013-01-11 chun-hui Ma 複合式散熱電路板
CN103840043A (zh) * 2012-11-26 2014-06-04 株式会社高松电镀 Led用晶片及其制造方法
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
JP6704860B2 (ja) * 2015-01-29 2020-06-03 昭和電工株式会社 Ｃｏｆ型半導体パッケージ及び液晶表示装置
US20160276242A1 (en) * 2015-03-20 2016-09-22 Raytheon Company Thermal spreader having inter-metal diffusion barrier layer
US10693035B2 (en) * 2015-10-23 2020-06-23 Sensor Electronic Technology, Inc. Optoelectronic device with a nanowire semiconductor layer
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259328A (ja) * 1992-01-23 1993-10-08 Siemens Ag 半導体モジュール
JPH06350202A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体発光装置
JP2000138320A (ja) * 1998-11-02 2000-05-16 Nec Corp 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2013016838A (ja) * 2005-02-07 2013-01-24 Toshiba Corp セラミックス配線基板、およびそれを用いた半導体装置
JP2008166579A (ja) * 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
EP2744310A1 (en) * 2011-08-11 2014-06-18 Furukawa Electric Co., Ltd. Wiring substrate and method for manufacturing same and semiconductor device
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017069384A (ja) * 2015-09-30 2017-04-06 シチズンファインデバイス株式会社 サブマウントの製造方法
WO2017141894A1 (ja) * 2016-02-15 2017-08-24 三菱電機株式会社 半導体レーザ光源装置

Also Published As

Publication number Publication date
EP3477696B1 (en) 2021-10-06
KR102267462B1 (ko) 2021-06-23
JP6666970B2 (ja) 2020-03-18
US20190124774A1 (en) 2019-04-25
JP2019080045A (ja) 2019-05-23
EP3477696A1 (en) 2019-05-01
TW201917833A (zh) 2019-05-01
US10660212B2 (en) 2020-05-19
TWI638433B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
US8193634B2 (en) Mounted semiconductor device and a method for making the same
US6812067B2 (en) Method for integrating compound semiconductor with substrate or high thermal conductivity
US10833474B2 (en) CTE-matched silicon-carbide submount with high thermal conductivity contacts
US9787055B2 (en) Semiconductor strip laser and semiconductor component
JP2006196885A (ja) 半導体モジュールにおける熱放散のための方法および装置
US5821154A (en) Semiconductor device
KR102267462B1 (ko) 소자 서브마운트 및 이의 제조 방법
US6372550B2 (en) Semiconductor device and method for manufacturing same
JPS60177634A (ja) パワ−半導体モジユ−ル基板の製造方法
JP4908982B2 (ja) 半導体レーザ素子
TWM595383U (zh) 散熱型電子裝置
US10453769B2 (en) Thermal management structure with integrated heat sink
US10804236B2 (en) Power electronic assemblies with high purity aluminum plated substrates
JP3216620B2 (ja) 半導体装置
JP2004096062A (ja) 半導体発光装置
JPS61119051A (ja) 半導体装置
JP2725696B2 (ja) 半導体装置
JP5062545B2 (ja) サブマウント及びその製造方法
JP2018098431A (ja) 半導体モジュールとその製造方法
JP2519402B2 (ja) パワ―半導体モジュ―ル基板の製造方法
JPS61214453A (ja) 混成集積回路装置
JPH04186689A (ja) 半導体レーザ装置
JPS63220576A (ja) 電界効果型半導体装置
JP2006286943A (ja) サブマウント基板及びその製造方法
JPH09172108A (ja) 窒化アルミニウム回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant