JPS60177634A - パワ−半導体モジユ−ル基板の製造方法 - Google Patents
パワ−半導体モジユ−ル基板の製造方法Info
- Publication number
- JPS60177634A JPS60177634A JP3262784A JP3262784A JPS60177634A JP S60177634 A JPS60177634 A JP S60177634A JP 3262784 A JP3262784 A JP 3262784A JP 3262784 A JP3262784 A JP 3262784A JP S60177634 A JPS60177634 A JP S60177634A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- power semiconductor
- plates
- atn
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Laminated Bodies (AREA)
- Ceramic Products (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はパワー半導体モジュール基板の製造方法の改良
に関する。
に関する。
近年、パワー半導体素子に対する高密度集積化、ハイブ
リッド化、更には大電流の制御など、種々の要求が高ま
っている。こうした要求を達成しようとすると、半導体
素子より発生する多量の熱が問題となる。このため１発
生する多量の熱を放出して半導体素子の温度上昇を防ぐ
必要がある。
リッド化、更には大電流の制御など、種々の要求が高ま
っている。こうした要求を達成しようとすると、半導体
素子より発生する多量の熱が問題となる。このため１発
生する多量の熱を放出して半導体素子の温度上昇を防ぐ
必要がある。
このようなことから、従来、放熱基板を用いた第１図に
示すパワー半導体モジュールが多用されている。即ち第
１図中の１はＣｕ等からなるヒートシンクであシ、この
ヒートシンクｌ上には後記熱拡散板との絶縁を図るため
のＡｔ、Ｏ，からなる第１絶縁板ｚ１が半田層３を介し
て接合されている。
示すパワー半導体モジュールが多用されている。即ち第
１図中の１はＣｕ等からなるヒートシンクであシ、この
ヒートシンクｌ上には後記熱拡散板との絶縁を図るため
のＡｔ、Ｏ，からなる第１絶縁板ｚ１が半田層３を介し
て接合されている。
この絶縁板２ｍ上には熱拡散板４が半田層３を介して接
合されている。また、この熱拡散板４上には実装すべき
半導体素子５との絶縁を図るためのＡ Ｌ ｍＯｓから
なる第２絶縁板ムが半田層３を介して接合されている。
合されている。また、この熱拡散板４上には実装すべき
半導体素子５との絶縁を図るためのＡ Ｌ ｍＯｓから
なる第２絶縁板ムが半田層３を介して接合されている。
そして、これら絶縁板Ｚ２上には半導体素子５が半田層
３を介して夫々接合されている。なお、図中の６は第１
．第２の絶縁板Ｚ１＋Ｚ、と半田層３の間に形成された
接合層である。
３を介して夫々接合されている。なお、図中の６は第１
．第２の絶縁板Ｚ１＋Ｚ、と半田層３の間に形成された
接合層である。
しかしながら、従来のパワー半導体モジュールに用いら
れる放熱基板は同第１図に示す如く非常に複雑となる欠
点があった。これは第１．第２の絶縁板Ｚｔ 、 Ｚ意
を構成するＡ Ａ意Ｏｓは耐電圧が１００ｋ Ｖ ／ａ
ｍと良好であるものの、熱伝導率が２０Ｗ／ｍ・℃ と
低いために、放熱と絶縁の両機能をＣｕとＡｔ２ＯＮの
両材料を用いて満足させる必要があるからである。
れる放熱基板は同第１図に示す如く非常に複雑となる欠
点があった。これは第１．第２の絶縁板Ｚｔ 、 Ｚ意
を構成するＡ Ａ意Ｏｓは耐電圧が１００ｋ Ｖ ／ａ
ｍと良好であるものの、熱伝導率が２０Ｗ／ｍ・℃ と
低いために、放熱と絶縁の両機能をＣｕとＡｔ２ＯＮの
両材料を用いて満足させる必要があるからである。
一方、最近窒化アルミニウム（ＡｔＮ）は耐電圧（１４
０１７０ｋＶ／６ｎ）と熱伝導率（６ＱＷ／ｍ−℃）が
共に優れていることに着目し、これをＣｕ部材に接合し
てモジュール基板を造ることが試みられている。しかし
ながら、ＡｔＮ はろう材に対する濡れ性が劣るため、
銀ろう材等でＡ４Ｎ部材とＣｕ部材を接合しようとして
も充分な接合強度を得ることはほとんど困難であった。
０１７０ｋＶ／６ｎ）と熱伝導率（６ＱＷ／ｍ−℃）が
共に優れていることに着目し、これをＣｕ部材に接合し
てモジュール基板を造ることが試みられている。しかし
ながら、ＡｔＮ はろう材に対する濡れ性が劣るため、
銀ろう材等でＡ４Ｎ部材とＣｕ部材を接合しようとして
も充分な接合強度を得ることはほとんど困難であった。
またＴｉ 及びＺｒのような活性金属を用いた接合によ
シ強固に接合されてなるパワー半導体モジュール基板が
知られている。このようなパワー半導体モジュール基板
においてはＡｔＮとＣｕの熱膨張係数（Ｃｕ：１７ｘｌ
Ｏ／Ｃ，ＡｔＮ：４ｘｌＯ／ｌ）が大きく異なるため、
都合部の温度上昇や下降に伴い接合部に大きな応力が生
じる。しかるに接合部に活性金属とＣｕの合金層が厚く
存在すると、これらの合金は硬く変形しにくいため、応
力の緩和作用が小さく、ＡｔＮ部材に応力が加わってク
ラックが発生する問題点があるのみならず接合部の合金
層が加熱溶融時に外部まではみだし広がり、そのためＣ
ｕ部材間の絶縁性を低下させ、半導体モジュール基板と
しての機能を損なうことにガる問題があった。
シ強固に接合されてなるパワー半導体モジュール基板が
知られている。このようなパワー半導体モジュール基板
においてはＡｔＮとＣｕの熱膨張係数（Ｃｕ：１７ｘｌ
Ｏ／Ｃ，ＡｔＮ：４ｘｌＯ／ｌ）が大きく異なるため、
都合部の温度上昇や下降に伴い接合部に大きな応力が生
じる。しかるに接合部に活性金属とＣｕの合金層が厚く
存在すると、これらの合金は硬く変形しにくいため、応
力の緩和作用が小さく、ＡｔＮ部材に応力が加わってク
ラックが発生する問題点があるのみならず接合部の合金
層が加熱溶融時に外部まではみだし広がり、そのためＣ
ｕ部材間の絶縁性を低下させ、半導体モジュール基板と
しての機能を損なうことにガる問題があった。
本発明は前記問題点を解決した簡素化された構造で、か
つ良好な絶縁耐圧を有することはもとよシ放熱特性の優
れたパワー半導体モジュール基板の製造方法を提供しよ
うとするものである。
つ良好な絶縁耐圧を有することはもとよシ放熱特性の優
れたパワー半導体モジュール基板の製造方法を提供しよ
うとするものである。
本発明者らは、電気絶縁性及び熱伝導性が優れているも
のの、ろう材等との濡れ性の悪いｋＬＮに対する接合法
について鋭意研究を重ねだ結果、パワー半導体モジュー
ル基板に適した製造方法として、厚さ０．５μｍから１
０μｍのＴｉ層をＡｔＮ部材とＣｕ部材の間に介在させ
、加熱溶融することＫよシ、良好な濡れ性を有し、さら
に溶融材が接合外部まではみ出し広がらないことを究明
し、該接合材を用いてＡｔＮ部材とＣｕ部材を接合する
ことによって、接合強度が高く、既述の如く簡素化され
た構造で放熱特性の優れたパワー半導体モジュール基板
の製造方法を見い出した。
のの、ろう材等との濡れ性の悪いｋＬＮに対する接合法
について鋭意研究を重ねだ結果、パワー半導体モジュー
ル基板に適した製造方法として、厚さ０．５μｍから１
０μｍのＴｉ層をＡｔＮ部材とＣｕ部材の間に介在させ
、加熱溶融することＫよシ、良好な濡れ性を有し、さら
に溶融材が接合外部まではみ出し広がらないことを究明
し、該接合材を用いてＡｔＮ部材とＣｕ部材を接合する
ことによって、接合強度が高く、既述の如く簡素化され
た構造で放熱特性の優れたパワー半導体モジュール基板
の製造方法を見い出した。
即ち、本発明のパワー半導体モジュール基板の製造方法
はＡｔＮ部材とＣｕ部材とを厚さ０．５μｍから１０μ
ｍのＴｉ層を用いて接合してなるものである。
はＡｔＮ部材とＣｕ部材とを厚さ０．５μｍから１０μ
ｍのＴｉ層を用いて接合してなるものである。
次に本発明のパワー半導体モジュール基板の製造方法を
説明する。まず、ＡｔＮ部材とＣｕ部材の接合部に厚さ
０．５μｍから１０μｍのＴｉ 層を介在させる。この
工程において、Ｔｉ層を接合部に介在させる手法として
は、Ｔｉ の金属箔を用いて介在させる方法、或はＴ１
をスパッタリング法、蒸着法、めっき法等によｊ５ Ａ
ｔＮ部材又はＣｕ部材に堆積して介在させる方法を採用
し得る。
説明する。まず、ＡｔＮ部材とＣｕ部材の接合部に厚さ
０．５μｍから１０μｍのＴｉ 層を介在させる。この
工程において、Ｔｉ層を接合部に介在させる手法として
は、Ｔｉ の金属箔を用いて介在させる方法、或はＴ１
をスパッタリング法、蒸着法、めっき法等によｊ５ Ａ
ｔＮ部材又はＣｕ部材に堆積して介在させる方法を採用
し得る。
Ｔｉ層が０．５μｍ未満であるとＡｔＮ部材とＣｕ部材
の高い接合強度が得られず、また１０μｍを超えると加
熱溶融時に溶融材が接合部、外部まではみ出し広がシ、
半導体モジュール基板としての機能全損なうことになる
。
の高い接合強度が得られず、また１０μｍを超えると加
熱溶融時に溶融材が接合部、外部まではみ出し広がシ、
半導体モジュール基板としての機能全損なうことになる
。
スパッタリング法、蒸着法等によるＴＩの堆積は、Ａｔ
Ｎ部材、Ｃｕ部材いずれに行なって−も良いがＣｕ部材
堆積する方法が、工程上容易であり、かつ安定した接合
材を得ることができる。
Ｎ部材、Ｃｕ部材いずれに行なって−も良いがＣｕ部材
堆積する方法が、工程上容易であり、かつ安定した接合
材を得ることができる。
次いで、ＡｔＮ部材とＣｕ部材の接合部を真空雰囲気或
いは不活性雰囲気中にて加熱する。この工程において、
基本的には圧力を加えなくともよいが、必要に応じて０
〜ｌ ＃／ｒｒｒｒ？の低圧を加えて加熱してもよい。
いは不活性雰囲気中にて加熱する。この工程において、
基本的には圧力を加えなくともよいが、必要に応じて０
〜ｌ ＃／ｒｒｒｒ？の低圧を加えて加熱してもよい。
加熱温度はＣｕ部材の融点より低いことが必要である。
具体的には、８８０〜１０８２℃の範囲で加熱すればよ
い。こうしだ熱処理によりＡｔＮ部材とＣｕ部材の間に
、Ｔｉ−Ｃｕの合金融液が生成され、この後冷却するこ
とによりＡｔＮ部材とＣｕ部材とが強固に接合され、さ
らにＴｉ−Ｃｕ合金融液が接合部外部まではみ出し広が
ることなく、接合されたパワー半導体モジュール基板が
得られる。
い。こうしだ熱処理によりＡｔＮ部材とＣｕ部材の間に
、Ｔｉ−Ｃｕの合金融液が生成され、この後冷却するこ
とによりＡｔＮ部材とＣｕ部材とが強固に接合され、さ
らにＴｉ−Ｃｕ合金融液が接合部外部まではみ出し広が
ることなく、接合されたパワー半導体モジュール基板が
得られる。
なお、上記加熱工程において、更に加熱を続行して合金
融液をＣｕ部材に拡散させてもよい。このような方法を
行なうことによって、熱衝撃によるＡｔＮ部材のクラッ
ク発生を防止したパワー半導体モジュール基板を得るこ
とが出来る。即ち、ＣｕとＡｔＮとは熱膨張係数（ｃｕ
：１７ｘ１ｏ ／’ｃ 。
融液をＣｕ部材に拡散させてもよい。このような方法を
行なうことによって、熱衝撃によるＡｔＮ部材のクラッ
ク発生を防止したパワー半導体モジュール基板を得るこ
とが出来る。即ち、ＣｕとＡｔＮとは熱膨張係数（ｃｕ
：１７ｘ１ｏ ／’ｃ 。
ＡｚＮ：４ｘ１０ ／℃）が大きく異なるため、接合部
の温度が上昇したシ、下降したシすると、その接合部に
大きな応力が生じる。この場合、Ｃｕはその硬度が低く
、柔かいため前記応力によシ容易に変形して応力を緩和
し易い。これに対しＴ ｉ −Ｃｕ合金層は、Ｃｕに比
較し硬く、変形し難いため接合部に合金層が厚く存在す
ると、応力の緩和作用が小さく、ＡｔＮ部材に応力が加
わってクラックが発生するものと考える。このようなこ
とから、接合層の厚さを著しく薄くするか或いはほとん
ど存在しない状態にすることによって、ＡｔＮの熱衝撃
によるクラック発生を防止することが出来る。すなわち
１本発明による厚さ０．５〜１０μｍのＴｉ層を用いる
とと′によシ、著しく薄い接合層が得ることができ、さ
らに既述の如く接合部の合金をＣｕ部材に拡散してその
合金層の厚さをほとんど存在しない状態にすることが、
比較的短時間の拡散処理で容易に行なえる。
の温度が上昇したシ、下降したシすると、その接合部に
大きな応力が生じる。この場合、Ｃｕはその硬度が低く
、柔かいため前記応力によシ容易に変形して応力を緩和
し易い。これに対しＴ ｉ −Ｃｕ合金層は、Ｃｕに比
較し硬く、変形し難いため接合部に合金層が厚く存在す
ると、応力の緩和作用が小さく、ＡｔＮ部材に応力が加
わってクラックが発生するものと考える。このようなこ
とから、接合層の厚さを著しく薄くするか或いはほとん
ど存在しない状態にすることによって、ＡｔＮの熱衝撃
によるクラック発生を防止することが出来る。すなわち
１本発明による厚さ０．５〜１０μｍのＴｉ層を用いる
とと′によシ、著しく薄い接合層が得ることができ、さ
らに既述の如く接合部の合金をＣｕ部材に拡散してその
合金層の厚さをほとんど存在しない状態にすることが、
比較的短時間の拡散処理で容易に行なえる。
なお、本発明のパワー半導体モジュール基板を得るため
の製造方法を用いるならば、他の高熱伝導性セラミック
ス材料、例えば炭化珪素（８ｉＣ）とＣｕとの接合でも
強固でかつ良好な接合材を得ることができる。
の製造方法を用いるならば、他の高熱伝導性セラミック
ス材料、例えば炭化珪素（８ｉＣ）とＣｕとの接合でも
強固でかつ良好な接合材を得ることができる。
以上詳述した如く本発明方法によれば簡素化された構造
で、良好な絶縁耐圧を有することは、もとよシ放熱特性
の優れたパワー半導体モジュール基板を提供できる。
で、良好な絶縁耐圧を有することは、もとよシ放熱特性
の優れたパワー半導体モジュール基板を提供できる。
以下、本発明の実施例と図面を参照して説明する。
実施例１
まず蒸着法にてＴｉ を１μｍ堆積した複数枚のＣｕ板
１２と、絶縁板、放熱板及びシートシンクを兼ねたＡｔ
Ｎ板とをトリクレン及びアセトンで洗浄して脱脂した後
、蒸着面を接合面として。
１２と、絶縁板、放熱板及びシートシンクを兼ねたＡｔ
Ｎ板とをトリクレン及びアセトンで洗浄して脱脂した後
、蒸着面を接合面として。
２Ｘ１０ ｔｏｒｒの真空度に保持したホットプレス中
にセットした。つづいて、ＡｔＮ板１１と複数枚のＣｕ
板１２間に上下方向からＱ、ｌ ｋｇ／ｒｒｒｒ！ の
圧力を加え、高周波加熱によシ接合部を９９０℃に１゜
分間保持しＴｉ−Ｃｕ合金融液を生成した。加熱後アル
ゴンガス雰囲気中で冷却して第２図に示す如（ＡｔＮ板
１１にＣｕ１２をＴｉ−Ｃｕの合金層１３を介して接合
した構造のパワー半導体モジュール基板１４を得た。
にセットした。つづいて、ＡｔＮ板１１と複数枚のＣｕ
板１２間に上下方向からＱ、ｌ ｋｇ／ｒｒｒｒ！ の
圧力を加え、高周波加熱によシ接合部を９９０℃に１゜
分間保持しＴｉ−Ｃｕ合金融液を生成した。加熱後アル
ゴンガス雰囲気中で冷却して第２図に示す如（ＡｔＮ板
１１にＣｕ１２をＴｉ−Ｃｕの合金層１３を介して接合
した構造のパワー半導体モジュール基板１４を得た。
得られたモジュール基板１４はＡｔＮ板１１とＣｕ板１
２とが合金層１３によシ強固に接合されかつ、合金層が
接合部よシ、はみ出し広がっていないものであった。
２とが合金層１３によシ強固に接合されかつ、合金層が
接合部よシ、はみ出し広がっていないものであった。
また前記モジュール基板１４のＣｕ板１２に第３図に示
す如く半導体素子１５をＰｂ−８ｎ系半田１６を介して
実装したところ、半導体素子１５からの多量を熱をＣｕ
板１２及びＡｔＮ板１１よシ良好に放出できるパワー半
導体モジュールを得ることができた。
す如く半導体素子１５をＰｂ−８ｎ系半田１６を介して
実装したところ、半導体素子１５からの多量を熱をＣｕ
板１２及びＡｔＮ板１１よシ良好に放出できるパワー半
導体モジュールを得ることができた。
実施例２
まず、複数板のＣｕ板及びＣｕ製熱拡散板１７の接合面
に蒸着法によって、Ｔｊ を１μｍ堆積した後、 Ａｔ
Ｎ板と共にトリクレン及びアセトンで脱脂し、２ｘｌＯ
ｔｏｒｒの真空度に保持したホットプレス中にセットし
た。ひきつづき上方のＣｕ板１２と下方の熱拡散板１７
の間に上下方向から０．１ ｋｆ／−の圧力を加え、高
周波加熱によりＡｔＮ板１とＣｕ板１２及びＡｔＮ板１
と熱拡散板１７の接合部を９９０℃に１０分間保持し、
Ｔｉ−Ｃｕ合金融液を生成しこの後アルゴンガス雰囲気
中で冷却してＡＡＮ板１１の上面にＣｕ板１２をＡｔＮ
板１１の下面に熱拡散板１７を、夫々Ｔｉ−Ｃｕ合金層
１３’を介して接合した。次いで熱拡散板１７の下面に
Ｃｕ製ヒートシンク１８をＰｄ−８ｎ系半田１６を介し
て接合し、第４図に示すパワー半導体モジュール基板１
４１を製造した。
に蒸着法によって、Ｔｊ を１μｍ堆積した後、 Ａｔ
Ｎ板と共にトリクレン及びアセトンで脱脂し、２ｘｌＯ
ｔｏｒｒの真空度に保持したホットプレス中にセットし
た。ひきつづき上方のＣｕ板１２と下方の熱拡散板１７
の間に上下方向から０．１ ｋｆ／−の圧力を加え、高
周波加熱によりＡｔＮ板１とＣｕ板１２及びＡｔＮ板１
と熱拡散板１７の接合部を９９０℃に１０分間保持し、
Ｔｉ−Ｃｕ合金融液を生成しこの後アルゴンガス雰囲気
中で冷却してＡＡＮ板１１の上面にＣｕ板１２をＡｔＮ
板１１の下面に熱拡散板１７を、夫々Ｔｉ−Ｃｕ合金層
１３’を介して接合した。次いで熱拡散板１７の下面に
Ｃｕ製ヒートシンク１８をＰｄ−８ｎ系半田１６を介し
て接合し、第４図に示すパワー半導体モジュール基板１
４１を製造した。
得られたモジュール基板１４１はＡｔＮ板１１とＣｕ板
１２及びＡ４Ｎ板１１と熱拡散板１７が夫々合金層１３
１によシ強固に接合され、また合金層１３１の接合部外
へのはみだし広がシのないものであった。
１２及びＡ４Ｎ板１１と熱拡散板１７が夫々合金層１３
１によシ強固に接合され、また合金層１３１の接合部外
へのはみだし広がシのないものであった。
また、前記牟ジュール基板１４１のＣｕ板１２に第５図
に示す如く半導体素子１５をＰｄ＝Ｓｎ系半田１６を介
して実装したところ半導体素子１５からの多量の熱をＣ
ｕ板１２、ＡｔＮ板１１、熱拡散板１７及びヒートシン
ク１８よシ良好に放出できるパワー半導体モジューνを
得ることができた。
に示す如く半導体素子１５をＰｄ＝Ｓｎ系半田１６を介
して実装したところ半導体素子１５からの多量の熱をＣ
ｕ板１２、ＡｔＮ板１１、熱拡散板１７及びヒートシン
ク１８よシ良好に放出できるパワー半導体モジューνを
得ることができた。
実施例３
まず、蒸着法にてＴｉ を２μｍ堆積したＡｔＮ板と、
複数枚のＣｕ板とをトリクレン及びアセトンで、洗浄し
て脱脂した後、蒸着面を接合面として２Ｘ１０ ｔｏｒ
ｒの真空度に保持したホットプレス中にセットした。つ
づいてＡｔＮ板と複数枚のＣｕ板間に上下方向から、０
．０１ Ｈ／ｒｒｒｒ！の圧力を加え、高周波加熱によ
シ接合部を９９０℃に１０分間保持しＴｉ−Ｃｕの合金
融液を生成した。加熱後アルゴン雰囲気中で冷却して、
ＡＡＮ板にＣｕ板をＴｉ−Ｃｕ合金層を介して接合した
構造のパワー半導体モジュール基板を得た。
複数枚のＣｕ板とをトリクレン及びアセトンで、洗浄し
て脱脂した後、蒸着面を接合面として２Ｘ１０ ｔｏｒ
ｒの真空度に保持したホットプレス中にセットした。つ
づいてＡｔＮ板と複数枚のＣｕ板間に上下方向から、０
．０１ Ｈ／ｒｒｒｒ！の圧力を加え、高周波加熱によ
シ接合部を９９０℃に１０分間保持しＴｉ−Ｃｕの合金
融液を生成した。加熱後アルゴン雰囲気中で冷却して、
ＡＡＮ板にＣｕ板をＴｉ−Ｃｕ合金層を介して接合した
構造のパワー半導体モジュール基板を得た。
得られたモジュール基板はＡｔＮ板とＣｕ板とが合金層
によシ強固に接合され、かつ合金層が接合部よシはみ出
し広がっていないものであった。
によシ強固に接合され、かつ合金層が接合部よシはみ出
し広がっていないものであった。
また前記モジュール基板のＣｕ板に、半導体素子をＰｂ
−８ｎ系半田を介して実装したところ半導体素子からの
多量の熱をＣｕ板及びＡｔＮ板より良好に放出できるパ
ワー半導体モジュールを得ることができた。
−８ｎ系半田を介して実装したところ半導体素子からの
多量の熱をＣｕ板及びＡｔＮ板より良好に放出できるパ
ワー半導体モジュールを得ることができた。
モジニールを示す断面図、第２図は本発明の実施例１に
おけるパワー半導体モジュール基板を示す断面図、第３
図は第２図のモジュール基板に半導体素子を実装したパ
ワー半導体モジュールの断面図、第４図は本発明例３に
おけるパワー半導体モジュール基板を示す断面図、第５
図は第４図のモジュール基板に半導体素子を実装したパ
ワー半導体モジュールの断面部である。
おけるパワー半導体モジュール基板を示す断面図、第３
図は第２図のモジュール基板に半導体素子を実装したパ
ワー半導体モジュールの断面図、第４図は本発明例３に
おけるパワー半導体モジュール基板を示す断面図、第５
図は第４図のモジュール基板に半導体素子を実装したパ
ワー半導体モジュールの断面部である。
１１−ＡｔＮ板、１２−Ｃｕ 板、１３ 、１３’ ・
・・合金層、１４．１４！・・・パワー半導体モジュー
ル基板。
・・合金層、１４．１４！・・・パワー半導体モジュー
ル基板。
１５・・・半導体素子、１６・・・半田、１７・・・熱
拡散板、１８・・・ヒートシンク。
拡散板、１８・・・ヒートシンク。
Claims (1)
- 窒化アルミニウム（ＡｔＮ）部材と銅（Ｃｕ）部材との
間に、厚さ０．５μｍ から１０′μｍのチタン（Ｔｉ
）層を介在せしめ、加熱によシ前記窒化アルミニウム（
ＡｔＮ）部材と銅（Ｃｕ）部材とを接合する事を特徴と
したパワー半導体モジュール基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262784A JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262784A JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60177634A true JPS60177634A (ja) | 1985-09-11 |
| JPH0697671B2 JPH0697671B2 (ja) | 1994-11-30 |
Family
ID=12364084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262784A Expired - Fee Related JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697671B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246750A (ja) * | 1988-08-09 | 1990-02-16 | Toshiba Corp | 窒化アルミニゥム・メタライズ基板 |
| EP0466363A1 (en) * | 1990-07-10 | 1992-01-15 | Iowa State University Research Foundation, Inc. | High power semiconductor device with integral heat sink |
| US5561321A (en) * | 1992-07-03 | 1996-10-01 | Noritake Co., Ltd. | Ceramic-metal composite structure and process of producing same |
| JPH08509844A (ja) * | 1993-05-07 | 1996-10-15 | シーメンス アクチエンゲゼルシャフト | 緩衝層を有する電力半導体素子 |
| EP0789397A2 (en) | 1996-02-07 | 1997-08-13 | Hitachi, Ltd. | Circuit board and semiconductor device using the circuit board |
| EP0915512A2 (en) * | 1997-11-07 | 1999-05-12 | Denki Kagaku Kogyo Kabushiki Kaisha | Ceramic substrate having a metal circuit |
| US6261703B1 (en) | 1997-05-26 | 2001-07-17 | Sumitomo Electric Industries, Ltd. | Copper circuit junction substrate and method of producing the same |
| EP1965423A2 (en) | 2007-02-28 | 2008-09-03 | Dowa Metaltech Co., Ltd. | Metal/ceramic bonding substrate and brazing filler metal for use therein |
| WO2013115359A1 (ja) | 2012-02-01 | 2013-08-08 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、および銅部材接合用ペースト |
| WO2014088025A1 (ja) | 2012-12-06 | 2014-06-12 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、銅板接合用ペースト、及び接合体の製造方法 |
| JP2014187411A (ja) * | 2012-02-01 | 2014-10-02 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト |
| JP2016058706A (ja) * | 2014-09-10 | 2016-04-21 | Ｊｘ金属株式会社 | 金属セラミック接合基板及び、その製造方法 |
| WO2020111256A1 (ja) * | 2018-11-30 | 2020-06-04 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
-
1984
- 1984-02-24 JP JP3262784A patent/JPH0697671B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246750A (ja) * | 1988-08-09 | 1990-02-16 | Toshiba Corp | 窒化アルミニゥム・メタライズ基板 |
| EP0466363A1 (en) * | 1990-07-10 | 1992-01-15 | Iowa State University Research Foundation, Inc. | High power semiconductor device with integral heat sink |
| US5561321A (en) * | 1992-07-03 | 1996-10-01 | Noritake Co., Ltd. | Ceramic-metal composite structure and process of producing same |
| JPH08509844A (ja) * | 1993-05-07 | 1996-10-15 | シーメンス アクチエンゲゼルシャフト | 緩衝層を有する電力半導体素子 |
| EP0789397A2 (en) | 1996-02-07 | 1997-08-13 | Hitachi, Ltd. | Circuit board and semiconductor device using the circuit board |
| US6261703B1 (en) | 1997-05-26 | 2001-07-17 | Sumitomo Electric Industries, Ltd. | Copper circuit junction substrate and method of producing the same |
| EP0915512A2 (en) * | 1997-11-07 | 1999-05-12 | Denki Kagaku Kogyo Kabushiki Kaisha | Ceramic substrate having a metal circuit |
| EP0915512A3 (en) * | 1997-11-07 | 2000-05-17 | Denki Kagaku Kogyo Kabushiki Kaisha | Ceramic substrate having a metal circuit |
| EP1965423A2 (en) | 2007-02-28 | 2008-09-03 | Dowa Metaltech Co., Ltd. | Metal/ceramic bonding substrate and brazing filler metal for use therein |
| WO2013115359A1 (ja) | 2012-02-01 | 2013-08-08 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、および銅部材接合用ペースト |
| JP2014187411A (ja) * | 2012-02-01 | 2014-10-02 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト |
| KR20140127228A (ko) | 2012-02-01 | 2014-11-03 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트 |
| US9504144B2 (en) | 2012-02-01 | 2016-11-22 | Mitsubishi Materials Corporation | Power module substrate, power module substrate with heat sink, power module, method of manufacturing power module substrate, and copper member-bonding paste |
| US10375825B2 (en) | 2012-02-01 | 2019-08-06 | Mitsubishi Materials Corporation | Power module substrate, power module substrate with heat sink, power module, method of manufacturing power module substrate, and copper member-bonding paste |
| WO2014088025A1 (ja) | 2012-12-06 | 2014-06-12 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、銅板接合用ペースト、及び接合体の製造方法 |
| KR20150092150A (ko) | 2012-12-06 | 2015-08-12 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 동판 접합용 페이스트, 및 접합체의 제조 방법 |
| JP2016058706A (ja) * | 2014-09-10 | 2016-04-21 | Ｊｘ金属株式会社 | 金属セラミック接合基板及び、その製造方法 |
| WO2020111256A1 (ja) * | 2018-11-30 | 2020-06-04 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
| JPWO2020111256A1 (ja) * | 2018-11-30 | 2021-10-14 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697671B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60177635A (ja) | 良熱伝導性基板の製造方法 | |
| US5981085A (en) | Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same | |
| JPS60177634A (ja) | パワ−半導体モジユ−ル基板の製造方法 | |
| EP1430007B1 (en) | Brazeable matallizations for diamond components | |
| JP3338495B2 (ja) | 半導体モジュール | |
| JPH07202063A (ja) | セラミックス回路基板 | |
| US4757934A (en) | Low stress heat sinking for semiconductors | |
| US20030030141A1 (en) | Laminated radiation member, power semiconductor apparatus, and method for producing the same | |
| KR20050105168A (ko) | 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 | |
| JPH0586662B2 (ja) | ||
| JP2002203930A (ja) | 半導体素子用放熱性部品及び半導体装置 | |
| US6699571B1 (en) | Devices and methods for mounting components of electronic circuitry | |
| US5567985A (en) | Electronic apparatus with compliant metal chip-substrate bonding layer(s) | |
| KR20190045833A (ko) | 소자 서브마운트 및 이의 제조 방법 | |
| JPH0518477B2 (ja) | ||
| JPH0133278B2 (ja) | ||
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2519402B2 (ja) | パワ―半導体モジュ―ル基板の製造方法 | |
| US10804236B2 (en) | Power electronic assemblies with high purity aluminum plated substrates | |
| JPS639665B2 (ja) | ||
| JPH10138052A (ja) | 少なくとも１つの金属基板にダイヤモンド基板を結合させる方法 | |
| US20220068753A1 (en) | Electronic power package and heat sink/cold rail arrangement | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPH0834265B2 (ja) | 良熱伝導性基板 | |
| JP2503774B2 (ja) | 半導体装置用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |