JPH0697671B2 - パワー半導体モジユール基板の製造方法 - Google Patents
パワー半導体モジユール基板の製造方法Info
- Publication number
- JPH0697671B2 JPH0697671B2 JP3262784A JP3262784A JPH0697671B2 JP H0697671 B2 JPH0697671 B2 JP H0697671B2 JP 3262784 A JP3262784 A JP 3262784A JP 3262784 A JP3262784 A JP 3262784A JP H0697671 B2 JPH0697671 B2 JP H0697671B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- aln
- power semiconductor
- semiconductor module
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Laminated Bodies (AREA)
- Ceramic Products (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はパワー半導体モジュール基板の製造方法の改良
に関する。
に関する。
近年、パワー半導体素子に対する高密度集積化、ハイブ
リッド化、更には大電流の制御など、種々の要求が高ま
っている。こうした要求を達成しようとすると、半導体
素子より発生する多量の熱が問題となる。このため、発
生する多量の熱を放出して半導体素子の温度上昇を防ぐ
必要がある。
リッド化、更には大電流の制御など、種々の要求が高ま
っている。こうした要求を達成しようとすると、半導体
素子より発生する多量の熱が問題となる。このため、発
生する多量の熱を放出して半導体素子の温度上昇を防ぐ
必要がある。
このようなことから、従来、放熱基板を用いた第１図に
示すパワー半導体モジュールが多用されている。即ち第
１図中の１はCu等からなるヒートシンクであり、このヒ
ートシンク１上には後記熱拡散板との絶縁を図るための
Al2O3からなる第１絶縁板Z1が半田層３を介して接合さ
れている。この絶縁板Z1上には熱拡散板４が半田層３を
介して接合されている。また、この熱拡散板４上には実
装すべき半導体素子５との絶縁を図るためのAl2O3から
なる第２絶縁板Z2が半田層３を介して接合されている。
そして、これら絶縁板Z2上には半導体素子５が半田層３
を介して夫々接合されている。なお、図中の６は第1,第
２の絶縁板Z1,Z2と半田層３の間に形成された接合層で
ある。
示すパワー半導体モジュールが多用されている。即ち第
１図中の１はCu等からなるヒートシンクであり、このヒ
ートシンク１上には後記熱拡散板との絶縁を図るための
Al2O3からなる第１絶縁板Z1が半田層３を介して接合さ
れている。この絶縁板Z1上には熱拡散板４が半田層３を
介して接合されている。また、この熱拡散板４上には実
装すべき半導体素子５との絶縁を図るためのAl2O3から
なる第２絶縁板Z2が半田層３を介して接合されている。
そして、これら絶縁板Z2上には半導体素子５が半田層３
を介して夫々接合されている。なお、図中の６は第1,第
２の絶縁板Z1,Z2と半田層３の間に形成された接合層で
ある。
しかしながら、従来のパワー半導体モジュールに用いら
れる放熱基板は同第１図に示す如く非常に複雑となる欠
点があった。これは第1,第２の絶縁板Z1,Z2を構成するA
l2O3は耐電圧が100kV/cmと良好であるものの、熱伝導率
が20W/m・℃と低いために、放熱と絶縁の両機能をCuとA
l2O3の両材料を用いて満足させる必要があるからであ
る。
れる放熱基板は同第１図に示す如く非常に複雑となる欠
点があった。これは第1,第２の絶縁板Z1,Z2を構成するA
l2O3は耐電圧が100kV/cmと良好であるものの、熱伝導率
が20W/m・℃と低いために、放熱と絶縁の両機能をCuとA
l2O3の両材料を用いて満足させる必要があるからであ
る。
一方、最近窒化アルミニウム（AlN）は耐電圧（140-170
kV/cm）と熱伝導率（60W/m・℃）が共に優れていること
に着目し、これをCu部材に接合してモジュール基板を造
ることが試みられている。しかしながら、AlNはろう材
に対する濡れ性が劣るため、銀ろう材等でAlN部材とCu
部材を接合しようとしても充分な接合強度を得ることは
ほとんど困難であった。
kV/cm）と熱伝導率（60W/m・℃）が共に優れていること
に着目し、これをCu部材に接合してモジュール基板を造
ることが試みられている。しかしながら、AlNはろう材
に対する濡れ性が劣るため、銀ろう材等でAlN部材とCu
部材を接合しようとしても充分な接合強度を得ることは
ほとんど困難であった。
またTi及びZrのような活性金属を用いた接合により強固
に接合されてなるパワー半導体モジュール基板が知られ
ている。このようなパワー半導体モジュール基板におい
てはAlNとCuの熱膨脹係数（Cu:17×10-6／℃,AlN:4×10
-6／℃）が大きく異なるため、部合部の温度上昇や下降
に伴い接合部に大きな応力が生じる。しかるに接合部に
活性金属とCuの合金層が厚く存在すると、これらの合金
は硬く変形しにくいため、応力の緩和作用が小さく、Al
N部材に応力が加わってクラックが発生する問題点があ
るのみならず接合部の合金層が加熱溶融時に外部までは
みだし広がり、そのためCu部材間の絶縁性を低下させ、
半導体モジュール基板としての機能を損なうことになる
問題があった。
に接合されてなるパワー半導体モジュール基板が知られ
ている。このようなパワー半導体モジュール基板におい
てはAlNとCuの熱膨脹係数（Cu:17×10-6／℃,AlN:4×10
-6／℃）が大きく異なるため、部合部の温度上昇や下降
に伴い接合部に大きな応力が生じる。しかるに接合部に
活性金属とCuの合金層が厚く存在すると、これらの合金
は硬く変形しにくいため、応力の緩和作用が小さく、Al
N部材に応力が加わってクラックが発生する問題点があ
るのみならず接合部の合金層が加熱溶融時に外部までは
みだし広がり、そのためCu部材間の絶縁性を低下させ、
半導体モジュール基板としての機能を損なうことになる
問題があった。
本発明は前記問題点を解決した簡素化された構造で、か
つ良好な絶縁耐圧を有することはもとより放熱特性の優
れたパワー半導体モジュール基板の製造方法を提供しよ
うとするものである。
つ良好な絶縁耐圧を有することはもとより放熱特性の優
れたパワー半導体モジュール基板の製造方法を提供しよ
うとするものである。
本発明者らは、電気絶縁性及び熱伝導性が優れているも
のの、ろう材等との濡れ性の悪いAlNに対する接合法に
ついて鋭意研究を重ねた結果、パワー半導体モジュール
基板に適した製造方法として、厚さ0.5μｍから10μｍ
のTi層をAlN部材とCu部材の間に介在させ、加熱溶融す
ることにより、良好な濡れ性を有し、さらに溶融材が接
合外部まではみ出し広がらないことを究明し、該接合材
を用いてAlN部材とCu部材を接合することによって、接
合強度が高く、既述の如く簡素化された構造で放熱特性
の優れたパワー半導体モジュール基板の製造方法を見い
出した。
のの、ろう材等との濡れ性の悪いAlNに対する接合法に
ついて鋭意研究を重ねた結果、パワー半導体モジュール
基板に適した製造方法として、厚さ0.5μｍから10μｍ
のTi層をAlN部材とCu部材の間に介在させ、加熱溶融す
ることにより、良好な濡れ性を有し、さらに溶融材が接
合外部まではみ出し広がらないことを究明し、該接合材
を用いてAlN部材とCu部材を接合することによって、接
合強度が高く、既述の如く簡素化された構造で放熱特性
の優れたパワー半導体モジュール基板の製造方法を見い
出した。
即ち、本発明のパワー半導体モジュール基板の製造方法
はAlN部材とCu部材とを厚さ0.5μｍから10μｍのTi層を
用いて接合してなるものである。
はAlN部材とCu部材とを厚さ0.5μｍから10μｍのTi層を
用いて接合してなるものである。
次に本発明のパワー半導体モジュール基板の製造方法を
説明する。まず、AlN部材とCu部材の接合部に厚さ0.5μ
ｍから10μｍのTi層を介在させる。この工程において、
Ti層を接合部に介在させる手法としては、Tiの金属箔を
用いて介在させる方法、或はTiをスパッタリング法、蒸
着法、めっき法等によりAlN部材又はCu部材に堆積して
介在させる方法を採用し得る。
説明する。まず、AlN部材とCu部材の接合部に厚さ0.5μ
ｍから10μｍのTi層を介在させる。この工程において、
Ti層を接合部に介在させる手法としては、Tiの金属箔を
用いて介在させる方法、或はTiをスパッタリング法、蒸
着法、めっき法等によりAlN部材又はCu部材に堆積して
介在させる方法を採用し得る。
Ti層が0.5μｍ未満であるとAlN部材とCu部材の高い接合
強度が得られず、また10μｍを超えると加熱溶融時に溶
融材が接合部、外部まではみ出し広がり、半導体モジュ
ール基板としての機能を損なうことになる。
強度が得られず、また10μｍを超えると加熱溶融時に溶
融材が接合部、外部まではみ出し広がり、半導体モジュ
ール基板としての機能を損なうことになる。
スパッタリング法、蒸着法等によるTiの堆積は、AlN部
材、Cu部材いずれに行なっても良いがCu部材堆積する方
法が、工程上容易であり、かつ安定した接合材を得るこ
とができる。
材、Cu部材いずれに行なっても良いがCu部材堆積する方
法が、工程上容易であり、かつ安定した接合材を得るこ
とができる。
次いで、AlN部材とCu部材の接合部を真空雰囲気或いは
不活性雰囲気中にて加熱する。この工程において、基本
的には圧力を加えなくともよいが、必要に応じて０〜1k
g/mm2の低圧を加えて加熱してもよい。加熱温度はCu部
材の融点より低いことが必要である。具体的には、880
〜1082℃の範囲で加熱すればよい。こうした熱処理によ
りAlN部材とCu部材の間に、Ti-Cuの合金融液が生成さ
れ、この後冷却することによりAlN部材とCu部材とが強
固に接合され、さらにTi-Cu合金融液が接合部外部まで
はみ出し広がることなく、接合されたパワー半導体モジ
ュール基板が得られる。
不活性雰囲気中にて加熱する。この工程において、基本
的には圧力を加えなくともよいが、必要に応じて０〜1k
g/mm2の低圧を加えて加熱してもよい。加熱温度はCu部
材の融点より低いことが必要である。具体的には、880
〜1082℃の範囲で加熱すればよい。こうした熱処理によ
りAlN部材とCu部材の間に、Ti-Cuの合金融液が生成さ
れ、この後冷却することによりAlN部材とCu部材とが強
固に接合され、さらにTi-Cu合金融液が接合部外部まで
はみ出し広がることなく、接合されたパワー半導体モジ
ュール基板が得られる。
なお、上記加熱工程において、更に加熱を続行して合金
融液をCu部材に拡散させてもよい。このような方法を行
なうことによって、熱衝撃によるAlN部材のクラック発
生を防止したパワー半導体モジュール基板を得ることが
出来る。即ち、CuとAlNとは熱膨脹係数（Cu:17×10-6／
℃,AlN:4×10-6／℃）が大きく異なるため、接合部の温
度が上昇したり、下降したりすると、その接合部に大き
な応力が生じる。この場合、Cuはその硬度が低く、柔か
いため前記応力により容易に変形して応力を緩和し易
い。これに対しTi-Cu合金層は、Cuに比較し硬く、変形
し難いため接合部に合金層が厚く存在すると、応力の緩
和作用が小さく、AlN部材に応力が加わってクラックが
発生するものと考える。このようなことから、接合層の
厚さを著しく薄くするか或いはほとんど存在しない状態
にすることによって、AlNの熱衝撃によるクラック発生
を防止することが出来る。すなわち、本発明による厚さ
0.5〜10μｍのTi層を用いることにより、著しく薄い接
合層が得ることができ、さらに既述の如く接合部の合金
をCu部材に拡散してその合金層の厚さをほとんど存在し
ない状態にすることが、比較的短時間の拡散処理で容易
に行なえる。
融液をCu部材に拡散させてもよい。このような方法を行
なうことによって、熱衝撃によるAlN部材のクラック発
生を防止したパワー半導体モジュール基板を得ることが
出来る。即ち、CuとAlNとは熱膨脹係数（Cu:17×10-6／
℃,AlN:4×10-6／℃）が大きく異なるため、接合部の温
度が上昇したり、下降したりすると、その接合部に大き
な応力が生じる。この場合、Cuはその硬度が低く、柔か
いため前記応力により容易に変形して応力を緩和し易
い。これに対しTi-Cu合金層は、Cuに比較し硬く、変形
し難いため接合部に合金層が厚く存在すると、応力の緩
和作用が小さく、AlN部材に応力が加わってクラックが
発生するものと考える。このようなことから、接合層の
厚さを著しく薄くするか或いはほとんど存在しない状態
にすることによって、AlNの熱衝撃によるクラック発生
を防止することが出来る。すなわち、本発明による厚さ
0.5〜10μｍのTi層を用いることにより、著しく薄い接
合層が得ることができ、さらに既述の如く接合部の合金
をCu部材に拡散してその合金層の厚さをほとんど存在し
ない状態にすることが、比較的短時間の拡散処理で容易
に行なえる。
なお、本発明のパワー半導体モジュール基板を得るため
の製造方法を用いるならば、他の高熱伝導性セラミック
ス材料、例えば炭化珪素（SiC）とCuとの接合でも強固
でかつ良好な接合材を得ることができる。
の製造方法を用いるならば、他の高熱伝導性セラミック
ス材料、例えば炭化珪素（SiC）とCuとの接合でも強固
でかつ良好な接合材を得ることができる。
以上詳述した如く本発明方法によれば簡素化された構造
で、良好な絶縁耐圧を有することは、もとより放熱特性
の優れたパワー半導体モジュール基板を提供できる。
で、良好な絶縁耐圧を有することは、もとより放熱特性
の優れたパワー半導体モジュール基板を提供できる。
以下、本発明の実施例と図面を参照して説明する。
実施例１ まず蒸着法にてTiを１μｍ堆積した複数枚のCu板12と、
絶縁板、放熱板及びシートシンクを兼ねたAlN板とをト
リクレン及びアセトンで洗浄して脱脂した後、蒸着面を
接合面として、２×10-5torrの真空度に保持したホット
プレス中にセットした。つづいて、AlN板11と複数枚のC
u板12間に上下方向から0.1kg/mm2の圧力を加え、高周波
加熱により接合部を990℃に10分間保持しTi-Cu合金融液
を生成した。加熱後アルゴンガス雰囲気中で冷却して第
２図に示す如くAlN板11にCu12をTi-Cuの合金層13を介し
て接合した構造のパワー半導体モジュール基板14を得
た。
絶縁板、放熱板及びシートシンクを兼ねたAlN板とをト
リクレン及びアセトンで洗浄して脱脂した後、蒸着面を
接合面として、２×10-5torrの真空度に保持したホット
プレス中にセットした。つづいて、AlN板11と複数枚のC
u板12間に上下方向から0.1kg/mm2の圧力を加え、高周波
加熱により接合部を990℃に10分間保持しTi-Cu合金融液
を生成した。加熱後アルゴンガス雰囲気中で冷却して第
２図に示す如くAlN板11にCu12をTi-Cuの合金層13を介し
て接合した構造のパワー半導体モジュール基板14を得
た。
得られたモジュール基板14はAlN板11とCu板12とが合金
層13により強固に接合されかつ、合金層が接合部より、
はみ出し広がっていないものであった。
層13により強固に接合されかつ、合金層が接合部より、
はみ出し広がっていないものであった。
また前記モジュール基板14のCu板12に第３図に示す如く
半導体素子15をPb-Sn系半田16を介して実装したとこ
ろ、半導体素子15からの多量を熱をCu板12及びAlN板11
より良好に放出できるパワー半導体モジュールを得るこ
とができた。
半導体素子15をPb-Sn系半田16を介して実装したとこ
ろ、半導体素子15からの多量を熱をCu板12及びAlN板11
より良好に放出できるパワー半導体モジュールを得るこ
とができた。
実施例２ まず、複数板のCu板及びCu製熱拡散板17の接合面に蒸着
法によって、Tiを１μｍ堆積した後、AlN板と共にトリ
クレン及びアセトンで脱脂し、２×10-5torrの真空度に
保持したホットプレス中にセットした。ひきつづき上方
のCu板12と下方の熱拡散板17の間に上下方向から0.1kg/
mm2の圧力を加え、高周波加熱によりAlN板１とCu板12及
びAlN板１と熱拡散板17の接合部を990℃に10分間保持
し、Ti-Cu合金融液を生成しこの後アルゴンガス雰囲気
中で冷却してAlN板11の上面にCu板12をAlN板11の下面に
熱拡散板17を、夫々Ti-Cu合金層13′を介して接合し
た。次いで熱拡散板17の下面にCu製ヒートシンク18をPd
-Sn系半田16を介して接合し、第４図に示すパワー半導
体モジュール基板14′を製造した。
法によって、Tiを１μｍ堆積した後、AlN板と共にトリ
クレン及びアセトンで脱脂し、２×10-5torrの真空度に
保持したホットプレス中にセットした。ひきつづき上方
のCu板12と下方の熱拡散板17の間に上下方向から0.1kg/
mm2の圧力を加え、高周波加熱によりAlN板１とCu板12及
びAlN板１と熱拡散板17の接合部を990℃に10分間保持
し、Ti-Cu合金融液を生成しこの後アルゴンガス雰囲気
中で冷却してAlN板11の上面にCu板12をAlN板11の下面に
熱拡散板17を、夫々Ti-Cu合金層13′を介して接合し
た。次いで熱拡散板17の下面にCu製ヒートシンク18をPd
-Sn系半田16を介して接合し、第４図に示すパワー半導
体モジュール基板14′を製造した。
得られたモジュール基板14′はAlN板11とCu板12及びAlN
板11と熱拡散板17が夫々合金層13′により強固に接合さ
れ、また合金層13′の接合部外へのはみだし広がりのな
いものであった。
板11と熱拡散板17が夫々合金層13′により強固に接合さ
れ、また合金層13′の接合部外へのはみだし広がりのな
いものであった。
また、前記モジュール基板14′のCu板12に第５図に示す
如く半導体素子15をPd-Sn系半田16を介して実装したと
ころ半導体素子15からの多量の熱をCu板12、AlN板11、
熱拡散板17及びヒートシンク18より良好に放出できるパ
ワー半導体モジュールを得ることができた。
如く半導体素子15をPd-Sn系半田16を介して実装したと
ころ半導体素子15からの多量の熱をCu板12、AlN板11、
熱拡散板17及びヒートシンク18より良好に放出できるパ
ワー半導体モジュールを得ることができた。
実施例３ まず、蒸着法にてTiを２μｍ堆積したAlN板と、複数枚
のCu板とをトリクレン及びアセトンで、洗浄して脱脂し
た後、蒸着面を接合面として２×10-5torrの真空度に保
持したホットプレス中にセットした。つづいてAlN板と
複数枚のCu板間に上下方向から、0.01kg/mm2の圧力を加
え、高周波加熱により接合部を990℃に10分間保持しTi-
Cuの合金融液を生成した。加熱後アルゴン雰囲気中で冷
却して、AlN板にCu板をTi-Cu合金層を介して接合した構
造のパワー半導体モジュール基板を得た。
のCu板とをトリクレン及びアセトンで、洗浄して脱脂し
た後、蒸着面を接合面として２×10-5torrの真空度に保
持したホットプレス中にセットした。つづいてAlN板と
複数枚のCu板間に上下方向から、0.01kg/mm2の圧力を加
え、高周波加熱により接合部を990℃に10分間保持しTi-
Cuの合金融液を生成した。加熱後アルゴン雰囲気中で冷
却して、AlN板にCu板をTi-Cu合金層を介して接合した構
造のパワー半導体モジュール基板を得た。
得られたモジュール基板はAlN板とCu板とが合金層によ
り強固に接合され、かつ合金層が接合部よりはみ出し広
がっていないものであった。
り強固に接合され、かつ合金層が接合部よりはみ出し広
がっていないものであった。
また前記モジュール基板のCu板に、半導体素子をPb-Sn
系半田を介して実装したところ半導体素子からの多量の
熱をCu板及びAlN板より良好に放出できるパワー半導体
モジュールを得ることができた。
系半田を介して実装したところ半導体素子からの多量の
熱をCu板及びAlN板より良好に放出できるパワー半導体
モジュールを得ることができた。
第１図は従来の放熱基板を有するパワー半導体モジュー
ルを示す断面図，第２図は本発明の実施例１におけるパ
ワー半導体モジュール基板を示す断面図，第３図は第２
図のモジュール基板に半導体素子を実装したパワー半導
体モジュールの断面図、第４図は本発明例３におけるパ
ワー半導体モジュール基板を示す断面図、第５図は第４
図のモジュール基板に半導体素子を実装したパワー半導
体モジュールの断面部である。 11……AlN板、12……Cu板、13,13′……合金層、14,1
4′……パワー半導体モジュール基板、15……半導体素
子、16……半田、17……熱拡散板、18……ヒートシン
ク。
ルを示す断面図，第２図は本発明の実施例１におけるパ
ワー半導体モジュール基板を示す断面図，第３図は第２
図のモジュール基板に半導体素子を実装したパワー半導
体モジュールの断面図、第４図は本発明例３におけるパ
ワー半導体モジュール基板を示す断面図、第５図は第４
図のモジュール基板に半導体素子を実装したパワー半導
体モジュールの断面部である。 11……AlN板、12……Cu板、13,13′……合金層、14,1
4′……パワー半導体モジュール基板、15……半導体素
子、16……半田、17……熱拡散板、18……ヒートシン
ク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 達雄 神奈川県川崎市幸区小向東芝町１ 東京芝 浦電気株式会社総合研究所内 (72)発明者 堀 昭男 神奈川県川崎市幸区小向東芝町１ 東京芝 浦電気株式会社総合研究所内 (56)参考文献 特開 昭58−48926（ＪＰ，Ａ) 特開 昭58−91088（ＪＰ，Ａ)
Claims (1)
- 【請求項１】窒化アルミニウム（AlN）部材と銅（Cu）
部材との間に、厚さ0.5μｍから10μｍのチタン（Ti）
層を介在せしめ、加熱により前記窒化アルミニウム（Al
N）部材と銅（Cu）部材とを接合する事を特徴としたパ
ワー半導体モジュール基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262784A JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262784A JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60177634A JPS60177634A (ja) | 1985-09-11 |
| JPH0697671B2 true JPH0697671B2 (ja) | 1994-11-30 |
Family
ID=12364084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262784A Expired - Fee Related JPH0697671B2 (ja) | 1984-02-24 | 1984-02-24 | パワー半導体モジユール基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697671B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246750A (ja) * | 1988-08-09 | 1990-02-16 | Toshiba Corp | 窒化アルミニゥム・メタライズ基板 |
| US5057908A (en) * | 1990-07-10 | 1991-10-15 | Iowa State University Research Foundation, Inc. | High power semiconductor device with integral heat sink |
| US5561321A (en) * | 1992-07-03 | 1996-10-01 | Noritake Co., Ltd. | Ceramic-metal composite structure and process of producing same |
| DE4315272A1 (de) * | 1993-05-07 | 1994-11-10 | Siemens Ag | Leistungshalbleiterbauelement mit Pufferschicht |
| DE69728919T2 (de) | 1996-02-07 | 2005-04-14 | Hitachi, Ltd. | Schaltungsplatine und Halbleiterbauteil mit dieser |
| US6261703B1 (en) | 1997-05-26 | 2001-07-17 | Sumitomo Electric Industries, Ltd. | Copper circuit junction substrate and method of producing the same |
| US6197435B1 (en) * | 1997-11-07 | 2001-03-06 | Denki Kagaku Kogyo Kabushiki Kaisha | Substrate |
| JP5128829B2 (ja) | 2007-02-28 | 2013-01-23 | Ｄｏｗａメタルテック株式会社 | 金属−セラミックス接合基板およびそれに用いるろう材 |
| JP2013179263A (ja) * | 2012-02-01 | 2013-09-09 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
| KR102078891B1 (ko) | 2012-02-01 | 2020-02-18 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트 |
| JP6056432B2 (ja) | 2012-12-06 | 2017-01-11 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法 |
| JP6456676B2 (ja) * | 2014-09-10 | 2019-01-23 | Ｊｘ金属株式会社 | 金属セラミック接合基板及び、その製造方法 |
| US11823966B2 (en) * | 2018-11-30 | 2023-11-21 | Kyocera Corporation | Wiring substrate, electronic device, and electronic module |
-
1984
- 1984-02-24 JP JP3262784A patent/JPH0697671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60177634A (ja) | 1985-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0810710B2 (ja) | 良熱伝導性基板の製造方法 | |
| US4875284A (en) | Process for producing a package for packing semiconductor devices | |
| JPH0697671B2 (ja) | パワー半導体モジユール基板の製造方法 | |
| EP1430007B1 (en) | Brazeable matallizations for diamond components | |
| JPH0586662B2 (ja) | ||
| JPH05347469A (ja) | セラミックス回路基板 | |
| JPH0867978A (ja) | スパッタリング用ターゲットのはんだ付け方法 | |
| US6699571B1 (en) | Devices and methods for mounting components of electronic circuitry | |
| EP0455229B1 (en) | Ceramic substrate used for an electric or electronic circuit | |
| JPH0133278B2 (ja) | ||
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2519402B2 (ja) | パワ―半導体モジュ―ル基板の製造方法 | |
| US5380598A (en) | Solder joint | |
| JPH0518477B2 (ja) | ||
| US4921158A (en) | Brazing material | |
| JP2503775B2 (ja) | 半導体装置用基板 | |
| JP2503778B2 (ja) | 半導体装置用基板 | |
| JPH0834265B2 (ja) | 良熱伝導性基板 | |
| JPH1041443A (ja) | 半導体装置 | |
| JPH10138052A (ja) | 少なくとも１つの金属基板にダイヤモンド基板を結合させる方法 | |
| JP2503779B2 (ja) | 半導体装置用基板 | |
| JP2503774B2 (ja) | 半導体装置用基板 | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JP2567442B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |