JPS6370545A - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS6370545A
JPS6370545A JP21392986A JP21392986A JPS6370545A JP S6370545 A JPS6370545 A JP S6370545A JP 21392986 A JP21392986 A JP 21392986A JP 21392986 A JP21392986 A JP 21392986A JP S6370545 A JPS6370545 A JP S6370545A
Authority
JP
Japan
Prior art keywords
sintered body
semiconductor package
ceramic sintered
aluminum nitride
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21392986A
Other languages
English (en)
Inventor
Takashi Fukumaki
服巻 孝
Rikuo Kamoshita
鴨志田 陸男
Hisanobu Okamura
久宣 岡村
Kyo Matsuzaka
松坂 矯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21392986A priority Critical patent/JPS6370545A/ja
Publication of JPS6370545A publication Critical patent/JPS6370545A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体パッケージに係り、特に、その構造部材
の一部分に高熱伝導、電気絶縁性AQN(窒化アルミニ
ウム)セラミックスを採用して熱放散特性を改善し、こ
れらの部材をTi、Zrの一種以上を含有したろう材で
接合したことを特徴とする半導体用セラミックスパッケ
ージの構造に関する。
〔従来の技術〕
少量のCaO,又は、Y x Osを含有するホットプ
レス焼結、あるいは、無加圧Al2N (窒化アルミニ
ウム)セラミックスの優九た熱伝導性及び電気絶縁性に
着目して、これを半導体パッケージの構成材料に採用す
ることは既に公知の技術である。
半導体、特に高集積密度LSIからの放熱を促進し、半
導体中のpn接合の温度を一定値以下に保持するため、
既にさまざまな冷却方式が提案されているが、特開昭5
3−102310号公報に示す熱伝導性基板では主要部
材にAQNセラミックスが使用されている。
しかし、Al2Nセラミックスと金属材料、あるいは、
AflNセラミックス同士、又は、AQNセラミックス
とA n x Oaセラミックス等を、半導体パッケー
ジに十分使用実績があり、安定して信頼性の高に接合技
術は未開発であり、上記公報の中にはAl2N表面にA
QzOs等を形成させてメタライズする方法が検討され
ている。しかし、この方法では、あらかじめ、AnNの
表面をメタライズを容易にするためにAQzOs膜を形
成する工程があり、次に、A A z Os膜と反応し
易い高融点金属化法、いわゆる1M OM uペースト
等によりメタライズ化(めっき処理も含む)を図る。そ
の後、AQNセラミックスと相手材を一般的なろう材を
用いて接合して構造体とする。
このように多くの工程が(必要とされる)という問題点
もあるが、パッケージの必要条件である十分な気密性(
例えば5 X 10−” atm−c c/S以下)が
必要であるという点でも、まだ十分なものではない。
〔発明が解決しようとする問題点〕
上記従来例ではAΩNセラミックスと金属。
A II Nセラミックス同士あるいは、Al2Nセラ
ミックスと他のセラミックスとを十分な気密性をもって
接合する接合技術が未確立であったため、高熱伝導・電
気絶縁性AΩNセラミックスの特性を十分活用するよう
に半導パッケージの構造を自由に選択できないという欠
点があった。
本発明はAQNセラミックスの表面をメタライゼーショ
ン(金属化)することなく、直接接合できる技術を用い
ることにより、AQNセラミックスを利用する構造の選
定が大幅に自由になった半導体用セラミックスパッケー
ジを提供することにある。
〔問題点を解決するための手段〕 本発明は、回路基板上に半導体チップをもち、この半導
体チップを外気から密閉する封止部材をもつ半導体パッ
ケージにおいて1回路基板と封止部材の少なくとも一方
の少なくとも一部が電気絶縁性非酸化物系セラミックス
焼結体により構成され、この焼結体の隣接部材との間が
Ti、あるいは、Zrの少なくとも一種を含有するろう
材によって接合されたものである。
前述のろう材はTi又はZrの他にMgt Hf。
A g p Cu t N l + Z n s Cd
 g S n g M n pMo、W及びFeからな
る群より選ばれた二種以上の元素から成る。
非酸化物系セラミックス焼結体は、窒化アルミニウムセ
ラミックス焼結体よりなることが好ましく、窒化アルミ
ニウムセラミックス焼結体はCa Oを0.5〜1.5
重量%、又は、Y x Oaを0.5〜2重量%含み、
熱伝導率140〜260W/m−″K、体積抵抗率≧1
×1012Ω”amをもつ窒化アルミニウムセラミック
ス焼結体よりなることが好ましい。
〔作用〕
例えばAΩNセラミックス同士の構成を組立てるには、
Ti粉末と3重量%とA g −Cu合金粉末97重量
%をジエチレングリコールとカルピトールのビヒクルで
ペースト状とし、このペーストろう材で接合する6 接合方法はA Q Nセラミックスの接合面に上記組成
のペーストを30〜100μmの厚さで塗り。
約100℃の炉中、又は1.ヒータ上で有機溶剤を蒸発
させる。次に、非酸化雰囲気、好ましくは8X 10”
torr以下の真空中で、約820℃に加熱をする。こ
の加熱によってAρNセラミックスとA I2Nセラミ
ックスはろう材を介して強固に、また、ち密に接合され
る。
このような組成のろう材を用いる場合は接合温度を極力
低くするために、AgとCuの芝晶点近傍を選び、そこ
へ、Tiの粉末を添加する形式を授った++ T xの
添加量は今迄の実験結果から1〜10重量%の範囲迄有
効であることが確認された。
以上の接合方法によりAQNセラミックスの表面にAQ
2011皮膜を形成することなく、A Q Nセラミッ
クスを直接接合できることが明らかとなった。
この基本構成を用いることにより、半導体パッケージの
構造を従来よりはるかに自由に構成することが可能とな
る。
〔実施例〕
以下、本発明の実施例について説明する。
第1図、第2図は本発明の代表的一実施例を示す、1は
アルミナ、又は、ムライト、又は、窒化アルミニウムセ
ラミックスよりなり、印刷焼成プロセスにより製造され
た多層回路基板である。2は高集積密度のLSIチップ
(Siチップ)で、例えば、95重量%Pb−5重量%
Snといった組成をもつはんだボール3(複数)を介し
て多層回路基板1に接続されている。7はSiチップの
背面上に接続された高熱伝導・電気絶縁性AflNセラ
ツクス製フィレフインィン)で、Siチップ2中に発生
した熱は下フィン7を通り同材質のAQNキャップ5に
一体的に形成されている上フィン6へと伝達される。
フレーム4はAΩNセラミックス、または、超硬合金(
WC粉末とコバルト粉末との焼結合金)である。第1図
のA部ではAQNセラミックス製のキャップ5とAQN
セラミックス製のフレーム4の間に重量で72%Agと
28%のCu合金粉末を97%としてそれに3%のTi
を添加したペースト状のろう材を厚さ100μm ”J
 [するとともにフレームのB部側にも同じろう材を設
置し、続いて100℃のヒータで乾燥させる。次に、2
×1O−6torrの真空中で820℃に加熱して直接
接合した。なお、接合後のろう材8の厚みは約50μm
であった。また、この接合によりフレームのB部には、
同じろう材によるメタライズ層26が形成される。
なお、超硬合金製のフレームには予めNiめつきを施し
ておきその後、ろう材でこれもまた直接接合を行った。
ろう体条件は2 X 10−’torr真空中で800
℃に加熱して接合した。この二種の接合はろうのぬれ性
は極めて良好で、かつ、熱歪は極めて少なく、Haガス
9のリークの恐れ等のない極めて健全な部材が得られた
一方、多廖回路基板1上には、はんだボール3を介して
複数個のSiチップ2を接続した。なお、この多層回路
基板の外周部には、第2図(第1図の■部拡大図)に示
すようにはんだ何月メタライゼーションM10が形成さ
れている。このメタライゼーションには、アルミナ、ム
ライトにはM。
−M n @を、窒化アルコニウムには3%Ti添加の
Ag−Cu合金ろうを用いた。このアルミナ基板1と、
A部の接合に用いたTi+AgtCuペーストろうによ
るものと同じろう材でメタライズM26が形成されたフ
レーム4の部材とを組合せ、Heガス中で、はんだボー
ル3が再溶融しない温度で溶融する別種のはんだ(例え
ば重量で60%5n−40%pbはんだ)を用いて、は
んだ付11を行ったeTx添加のろう相部はこのはんだ
付によって全く影響されず、従って、健全な接合部をも
つ冷却特性の優れた半導体パッケージを得ることができ
た。
第3図ないし第5図は本発明の他の実施例を示す、第4
図は第3図の■部拡大図、第5図は第3図のV部拡大図
である。12は高熱伝導・電気絶縁性のAQNセラミッ
クスの上に電気回路が形成されている基板であるやフレ
ーム13も、また、AQNセラミックスである。まず、
AflN回路基板にTi添加の銀ろう層14を形成し、
次いで、金属ペースト印刷の手法によりAuペーストで
AΩNセラミックス上に電気回路を形成した。このAQ
N回路基板12とフレーム13との間に実施例1と同じ
要領で、Ti+ Ag、cu金含有ペースト状ろう材を
設置して組立て、2X10−’torrの真空中で82
0℃でろう付15を行った。
次に、回路基板12のAuパッド上にA u −5i共
晶はんだ付の手法を用いてSi (LSI)チップ16
をはんだ付けし、LSIのパッド(複数)と回路基板上
の(複数)の間をAuワイヤを用いてワイヤボンディン
グ17を行った6一方。
Al2Nセラミックスのキやツブ18とA Q Nセラ
ミックスのフレーム13の外周の接合部に予めTi添加
の銀ろうでメタライズ層19を施して、その後、Nx+
Hxガス20中で低温はんだを用も)で、キャップ18
をはんだ付21した。
このような構造を採用することにより、Siチップ15
から熱除去性能の極めて優れたワイヤボンディング用半
導体パッケージをうることができた。
第6図は第3図の実施例を変形した他の実施例を示す。
そして、第7図に■部の拡大図を示す。
第3図との主な相違点は、22のアルミナセラミックス
多層回路基板とAΩNセラミックスのフレーム23がろ
う付によって接合されることである。
本実施例では、中間材24として500μmの厚さの純
Agの箔を用い、その接合方法は実施例1で示した同じ
要領で、純Ag箔の両接合面にTi添加のA g 、 
C: u含有のペーストを塗り、アルミンセラミックス
多層回路基板22とAQNセラミックスのフレーム23
との間にf1!し、Nz+10%H2中で、850℃に
加熱して接合した。
接合層は25及び26のTi、Ag、Cu等のろう層が
形成された。他のキャップとフレームは、第3区に示し
たように、低温はんだを用いてはんだ付した。
このような構成を採用することにより、ろう何時にAQ
zOδセラミックス回路基板とAflNセラミックスフ
レームとの材質差・寸法差からひき起される大きな熱応
力と熱歪とを吸収し、健全なろう付を行うことができる
ので、半導体パッケージの構造や構成材料の選定の自由
度を高め、且つ、ろう付の歩留りを高めることにより、
生産コストの引下げを図ることができる。
〔発明の効果〕
本発明によれば、窒化アルミニウムセラミックス焼結体
を用いた半導体パッケージの構造の選定が大福に自由に
なり、且つ、予めメタライズすることなく直接接合がで
きるので組立個所の信頼性が向上し、更に冷却特性の良
い半導体パッケージを設計することができる。
【図面の簡単な説明】
第1図、第2図はフレームに常圧焼結AQNまたはタン
グステンカーバイドを用い冷却フィンを設けた本発明の
一実施例の半導体パッケージの断面図、第3図ないし第
5図は多層回路基板に八〇Nを用いた半導体パッケージ
の断面図、第6図、第7図はAQzOs多層回路基板と
AΩNのフレームを用いた半導体パッケージの断面図で
ある。 名 IIS] 3    /jんたネール 4   フし−ム 5   キマγデ ム   ニブイン 7   丁フィン 10   !4回t6破メクライ乞−ンタン纂zfEr 第3 口 2σ−−Nztl−1z+7ス XI  −−−+すんfビイ正r 茶 6 回 第7 回

Claims (1)

  1. 【特許請求の範囲】 1、回路基板上に半導体チップを設け、前記半導体チッ
    プを外気から密閉する封止部材を設けた半導体パッケー
    ジにおいて、 前記回路基板と前記封止部材の少なくとも一方の少なく
    とも一部が電気絶縁性非酸化物系セラミックス焼結体に
    より構成され前記セラミックス焼結体とその隣接部材と
    の間がTiあるいはZrの少なくとも一種を含有するろ
    う材によつて接合されていることを特徴とする半導体パ
    ッケージ。 2、特許請求の範囲第1項において、 前記セラミックス焼結体が高熱伝導性、電気絶縁性の窒
    化アルミニウム焼結体よりなることを特徴とする半導体
    パッケージ。 3、特許請求の範囲第1項において、 前記封止部材の一部に前記半導体チップの放熱フィンを
    設け、前記放熱フィンが高熱伝導性、電気絶縁性の窒化
    アルミニウムセラミックス焼結体よりなることを特徴と
    する半導体パッケージ。 4、特許請求の範囲第3項において、 前記封止部材の残り部分がコバール、超硬合金又はAg
    により構成され、且つ、前記窒化アルミニウムセラミッ
    クス焼結体と接合される面がTiあるいはZrの少なく
    とも一種を含有するろう材層をもつことを特徴とする半
    導体パッケージ。 5、特許請求の範囲第1項において、 前記TiあるいはZrの少なくとも一種を含有するろう
    材の組成がTi、Zrの他にMg、Hf、Ag、Cu、
    Ni、Zn、Cd、Sn、Mn、Mo、W及びFeから
    なる群より選ばれた二種以上の元素からなることを特徴
    とする半導体パッケージ。 6、特許請求の範囲第1項において、 前記回路基板の前記半導体チップを搭載した部分がムラ
    イトセラミックス又はアルミナセラミックス焼結体によ
    り構成され、残りの部分が窒化アルミニウムセラミック
    ス焼結体により構成されることを特徴とする半導体パッ
    ケージ。 7、特許請求の範囲第6項において、 前記ムライトセラミックス又は前記アルミナセラミック
    ス焼結体と前記窒化アルミニウム焼結体とが接合される
    前記窒化アルミニウムの面にTiあるいはZrの少なく
    とも一種を含有するろう材によつてメタライゼーシヨン
    層を形成していることを特徴とする半導体パッケージ。 8、特許請求の範囲第2項、第3項または第6項におい
    て、 前記セラミックス焼結体が、CaOを0.5〜1.5重
    量%、又は、Y_2O_3を0.5〜2重量%含み、熱
    伝導率140〜260W/m・°K、体積抵抗率≧1×
    10^1^2Ω・cmをもつ窒化アルミニウム焼結体よ
    りなることを特徴とする半導体パッケージ。
JP21392986A 1986-09-12 1986-09-12 半導体パツケ−ジ Pending JPS6370545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21392986A JPS6370545A (ja) 1986-09-12 1986-09-12 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21392986A JPS6370545A (ja) 1986-09-12 1986-09-12 半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6370545A true JPS6370545A (ja) 1988-03-30

Family

ID=16647377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21392986A Pending JPS6370545A (ja) 1986-09-12 1986-09-12 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6370545A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644593A2 (en) * 1993-09-20 1995-03-22 Hitachi, Ltd. Semiconductor module
KR100389716B1 (ko) * 2000-07-21 2003-06-27 엘지전자 주식회사 프로젝터의 램프 어셈블리
WO2008128944A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Bauteil mit einem keramikkörper, dessen oberfläche metallisiert ist
WO2008128945A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Bauteil mit einem keramischen körper mit metallisierter oberfläche

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644593A2 (en) * 1993-09-20 1995-03-22 Hitachi, Ltd. Semiconductor module
EP0644593A3 (en) * 1993-09-20 1995-10-04 Hitachi Ltd Semiconductor device module.
US5705850A (en) * 1993-09-20 1998-01-06 Hitachi, Ltd. Semiconductor module
KR100389716B1 (ko) * 2000-07-21 2003-06-27 엘지전자 주식회사 프로젝터의 램프 어셈블리
WO2008128944A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Bauteil mit einem keramikkörper, dessen oberfläche metallisiert ist
WO2008128945A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Bauteil mit einem keramischen körper mit metallisierter oberfläche

Similar Documents

Publication Publication Date Title
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPS62287649A (ja) 半導体装置
JPS6370545A (ja) 半導体パツケ−ジ
JP6819385B2 (ja) 半導体装置の製造方法
JP3695706B2 (ja) 半導体パッケージ
JP3559457B2 (ja) ロウ材
JPH0518477B2 (ja)
JP2652014B2 (ja) 複合セラミック基板
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JP3559458B2 (ja) ロウ材
JPS63122253A (ja) 半導体パツケ−ジ
JPS63313841A (ja) 半導体パツケ−ジ
JP3463790B2 (ja) 配線基板
JPH0467784B2 (ja)
JP2687678B2 (ja) 半導体用セラミックスパッケージ
JP2759777B2 (ja) 半導体素子搭載部のセラミックの接合構造
JPH02226749A (ja) 高出力回路部品用ヒートシンク
JP2004134703A (ja) 端子付き回路基板
JPH02125456A (ja) 半導体装置及びその製造方法
JPH0481331B2 (ja)
JPH08125098A (ja) 半導体装置及びその製造方法
JPS59114845A (ja) 諸特性の改善された容器を用いた半導体装置
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPH08125080A (ja) 半導体装置及びその製造方法
JPH0448757A (ja) 半導体用パツケージ