JPS6286833A - セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ - Google Patents
セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージInfo
- Publication number
- JPS6286833A JPS6286833A JP60226776A JP22677685A JPS6286833A JP S6286833 A JPS6286833 A JP S6286833A JP 60226776 A JP60226776 A JP 60226776A JP 22677685 A JP22677685 A JP 22677685A JP S6286833 A JPS6286833 A JP S6286833A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic
- semiconductor substrate
- metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体基体搭載用セラミックパッケージ、特に
熱発生素子を高密度に集積した半導体集積回路基体を収
納するのに好適な高熱伝導性パッケージ及びその製法に
関する。
熱発生素子を高密度に集積した半導体集積回路基体を収
納するのに好適な高熱伝導性パッケージ及びその製法に
関する。
従来において、電子計算機では計算速度の速いことが要
求されるため、近年、限定された半導体基体中に発熱を
ともな−う半導体素子を多数個集積し、もって各素子間
の電気的連絡配線長を可及的に短縮した半導体装置、即
ち大規模集積回路(以下LSIと言う)チップが開発さ
れている。又、そのLSIチップを搭載し、同チップと
外部回路とを電気的中継接続しかつ同チップの収納容器
を兼ねる基板ないしパッケージも、多層かつ高密度に電
気配線され、もって中継接続配線長さ実質的に短縮され
てきている。この−例として、(1)特開昭57−12
6153号に開示されているように、アルミナ多層配線
基板の第1の・凹部にLSIチップをダイボンディング
領域を設け、この凹部上縁に階段状に設けられた第2の
凹部にワイヤボンディング用パッドを配設し、同パッド
から基板主表面に取付けられた外部端子に至るまでの電
気配線が上記基板内部に埋設される如くに設けられたL
SIパッケージが公知である。
求されるため、近年、限定された半導体基体中に発熱を
ともな−う半導体素子を多数個集積し、もって各素子間
の電気的連絡配線長を可及的に短縮した半導体装置、即
ち大規模集積回路(以下LSIと言う)チップが開発さ
れている。又、そのLSIチップを搭載し、同チップと
外部回路とを電気的中継接続しかつ同チップの収納容器
を兼ねる基板ないしパッケージも、多層かつ高密度に電
気配線され、もって中継接続配線長さ実質的に短縮され
てきている。この−例として、(1)特開昭57−12
6153号に開示されているように、アルミナ多層配線
基板の第1の・凹部にLSIチップをダイボンディング
領域を設け、この凹部上縁に階段状に設けられた第2の
凹部にワイヤボンディング用パッドを配設し、同パッド
から基板主表面に取付けられた外部端子に至るまでの電
気配線が上記基板内部に埋設される如くに設けられたL
SIパッケージが公知である。
この公知例では、LSIチップで生じた熱はダイボンデ
ィング接合界面と上記基板を経由してパッケージ外部に
放散されることを基本とする。しかしながら、多層配線
基板母材としてのアルミナは、LSIチップの発熱量が
少ない場合は熱伝導路担体として適用可能であるが、熱
伝導率20〜30W/m−K(室温〜100℃)と小さ
く発熱量の大きいチップに対しては熱伝導路としての役
割を十分果し得ない。
ィング接合界面と上記基板を経由してパッケージ外部に
放散されることを基本とする。しかしながら、多層配線
基板母材としてのアルミナは、LSIチップの発熱量が
少ない場合は熱伝導路担体として適用可能であるが、熱
伝導率20〜30W/m−K(室温〜100℃)と小さ
く発熱量の大きいチップに対しては熱伝導路としての役
割を十分果し得ない。
また、放熱問題を解決する手法の一例として、(2)ニ
レ・エム・マハリンガム(L、M。
レ・エム・マハリンガム(L、M。
Mahalingam)らによるソリッドステートテク
ノロジイ(Solid 5tata Technolo
gy) 、 167〜173頁、5月(1984年)に
おけるバイポーラデバイス パッケージング−エレクト
リカル、サーマル アンド メカニカル ストレス コ
ンシダレーション(B 1polar D avice
P ackaging −Elactrical、
Thermal、 and MechanicalSt
ress Con5idarations) と題す
る論文で、ピン グリッド アレイ パッケージ(P
in G ridArrayPackaga) (以
下PGAと略記)の熱放散性向上のため、チップをダイ
ボンディングするための凹部をベリリヤとアルミナとで
複合的に構成することを開示している。即ち、チップを
搭載する部分には熱伝導率(240W/m−k)の高い
ベリリヤを用い、そして中空部を有するアルミナにはワ
イヤポンディングパッド及び外部端子を配設すると共に
同パッドから外部端子に至る電気配線を施こし、終湯的
にチップから外部回路に至る中継電気配線用基板として
の役割を付与している。
ノロジイ(Solid 5tata Technolo
gy) 、 167〜173頁、5月(1984年)に
おけるバイポーラデバイス パッケージング−エレクト
リカル、サーマル アンド メカニカル ストレス コ
ンシダレーション(B 1polar D avice
P ackaging −Elactrical、
Thermal、 and MechanicalSt
ress Con5idarations) と題す
る論文で、ピン グリッド アレイ パッケージ(P
in G ridArrayPackaga) (以
下PGAと略記)の熱放散性向上のため、チップをダイ
ボンディングするための凹部をベリリヤとアルミナとで
複合的に構成することを開示している。即ち、チップを
搭載する部分には熱伝導率(240W/m−k)の高い
ベリリヤを用い、そして中空部を有するアルミナにはワ
イヤポンディングパッド及び外部端子を配設すると共に
同パッドから外部端子に至る電気配線を施こし、終湯的
にチップから外部回路に至る中継電気配線用基板として
の役割を付与している。
上記ベリリヤには、チップ搭載面の反対側の面に放熱フ
ィンが熱的に係合されている。
ィンが熱的に係合されている。
上記構造では、熱発生部のジャンクションからケースと
してのペリリヤ板外面に至るまでの熱抵抗が約1℃/W
であり、ベリリヤ板をアルミナ板で代替した場合の約3
.5℃/Wに比べ優れた放熱性を有する。又、上記構造
では高い気密性を確保し後続の熱的プロセスに対する耐
力を確保する観点から、上記ベリリヤ板とアルミナ基板
は銀ろう付げによって一体化されるが一般的である。同
構成は熱膨張係数が近似(ベリリヤ:8X10−”/℃
、アルミナ: 7 X 10−’/”Coいずれも室温
〜400℃)し、しかも銀ろう付は処理(約800℃)
に耐える金属化技術の確立されたセラミック部材どうし
の接合体に基づく、シたがって、上記構造体は熱的変化
に追随可能な高信頼性パッケージになり得る。
してのペリリヤ板外面に至るまでの熱抵抗が約1℃/W
であり、ベリリヤ板をアルミナ板で代替した場合の約3
.5℃/Wに比べ優れた放熱性を有する。又、上記構造
では高い気密性を確保し後続の熱的プロセスに対する耐
力を確保する観点から、上記ベリリヤ板とアルミナ基板
は銀ろう付げによって一体化されるが一般的である。同
構成は熱膨張係数が近似(ベリリヤ:8X10−”/℃
、アルミナ: 7 X 10−’/”Coいずれも室温
〜400℃)し、しかも銀ろう付は処理(約800℃)
に耐える金属化技術の確立されたセラミック部材どうし
の接合体に基づく、シたがって、上記構造体は熱的変化
に追随可能な高信頼性パッケージになり得る。
しかしながら、ベリリヤは毒性問題を有する点である。
上述した放熱問題と毒性問題を併せて解決できる新しい
パッケージとして、(3)浦らによる日経エレクトロニ
クス、265〜294頁、 (1984年9月24日
)におけるrLSI実装への応用が始まったSiCセラ
ミック」と題する論文にて。
パッケージとして、(3)浦らによる日経エレクトロニ
クス、265〜294頁、 (1984年9月24日
)におけるrLSI実装への応用が始まったSiCセラ
ミック」と題する論文にて。
チップ搭載用ベリリヤ板に高熱伝導性炭化ケイ素焼結体
(焼結助剤としてベリリヤを微少量添加)を代替し、中
空部を設けた多層回路基板(低膨張係数、低誘電率)と
ともに一体化したPGAの概念が提案されている。
(焼結助剤としてベリリヤを微少量添加)を代替し、中
空部を設けた多層回路基板(低膨張係数、低誘電率)と
ともに一体化したPGAの概念が提案されている。
上記高熱伝導性炭化ケイ素は、熱伝導率270W/m−
に、密度3 、2 g /am’、熱膨張係数3.7X
10−’/’e、電気抵抗率10工6ΩCl11以上
(いずれも室温)と、チップ搭載用基板として好適な物
性を有しているが、低熱膨張係数と低誘電率を兼備する
多層回路基板としては、種々の材料について検討されて
いるが、現在の段階ではアルミナを母材とする多層回路
基板を凌駕する基板は見当らない、これは、多層回路基
板の生産技術と同基板の応用技術及び高信頼性付与技術
がアルミナを母材にした場合に比べて十分蓄積されてい
ないからである。
に、密度3 、2 g /am’、熱膨張係数3.7X
10−’/’e、電気抵抗率10工6ΩCl11以上
(いずれも室温)と、チップ搭載用基板として好適な物
性を有しているが、低熱膨張係数と低誘電率を兼備する
多層回路基板としては、種々の材料について検討されて
いるが、現在の段階ではアルミナを母材とする多層回路
基板を凌駕する基板は見当らない、これは、多層回路基
板の生産技術と同基板の応用技術及び高信頼性付与技術
がアルミナを母材にした場合に比べて十分蓄積されてい
ないからである。
この点、ケライトセラミックやガラスセラミックはアル
ミナを主要母材にしているものであり、アルミナを主体
にした従来技術を適用することが比較的容易である。
ミナを主要母材にしているものであり、アルミナを主体
にした従来技術を適用することが比較的容易である。
この状況のもとで上記(3)に開示される概念的パッケ
ージを実現するためには、従来技術からなるアルミナを
生母材とした単層あるいは多層基板を適用せざるを得な
い。
ージを実現するためには、従来技術からなるアルミナを
生母材とした単層あるいは多層基板を適用せざるを得な
い。
アルミナ多層配線基板と炭化ケイ素チップ搭載板との一
体化PGAを実現する上で、新たに発生する問題は以下
の通りである。
体化PGAを実現する上で、新たに発生する問題は以下
の通りである。
(a)上述のようにアルミナ材と炭化ケイ素材の熱膨張
係数差は3.3 X 10−8/’Cと大きい、したが
って、この熱膨張係数差に基づく熱応力に耐える接合法
が必要になる。
係数差は3.3 X 10−8/’Cと大きい、したが
って、この熱膨張係数差に基づく熱応力に耐える接合法
が必要になる。
(b)一体化PGAは後続プロセスにてLSIチップを
炭化ケイ素搭載板上にA u −S iろう付けの如き
手法でダイボンディングされる。したがって、上記アル
ミナ材と炭化ケイ素材とは、上記ろう付(作業温度43
0℃)熱処理に耐えるように接合されねばならない。
炭化ケイ素搭載板上にA u −S iろう付けの如き
手法でダイボンディングされる。したがって、上記アル
ミナ材と炭化ケイ素材とは、上記ろう付(作業温度43
0℃)熱処理に耐えるように接合されねばならない。
(c)炭化ケイ素に対するソルダリング用金属化技術と
して1例えば特開昭sa −zo4gasに開示される
炭化ケイ素焼結体にM n −Cu合金箔、銅箔を重ね
圧力印加のもとで合金の融点まで加熱して金属化する方
法や特開昭58−9890に開示される炭化ケイ素焼結
体にMo粉末、W粉末、有機物からなるペーストを塗布
し、 1200〜1700℃で焼成して金属化する方法
が公知である。これらの方法によって得られる金属化層
は炭化ケイ素と強固に接合している。しかし、接合強度
が大きい反面炭化ケイ素焼結体内部に過大な残留熱応力
を内蔵している。
して1例えば特開昭sa −zo4gasに開示される
炭化ケイ素焼結体にM n −Cu合金箔、銅箔を重ね
圧力印加のもとで合金の融点まで加熱して金属化する方
法や特開昭58−9890に開示される炭化ケイ素焼結
体にMo粉末、W粉末、有機物からなるペーストを塗布
し、 1200〜1700℃で焼成して金属化する方法
が公知である。これらの方法によって得られる金属化層
は炭化ケイ素と強固に接合している。しかし、接合強度
が大きい反面炭化ケイ素焼結体内部に過大な残留熱応力
を内蔵している。
したがって、金属化炭化ケイ素を熱膨張係数の異なる他
部材とを銀ろう付は一体化したような構造体では、ろう
付は熱処理や一体化物使用段階の熱履歴にともなう応力
の重畳付加によって炭化ケイ素内部に亀裂を生ずる。亀
裂発生は特に炭化ケイ素が引張り応力を受ける降温時に
おいて顕著であるが、これはPGAの所期の性能、例え
ば気密性や放熱性の維持に好ましくない悪影響を及ぼす
。
部材とを銀ろう付は一体化したような構造体では、ろう
付は熱処理や一体化物使用段階の熱履歴にともなう応力
の重畳付加によって炭化ケイ素内部に亀裂を生ずる。亀
裂発生は特に炭化ケイ素が引張り応力を受ける降温時に
おいて顕著であるが、これはPGAの所期の性能、例え
ば気密性や放熱性の維持に好ましくない悪影響を及ぼす
。
したがって、上記先行技術例(3)に開示された概念構
造のPGAを実現するには、上記(a)〜(Q)の問題
点を解決するあるいは従来技術を凌駕する接合技術によ
らなければならない。
造のPGAを実現するには、上記(a)〜(Q)の問題
点を解決するあるいは従来技術を凌駕する接合技術によ
らなければならない。
本発明の目的は、従来セラミックパッケージの欠点を改
め、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージ及びその製法を提供する
ことを目的とする。
め、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージ及びその製法を提供する
ことを目的とする。
本発明半導体基体搭載用セラミックパッケージは、半導
体基体と外部回路との電気的中継回路を形成する回路配
線基板としての第1セラミック基板と、上記半導体基体
を搭載する部分を有し上記第1セラミックより熱伝導性
が大かつ熱膨張係数が小なる第2セラミック基板とを、
アルミニウム。
体基体と外部回路との電気的中継回路を形成する回路配
線基板としての第1セラミック基板と、上記半導体基体
を搭載する部分を有し上記第1セラミックより熱伝導性
が大かつ熱膨張係数が小なる第2セラミック基板とを、
アルミニウム。
銅、ニッケルの群から選択された少くとも1種の金属及
び上記金属のシリコン合金からなる金属層を介して接合
した部分を有することを特徴とする。
び上記金属のシリコン合金からなる金属層を介して接合
した部分を有することを特徴とする。
本発明のパッケージにおいて好ましい第1セラミック基
体は、アルミナ(熱膨張係数7X10−”/’C)を母
材にした配線基板である。上記第1セラミック基体とと
もに複合化され、より理想的なパッケージを得るのに好
適な第2セラミック基板は、ベリリウム、ベリリヤ、窒
化ホウ素の少くとも1種を2重量部以下含有する焼結体
炭化ケイ素(熱伝導率270W/m−に、熱膨張係数3
.7X I Q−6/’C)である。
体は、アルミナ(熱膨張係数7X10−”/’C)を母
材にした配線基板である。上記第1セラミック基体とと
もに複合化され、より理想的なパッケージを得るのに好
適な第2セラミック基板は、ベリリウム、ベリリヤ、窒
化ホウ素の少くとも1種を2重量部以下含有する焼結体
炭化ケイ素(熱伝導率270W/m−に、熱膨張係数3
.7X I Q−6/’C)である。
本発明において、上記第1セラミック基板と第2セラミ
ック基板は、上記両者間にアルミニウム。
ック基板は、上記両者間にアルミニウム。
鋼、ニッケルの群から選択された少くとも1種の金属又
は上記金属のシリコン合金からなる金属層を介装され、
熱圧着の手法即ち圧力印加のもとでの熱処理によって接
合される。この場合重要な課題は、従来アルミナセラミ
ックと金属との一体化接合に採られてきた同相拡散接合
の手法を、炭化ケイ素と金属との接合に適用が困難であ
るという点である。これは、炭化ケイ素の接合界面付近
に過大な残留応力が生ずることに基づく。この技術課題
を克服するために本発明パッケージに導入された最も新
規な点は、炭化ケイ素と金属との接合界面に粒径1μm
以下と微細な結晶粒からなる共晶合金を主体にした遷移
領域を設け、同遷移層の優れた塑性変形性能により過大
な応力の残留を回避した点である。共晶合金を着目した
理由は、同合金が微細粒である程粒界塑性変形性能が増
す点にある。
は上記金属のシリコン合金からなる金属層を介装され、
熱圧着の手法即ち圧力印加のもとでの熱処理によって接
合される。この場合重要な課題は、従来アルミナセラミ
ックと金属との一体化接合に採られてきた同相拡散接合
の手法を、炭化ケイ素と金属との接合に適用が困難であ
るという点である。これは、炭化ケイ素の接合界面付近
に過大な残留応力が生ずることに基づく。この技術課題
を克服するために本発明パッケージに導入された最も新
規な点は、炭化ケイ素と金属との接合界面に粒径1μm
以下と微細な結晶粒からなる共晶合金を主体にした遷移
領域を設け、同遷移層の優れた塑性変形性能により過大
な応力の残留を回避した点である。共晶合金を着目した
理由は、同合金が微細粒である程粒界塑性変形性能が増
す点にある。
したがって、本発明半導体基体搭載用セラミックパッケ
ージの製法は、上記第1セラミックと第2セラミックの
所要部にアルミニウム、銅、ニッケルの群から選択され
た少くとも1種の金属を介装し、圧力印加のもとで上記
金属とシリコン系合金であって最低限の融点を持つ共晶
合金を生成する温度で熱処理することを特徴とする。
ージの製法は、上記第1セラミックと第2セラミックの
所要部にアルミニウム、銅、ニッケルの群から選択され
た少くとも1種の金属を介装し、圧力印加のもとで上記
金属とシリコン系合金であって最低限の融点を持つ共晶
合金を生成する温度で熱処理することを特徴とする。
上記の熱処理温度は、(1)金属がアルミニウム又はア
ルミニウムを主体にする場合、アルミニウムの融点66
0℃未満でかっAl−11,3重量%、Si共晶合金の
融点577℃以上の範囲。
ルミニウムを主体にする場合、アルミニウムの融点66
0℃未満でかっAl−11,3重量%、Si共晶合金の
融点577℃以上の範囲。
(2)金属が銅又は銅を主体にする場合、銅の融点10
83℃未満でかつCu−16重量%Si共晶合金の融点
802℃以上の範囲、そして(3)金属がニッケル又は
ニッケルを主体とする場合、ニッケルの融点1453℃
未満でかつNi二38重量%Si共晶合金の融点966
℃以上の範囲である。
83℃未満でかつCu−16重量%Si共晶合金の融点
802℃以上の範囲、そして(3)金属がニッケル又は
ニッケルを主体とする場合、ニッケルの融点1453℃
未満でかつNi二38重量%Si共晶合金の融点966
℃以上の範囲である。
上記熱処理による炭化ケイ素と金属のより詳細な接合メ
カニズムは今後の解明に待つ所が多いが、本発明者らは
以下のプロセス段階を経るものと推測している。即ち、
金属と炭化ケイ素が押圧と熱エネルギを受けて接触界面
を増すとともに、同界面を通した金属とシリコンの相互
拡散を促進する第1過程、上記共晶合金組成の領域生成
と同領域の溶融を促進する第2過程、そして上記溶融領
域が固化され上記共晶合金を主体とする微細結晶粒から
なる遷移領域を、上記金属及び炭化ケイ素との界面に生
成する第3過程である。
カニズムは今後の解明に待つ所が多いが、本発明者らは
以下のプロセス段階を経るものと推測している。即ち、
金属と炭化ケイ素が押圧と熱エネルギを受けて接触界面
を増すとともに、同界面を通した金属とシリコンの相互
拡散を促進する第1過程、上記共晶合金組成の領域生成
と同領域の溶融を促進する第2過程、そして上記溶融領
域が固化され上記共晶合金を主体とする微細結晶粒から
なる遷移領域を、上記金属及び炭化ケイ素との界面に生
成する第3過程である。
次に図面を参照して、本発明の実施例を更に詳細に説明
する。第1図は1本発明第1実施例におけるPGAの概
略断面図及び第2図はPGAを構成する要部の拡大断面
模式図である。
する。第1図は1本発明第1実施例におけるPGAの概
略断面図及び第2図はPGAを構成する要部の拡大断面
模式図である。
第1図を参照するに、11は平板の中央部に貫通して設
けられた中空穴(開口部約11mmXllmmX11a
rと中空穴111の上縁部にワイヤボンディング用金属
パッド(長さ方向0.8mm)の設けられた段差112
とともに1段差112のパッドから金属ピン14に至る
2層電気配線(図示を省略)を具備したアルミナ焼結体
を母材とする第1セラミック基板(39,4mmX39
,4鵬−Xl、77am)であり、10は半導体基体を
ダイボンディングするための金属化層101を具備した
ベリリウム、ベリリヤ、窒化ホウ素の少くとも1種を添
加物として含む炭化ケイ素焼結体からなる第2セラミッ
ク基板(16mmX16■麿X0.6mm)である。
けられた中空穴(開口部約11mmXllmmX11a
rと中空穴111の上縁部にワイヤボンディング用金属
パッド(長さ方向0.8mm)の設けられた段差112
とともに1段差112のパッドから金属ピン14に至る
2層電気配線(図示を省略)を具備したアルミナ焼結体
を母材とする第1セラミック基板(39,4mmX39
,4鵬−Xl、77am)であり、10は半導体基体を
ダイボンディングするための金属化層101を具備した
ベリリウム、ベリリヤ、窒化ホウ素の少くとも1種を添
加物として含む炭化ケイ素焼結体からなる第2セラミッ
ク基板(16mmX16■麿X0.6mm)である。
第1及び第2セラミック基体は矩形状閉ループ状アルミ
ニウム箔からなる金属層12を介装して接合されている
が、特に上記第2セラミック基体10と金属層12間に
は遷移領域が存在し接合力の維持に寄与している。同図
において図示を省略しているが、金属ピン14は第1セ
ラミック11の配線と例えば銀ろう付けにて接合され、
第1セラミック11の金属ピン14の取付面には中空穴
゛111を封止するための、例えば金−錫ろう付は用の
金属化層が設けられ、これらのビンや金属化層は段差1
12のパッドやダイボンディング用金属化層101とと
もに、後続のワイヤボンディングやろう付けを容易にす
るため、最表層を金とする金属層が設けられている。
ニウム箔からなる金属層12を介装して接合されている
が、特に上記第2セラミック基体10と金属層12間に
は遷移領域が存在し接合力の維持に寄与している。同図
において図示を省略しているが、金属ピン14は第1セ
ラミック11の配線と例えば銀ろう付けにて接合され、
第1セラミック11の金属ピン14の取付面には中空穴
゛111を封止するための、例えば金−錫ろう付は用の
金属化層が設けられ、これらのビンや金属化層は段差1
12のパッドやダイボンディング用金属化層101とと
もに、後続のワイヤボンディングやろう付けを容易にす
るため、最表層を金とする金属層が設けられている。
上記PGAを得るために、本発明の製法では。
第1セラミック11と第2セラミック10との間に内寸
法12mm、外寸法16mm、厚さ0 、1 amの閉
ループ状アルミニウム12を介装し、真空中(7,5X
i O−”P a) 及ヒhrl圧下(5kg/am”
)で600℃に加熱して30分間保持し、その後約1
00℃まで冷却して真空及び加圧を解除するプロセスを
経る。この熱処理では、アルミニウム12と第2セラミ
ック10との間には、上述した第1過程から第3過程に
至る一連の界面状態の変化が生じ、アルミニウムとシリ
コンを主体とする微細粒を含む遷移領域121が形成さ
れて接合が成就する。接合熱処理の中で加圧力、温度、
時間等は上述した特に第2過程の反応を促進するに重要
な因子であり1種々の値が選択され得る。
法12mm、外寸法16mm、厚さ0 、1 amの閉
ループ状アルミニウム12を介装し、真空中(7,5X
i O−”P a) 及ヒhrl圧下(5kg/am”
)で600℃に加熱して30分間保持し、その後約1
00℃まで冷却して真空及び加圧を解除するプロセスを
経る。この熱処理では、アルミニウム12と第2セラミ
ック10との間には、上述した第1過程から第3過程に
至る一連の界面状態の変化が生じ、アルミニウムとシリ
コンを主体とする微細粒を含む遷移領域121が形成さ
れて接合が成就する。接合熱処理の中で加圧力、温度、
時間等は上述した特に第2過程の反応を促進するに重要
な因子であり1種々の値が選択され得る。
第2図は、要部の接合状態を拡大して示す模式図である
。第2セラミック10としての炭化ケイ素は、結晶粒1
02が粒界103を介して多結晶状に焼結されている。
。第2セラミック10としての炭化ケイ素は、結晶粒1
02が粒界103を介して多結晶状に焼結されている。
金属層としてのアルミニウム12と炭化ケイ素10との
界面には、上記界面反応で生成された平均粒径約0.3
μmのアルミニウムリッチの粒子(アルミニウムにシリ
コンが固溶)とシリコン粒子との混合体状物からなる第
1遷移領域121a、そして上記混合体状物が結晶粒界
103に介在した第2遷移領域121bとで構成された
遷移領域121が存在し、接合力維持に寄与している。
界面には、上記界面反応で生成された平均粒径約0.3
μmのアルミニウムリッチの粒子(アルミニウムにシリ
コンが固溶)とシリコン粒子との混合体状物からなる第
1遷移領域121a、そして上記混合体状物が結晶粒界
103に介在した第2遷移領域121bとで構成された
遷移領域121が存在し、接合力維持に寄与している。
上記第1遷移領域121aはエレクトロン・プローブ・
X線マイクロアナライザ(EPMA)によって分析した
所、An−11重量%Siなる組成を有していることが
確認された。
X線マイクロアナライザ(EPMA)によって分析した
所、An−11重量%Siなる組成を有していることが
確認された。
本実施例において、第1セラミック11としてのアルミ
ナとアルミニウム12は、上記の加圧熱処理する過程で
接触界面を通したアルミニウムの拡散によって接合され
る。この接合過程では、上述の遷移領域121を形成す
る際のような液相生成過程は経ない。
ナとアルミニウム12は、上記の加圧熱処理する過程で
接触界面を通したアルミニウムの拡散によって接合され
る。この接合過程では、上述の遷移領域121を形成す
る際のような液相生成過程は経ない。
第1図構造のPGAは一55〜+150℃の温度サイク
ル試験に供した。この試験過程でHeリーク率を追跡し
たが、 3000サイクルで5 X 10−11ata
cc/sec以下で初期と同等であった。このように
優れた気密性が維持されたのは、アルミニウム12と炭
化ケイ素10が緻密かつ冶金的に接合されるとともに、
微細な粒子の集合体であって粒界塑性変形性に優れる第
1遷移領域121aにより過大な応力の残留が緩和され
ることに起因する。
ル試験に供した。この試験過程でHeリーク率を追跡し
たが、 3000サイクルで5 X 10−11ata
cc/sec以下で初期と同等であった。このように
優れた気密性が維持されたのは、アルミニウム12と炭
化ケイ素10が緻密かつ冶金的に接合されるとともに、
微細な粒子の集合体であって粒界塑性変形性に優れる第
1遷移領域121aにより過大な応力の残留が緩和され
ることに起因する。
又、温度サイクル試験では、第1セラミック基板に施さ
れた配線の導通を調べた。この結果3000サイクルで
断線による導通不良は認められなかった。これは上述し
た第1遷移領域121aに応力緩和による所が大きいが
、更に第1セラミック基板の熱膨張係数が第2セラミッ
ク基板のそれより大きくなるように組合せを選択してい
る点にもよる、即ち、一体化後の熱収縮にともなう残留
応力は、第1セラミック基板の場合圧縮応力となり、断
線をともなう機械的破壊が抑制されるからである。
れた配線の導通を調べた。この結果3000サイクルで
断線による導通不良は認められなかった。これは上述し
た第1遷移領域121aに応力緩和による所が大きいが
、更に第1セラミック基板の熱膨張係数が第2セラミッ
ク基板のそれより大きくなるように組合せを選択してい
る点にもよる、即ち、一体化後の熱収縮にともなう残留
応力は、第1セラミック基板の場合圧縮応力となり、断
線をともなう機械的破壊が抑制されるからである。
上記温度サイクル試験には試料数300個を投入したが
、気密性維持及び断線不良率の観点で村り包。
、気密性維持及び断線不良率の観点で村り包。
遷移領域121の形成には加圧力、温度2時間等の熱処
理条件の選択が重要であることは上述の通りであり、圧
力が大きく、温度が高く1時間が長いほど同領域121
の形成が容易になる。しかし、上記手法によらない場合
であっても遷移領域121を積極的に導入することが可
能である。その第1は、アルミニウム12の第2セラミ
ック10と接触界面を形成する側にAn−8i合金をク
ラッドした複合板を用いて、上述の加圧下における熱処
理を施すことである。又第2の手法は。
理条件の選択が重要であることは上述の通りであり、圧
力が大きく、温度が高く1時間が長いほど同領域121
の形成が容易になる。しかし、上記手法によらない場合
であっても遷移領域121を積極的に導入することが可
能である。その第1は、アルミニウム12の第2セラミ
ック10と接触界面を形成する側にAn−8i合金をク
ラッドした複合板を用いて、上述の加圧下における熱処
理を施すことである。又第2の手法は。
アルミニウム12と接触する第2セラミック10の所要
部にシリコン蒸着膜を被着し、その後に上記熱処理を施
すことである。これらの手法はいずれも、遷移層121
を生成するのに必須なシリコンを、第2セラミック10
以外から積極的に供給するものである。尚、このような
シリコン源の導入は、アルミニウム12と第1セラミッ
ク11が接触される側に在っても特別の支障になるもの
ではない。
部にシリコン蒸着膜を被着し、その後に上記熱処理を施
すことである。これらの手法はいずれも、遷移層121
を生成するのに必須なシリコンを、第2セラミック10
以外から積極的に供給するものである。尚、このような
シリコン源の導入は、アルミニウム12と第1セラミッ
ク11が接触される側に在っても特別の支障になるもの
ではない。
次に、上記PGAにLSIチップをダイボンディングし
、所定のワイヤボンディングを施した後、コバール板を
Au Snろう付けして封止体を形成した。この封止
体は最終的にチップ温度が実質的に20℃から125℃
までの温度変化が与えられるように電気エネルギが印加
かつ停止された。
、所定のワイヤボンディングを施した後、コバール板を
Au Snろう付けして封止体を形成した。この封止
体は最終的にチップ温度が実質的に20℃から125℃
までの温度変化が与えられるように電気エネルギが印加
かつ停止された。
この電気エネルギの印加及び解除の過程で、チップから
ケースとしての第2セラミック板10の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
25000サイクルで、熱抵抗は0.9℃/Wと初期値
と同等の値を示し、又バブルリークも認められなかった
。熱抵抗が低くそして高度のサイクル数まで熱抵抗変化
を生じないのは、チップを搭載する第2セラミック板1
0として熱膨張係数がシリコンと略一致し、熱伝導率の
大きい炭化ケイ素焼結体であることに起因する。
ケースとしての第2セラミック板10の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
25000サイクルで、熱抵抗は0.9℃/Wと初期値
と同等の値を示し、又バブルリークも認められなかった
。熱抵抗が低くそして高度のサイクル数まで熱抵抗変化
を生じないのは、チップを搭載する第2セラミック板1
0として熱膨張係数がシリコンと略一致し、熱伝導率の
大きい炭化ケイ素焼結体であることに起因する。
尚、チップから第2セラミック基板10に伝達された熱
は最終的には気中に放出されるが、放熱を助けるために
第2セラミック基板10をアルミニウムフィンの如きヒ
ートシンク部材を係合することは好ましいことである。
は最終的には気中に放出されるが、放熱を助けるために
第2セラミック基板10をアルミニウムフィンの如きヒ
ートシンク部材を係合することは好ましいことである。
本発明において、第1実施例にて開示した金属層12と
してのアルミニウムは、他の金属にて代替することが可
能である。以下、第2実施例にて銅を適用した場合につ
いて説明する。
してのアルミニウムは、他の金属にて代替することが可
能である。以下、第2実施例にて銅を適用した場合につ
いて説明する。
第1実施例と同様の第1セラミック11と第2セラミッ
ク10との間に、同寸法の閉ループ状鋼12′を介装し
、真空中(7,5X 10−’P a)及び加圧下(5
kg/■履2)で950℃に加熱して30分間保持し、
その後約100℃まで冷却して真空及び加圧を解除する
プロセスを経てPGAを得た。
ク10との間に、同寸法の閉ループ状鋼12′を介装し
、真空中(7,5X 10−’P a)及び加圧下(5
kg/■履2)で950℃に加熱して30分間保持し、
その後約100℃まで冷却して真空及び加圧を解除する
プロセスを経てPGAを得た。
上記第2セラミック10と銅12′との界面には、界面
反応で生成された平均粒径約0.25μmの共晶粒子か
らなる第1遷移領域121a’、そして上記共晶粒子が
結晶粒界103に介在した第2遷移領域121b’ と
で構成された遷移領域121′が算在して接合力維持に
寄与し、そして第1遷移領域121a’の塑性変形性能
に基づく残留応力緩和に役立っている。したがって、第
1実施例で享受された種々の効果は、本実施例において
も同様に受けることができる。尚、銅12′はニッケル
12′に変更することも可能である。
反応で生成された平均粒径約0.25μmの共晶粒子か
らなる第1遷移領域121a’、そして上記共晶粒子が
結晶粒界103に介在した第2遷移領域121b’ と
で構成された遷移領域121′が算在して接合力維持に
寄与し、そして第1遷移領域121a’の塑性変形性能
に基づく残留応力緩和に役立っている。したがって、第
1実施例で享受された種々の効果は、本実施例において
も同様に受けることができる。尚、銅12′はニッケル
12′に変更することも可能である。
このような場合であっても、接合界面にシリコンを積極
的に導入し得ることはアルミニウムの場合と同様である
。
的に導入し得ることはアルミニウムの場合と同様である
。
本発明において、第1セラミック基板は誘電率が低い点
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミック、ガラスセラミッ
クが挙げられる6又、第1セラミック基板の配線は単層
配線あるいは2層以上の多層配線のいずれであっても同
じ効果が得られる。したがって、配線密度の大小に応じ
てピンの数も増減するが、これによって本発明の効果が
変るものではない。
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミック、ガラスセラミッ
クが挙げられる6又、第1セラミック基板の配線は単層
配線あるいは2層以上の多層配線のいずれであっても同
じ効果が得られる。したがって、配線密度の大小に応じ
てピンの数も増減するが、これによって本発明の効果が
変るものではない。
第2セラミック基板としての炭化ケイ素板は、熱放散性
を高める観点からは面積が大きく薄い板であることが望
ましいが、第1セラミック基板との一体化物のそりを軽
減する観点ではなるべく厚いことが望ましい。したがっ
て、現実に選択される第2セラミック基板の形状寸法は
PGAの要求される仕様に応じて適切な形状9寸法に選
ばれるべきものである。特に残留応力の分散のための円
板状の第2セラミック基板を用いるとともに金属M12
もリング状に選ぶことは更に好ましいことである。
を高める観点からは面積が大きく薄い板であることが望
ましいが、第1セラミック基板との一体化物のそりを軽
減する観点ではなるべく厚いことが望ましい。したがっ
て、現実に選択される第2セラミック基板の形状寸法は
PGAの要求される仕様に応じて適切な形状9寸法に選
ばれるべきものである。特に残留応力の分散のための円
板状の第2セラミック基板を用いるとともに金属M12
もリング状に選ぶことは更に好ましいことである。
搭載する半導体基体は、第2セラミック基板と熱膨張係
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム、りん化ガリウムの如き材料を代表とする
化合物半導体であっても。
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム、りん化ガリウムの如き材料を代表とする
化合物半導体であっても。
本発明パッケージの効果、利点に変る所はない。
本発明によれば、従来の先行技術及びその応用技術によ
っては解決が困難であった。高い放熱性と気密性が安定
して維持される半導体基体搭載用セラミックパッケージ
及びその製法を実現するのに効果がある。
っては解決が困難であった。高い放熱性と気密性が安定
して維持される半導体基体搭載用セラミックパッケージ
及びその製法を実現するのに効果がある。
第11!lは本発明の一応用例を示すPGA装置主要部
の断面図及び第2図はセラミック基板と第2セラミック
基板との接合部金属層の模式図である。
の断面図及び第2図はセラミック基板と第2セラミック
基板との接合部金属層の模式図である。
Claims (1)
- 【特許請求の範囲】 1、半導体基体と外部回路との電気的中継回路を形成す
る回路配線基板であつて、該基板の中央部に前記半導体
基体を設置する空間部を有する第1セラミック基板と、
前記半導体基体が搭載が搭載され、前記第1セラミック
基板より熱伝導性が大きんかつ熱膨張係数が前記半導体
基体に近似した第2セラミック基板とを、アルミニウム
、銅、ニッケルの群から選択された少くとも1種の金属
及びシリコンとの合金からなる金属層を介して接合した
ことを特徴とする半導体基体搭載用セラミックパッケー
ジ。 2、特許請求の範囲第1項において、上記第1セラミッ
ク基板がアルミナ焼結体からなる多層プリント回路板で
あり、前記第2セラミック基板がベリリウム、ベリリヤ
、窒化ホウ素の少くとも1種を含有する炭化ケイ素焼結
体であることを特徴とする半導体基体搭載用セラミック
パッケージ。 3、特許請求の範囲第1項において、上記第2セラミッ
ク基板と上記金属層との界面に、上記金属層を構成する
金属とシリコンとの合金を含む遷移領域が介在している
ことを特徴とする半導体基体搭載用セラミックパッケー
ジ。 4、半導体基体と外部回路との電気的中継回路を形成す
る回路配線基板であつて、該基板の中央部に前記半導体
基体を設置する空間部を有する第1セラミック基板と、
前記半導体基体が搭載され前記第1セラミックより熱伝
導性が大きくかつ熱膨張係数が前記半導体基体に近似し
た第2セラミック基板との所要部に、アルミニウム、銅
、ニッケルの群から選択された少くとも1種の金属又は
上記金属とシリコンとの合金からなる金属片を介装し、
加圧のもとで前記合金の共晶温度で熱処理する工程を含
むことを特徴とする半導体基体搭載用セラミックパッケ
ージの製法。 5、特許請求の範囲第4項において、上記第1セラミッ
ク基板がアルミナを母材とするセラミック材であり、上
記第2セラミック基板がベリリウム、ベリリヤ、窒化ホ
ウ素の少くとも1種を含有する炭化ケイ素であり、(a
)金属片がアルミニウム又はアルミニウムのシリコン合
金である場合577℃以上660℃未満の温度で、(b
)金属片が銅又は銅のシリコン合金である場合802℃
以上1083未満の温度で、そして(c)金属片がニッ
ケル又はニッケルのシリコン合金である場合966℃以
上1453℃未満で、それぞれ熱処理する工程を含むこ
とを特徴とする半導体基体搭載用セラミックパッケージ
の製法。 6、特許請求の範囲第4項又は5項において、前記第2
セラミック基板と金属片との接合界面にシリコン濃度が
中心部より高くした複合材を用いることを特徴とする半
導体基体搭載用セラミックパッケージの製法。 7、アルミニウム、銅及びニッケルの単独又はこれらの
合金の第1金属とシリコンとの積層板とからなることを
特徴とするろう材。 8、特許請求の範囲第7項において前記第1金属を中心
に前記第1金属とシリコンとの合金を両側に積層した積
層板からなるろう材。 9、特許請求の範囲第7項又は第8項において、前記積
層板は矩形状リングであるろう材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226776A JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226776A JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6286833A true JPS6286833A (ja) | 1987-04-21 |
JPH06105722B2 JPH06105722B2 (ja) | 1994-12-21 |
Family
ID=16850430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60226776A Expired - Lifetime JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06105722B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318146A (ja) * | 1987-06-20 | 1988-12-27 | Shinko Electric Ind Co Ltd | セラミックパッケ−ジとその製造方法 |
JP2011066404A (ja) * | 2009-08-19 | 2011-03-31 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法、パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125673A (ja) * | 1982-01-12 | 1983-07-26 | 新明和工業株式会社 | 拡散接合方法 |
JPS5957972A (ja) * | 1982-09-27 | 1984-04-03 | 新明和工業株式会社 | 拡散接合方法 |
JPS59126739A (ja) * | 1983-01-11 | 1984-07-21 | Ikuo Okamoto | ろう付け用液体急冷合金箔帯 |
JPS59143344A (ja) * | 1983-02-04 | 1984-08-16 | Ibiden Co Ltd | 電子回路用炭化珪素質基板の製造方法 |
JPS6084843A (ja) * | 1984-04-16 | 1985-05-14 | Hitachi Ltd | 半導体素子塔載用基板 |
-
1985
- 1985-10-14 JP JP60226776A patent/JPH06105722B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125673A (ja) * | 1982-01-12 | 1983-07-26 | 新明和工業株式会社 | 拡散接合方法 |
JPS5957972A (ja) * | 1982-09-27 | 1984-04-03 | 新明和工業株式会社 | 拡散接合方法 |
JPS59126739A (ja) * | 1983-01-11 | 1984-07-21 | Ikuo Okamoto | ろう付け用液体急冷合金箔帯 |
JPS59143344A (ja) * | 1983-02-04 | 1984-08-16 | Ibiden Co Ltd | 電子回路用炭化珪素質基板の製造方法 |
JPS6084843A (ja) * | 1984-04-16 | 1985-05-14 | Hitachi Ltd | 半導体素子塔載用基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318146A (ja) * | 1987-06-20 | 1988-12-27 | Shinko Electric Ind Co Ltd | セラミックパッケ−ジとその製造方法 |
JP2011066404A (ja) * | 2009-08-19 | 2011-03-31 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法、パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JPH06105722B2 (ja) | 1994-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110178215B (zh) | 通过增材制造制作电子功率模块以及相关基板和模块的方法 | |
JPS6327860B2 (ja) | ||
JP2013048294A (ja) | 電子部品モジュール | |
WO2001078109A2 (en) | High rigidity, multi-layered, semiconductor package and method of making the same | |
JPH06506321A (ja) | 高熱伝導率の表装装置 | |
US20230230924A1 (en) | Method of fabricating substrates with thermal vias and sinter-bonded thermal dissipation structures | |
JP3793562B2 (ja) | セラミック回路基板 | |
JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ | |
JP3493833B2 (ja) | 半導体素子搭載用プラスチックパッケージおよびその製造方法 | |
JP2000277953A (ja) | セラミックス回路基板 | |
JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
WO2024047959A1 (ja) | 半導体装置及び接合方法 | |
JPS61121489A (ja) | 基板製造用Cu配線シ−ト | |
JPS6298648A (ja) | 半導体基体搭載用セラミックパッケージ | |
JPH10275878A (ja) | 半導体パッケージ | |
JPS62199038A (ja) | 半導体パツケ−ジ構造体 | |
JPH10275879A (ja) | 半導体パッケージ | |
JP2004003023A (ja) | 複合材料とその製造方法及び用途 | |
JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
JPS6334962A (ja) | パツケ−ジ構造体 | |
JP2023071204A (ja) | パッケージ | |
JPH06196585A (ja) | 回路基板 | |
JPH08204060A (ja) | 半導体装置 | |
JP4485893B2 (ja) | 電子部品収納用パッケージおよび電子装置 |