JPS6286833A - セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体基体搭載用セラミックパッケージ、特に
熱発生素子を高密度に集積した半導体集積回路基体を収
納するのに好適な高熱伝導性パッケージ及びその製法に
関する。

〔発明の背景〕

従来において、電子計算機では計算速度の速いことが要
求されるため、近年、限定された半導体基体中に発熱を
ともな−う半導体素子を多数個集積し、もって各素子間
の電気的連絡配線長を可及的に短縮した半導体装置、即
ち大規模集積回路（以下ＬＳＩと言う）チップが開発さ
れている。又、そのＬＳＩチップを搭載し、同チップと
外部回路とを電気的中継接続しかつ同チップの収納容器
を兼ねる基板ないしパッケージも、多層かつ高密度に電
気配線され、もって中継接続配線長さ実質的に短縮され
てきている。この−例として、（１）特開昭５７−１２
６１５３号に開示されているように、アルミナ多層配線
基板の第１の・凹部にＬＳＩチップをダイボンディング
領域を設け、この凹部上縁に階段状に設けられた第２の
凹部にワイヤボンディング用パッドを配設し、同パッド
から基板主表面に取付けられた外部端子に至るまでの電
気配線が上記基板内部に埋設される如くに設けられたＬ
ＳＩパッケージが公知である。

この公知例では、ＬＳＩチップで生じた熱はダイボンデ
ィング接合界面と上記基板を経由してパッケージ外部に
放散されることを基本とする。しかしながら、多層配線
基板母材としてのアルミナは、ＬＳＩチップの発熱量が
少ない場合は熱伝導路担体として適用可能であるが、熱
伝導率２０〜３０Ｗ／ｍ−Ｋ（室温〜１００℃）と小さ
く発熱量の大きいチップに対しては熱伝導路としての役
割を十分果し得ない。

また、放熱問題を解決する手法の一例として、（２）ニ
レ・エム・マハリンガム（Ｌ、Ｍ。

Ｍａｈａｌｉｎｇａｍ）らによるソリッドステートテク
ノロジイ（Ｓｏｌｉｄ　５ｔａｔａ　Ｔｅｃｈｎｏｌｏ
ｇｙ）　、　１６７〜１７３頁、５月（１９８４年）に
おけるバイポーラデバイス　パッケージング−エレクト
リカル、サーマル　アンド　メカニカル　ストレス　コ
ンシダレーション（Ｂ　１ｐｏｌａｒ　Ｄ　ａｖｉｃｅ
　Ｐ　ａｃｋａｇｉｎｇ　−Ｅｌａｃｔｒｉｃａｌ、　
Ｔｈｅｒｍａｌ、　ａｎｄ　ＭｅｃｈａｎｉｃａｌＳｔ
ｒｅｓｓ　Ｃｏｎ５ｉｄａｒａｔｉｏｎｓ）　　と題す
る論文で、ピン　グリッド　アレイ　パッケージ（Ｐ　
ｉｎ　Ｇ　ｒｉｄＡｒｒａｙＰａｃｋａｇａ）　　（以
下ＰＧＡと略記）の熱放散性向上のため、チップをダイ
ボンディングするための凹部をベリリヤとアルミナとで
複合的に構成することを開示している。即ち、チップを
搭載する部分には熱伝導率（２４０Ｗ／ｍ−ｋ）の高い
ベリリヤを用い、そして中空部を有するアルミナにはワ
イヤポンディングパッド及び外部端子を配設すると共に
同パッドから外部端子に至る電気配線を施こし、終湯的
にチップから外部回路に至る中継電気配線用基板として
の役割を付与している。

上記ベリリヤには、チップ搭載面の反対側の面に放熱フ
ィンが熱的に係合されている。

上記構造では、熱発生部のジャンクションからケースと
してのペリリヤ板外面に至るまでの熱抵抗が約１℃／Ｗ
であり、ベリリヤ板をアルミナ板で代替した場合の約３
．５℃／Ｗに比べ優れた放熱性を有する。又、上記構造
では高い気密性を確保し後続の熱的プロセスに対する耐
力を確保する観点から、上記ベリリヤ板とアルミナ基板
は銀ろう付げによって一体化されるが一般的である。同
構成は熱膨張係数が近似（ベリリヤ：８Ｘ１０−”／℃
、アルミナ：　７　Ｘ　１０−’／”Ｃｏいずれも室温
〜４００℃）し、しかも銀ろう付は処理（約８００℃）
に耐える金属化技術の確立されたセラミック部材どうし
の接合体に基づく、シたがって、上記構造体は熱的変化
に追随可能な高信頼性パッケージになり得る。

しかしながら、ベリリヤは毒性問題を有する点である。

上述した放熱問題と毒性問題を併せて解決できる新しい
パッケージとして、（３）浦らによる日経エレクトロニ
クス、２６５〜２９４頁、　　（１９８４年９月２４日
）におけるｒＬＳＩ実装への応用が始まったＳｉＣセラ
ミック」と題する論文にて。

チップ搭載用ベリリヤ板に高熱伝導性炭化ケイ素焼結体
（焼結助剤としてベリリヤを微少量添加）を代替し、中
空部を設けた多層回路基板（低膨張係数、低誘電率）と
ともに一体化したＰＧＡの概念が提案されている。

上記高熱伝導性炭化ケイ素は、熱伝導率２７０Ｗ／ｍ−
に、密度３　、２　ｇ　／ａｍ’、熱膨張係数３．７Ｘ
　１０−’／’ｅ、電気抵抗率１０工６ΩＣｌ１１以上
（いずれも室温）と、チップ搭載用基板として好適な物
性を有しているが、低熱膨張係数と低誘電率を兼備する
多層回路基板としては、種々の材料について検討されて
いるが、現在の段階ではアルミナを母材とする多層回路
基板を凌駕する基板は見当らない、これは、多層回路基
板の生産技術と同基板の応用技術及び高信頼性付与技術
がアルミナを母材にした場合に比べて十分蓄積されてい
ないからである。

この点、ケライトセラミックやガラスセラミックはアル
ミナを主要母材にしているものであり、アルミナを主体
にした従来技術を適用することが比較的容易である。

この状況のもとで上記（３）に開示される概念的パッケ
ージを実現するためには、従来技術からなるアルミナを
生母材とした単層あるいは多層基板を適用せざるを得な
い。

アルミナ多層配線基板と炭化ケイ素チップ搭載板との一
体化ＰＧＡを実現する上で、新たに発生する問題は以下
の通りである。

（ａ）上述のようにアルミナ材と炭化ケイ素材の熱膨張
係数差は３．３　Ｘ　１０−８／’Ｃと大きい、したが
って、この熱膨張係数差に基づく熱応力に耐える接合法
が必要になる。

（ｂ）一体化ＰＧＡは後続プロセスにてＬＳＩチップを
炭化ケイ素搭載板上にＡ　ｕ　−Ｓ　ｉろう付けの如き
手法でダイボンディングされる。したがって、上記アル
ミナ材と炭化ケイ素材とは、上記ろう付（作業温度４３
０℃）熱処理に耐えるように接合されねばならない。

（ｃ）炭化ケイ素に対するソルダリング用金属化技術と
して１例えば特開昭ｓａ　−ｚｏ４ｇａｓに開示される
炭化ケイ素焼結体にＭ　ｎ　−Ｃｕ合金箔、銅箔を重ね
圧力印加のもとで合金の融点まで加熱して金属化する方
法や特開昭５８−９８９０に開示される炭化ケイ素焼結
体にＭｏ粉末、Ｗ粉末、有機物からなるペーストを塗布
し、　１２００〜１７００℃で焼成して金属化する方法
が公知である。これらの方法によって得られる金属化層
は炭化ケイ素と強固に接合している。しかし、接合強度
が大きい反面炭化ケイ素焼結体内部に過大な残留熱応力
を内蔵している。

したがって、金属化炭化ケイ素を熱膨張係数の異なる他
部材とを銀ろう付は一体化したような構造体では、ろう
付は熱処理や一体化物使用段階の熱履歴にともなう応力
の重畳付加によって炭化ケイ素内部に亀裂を生ずる。亀
裂発生は特に炭化ケイ素が引張り応力を受ける降温時に
おいて顕著であるが、これはＰＧＡの所期の性能、例え
ば気密性や放熱性の維持に好ましくない悪影響を及ぼす
。

したがって、上記先行技術例（３）に開示された概念構
造のＰＧＡを実現するには、上記（ａ）〜（Ｑ）の問題
点を解決するあるいは従来技術を凌駕する接合技術によ
らなければならない。

〔発明の目的〕

本発明の目的は、従来セラミックパッケージの欠点を改
め、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージ及びその製法を提供する
ことを目的とする。

〔発明の概要〕

本発明半導体基体搭載用セラミックパッケージは、半導
体基体と外部回路との電気的中継回路を形成する回路配
線基板としての第１セラミック基板と、上記半導体基体
を搭載する部分を有し上記第１セラミックより熱伝導性
が大かつ熱膨張係数が小なる第２セラミック基板とを、
アルミニウム。

銅、ニッケルの群から選択された少くとも１種の金属及
び上記金属のシリコン合金からなる金属層を介して接合
した部分を有することを特徴とする。

本発明のパッケージにおいて好ましい第１セラミック基
体は、アルミナ（熱膨張係数７Ｘ１０−”／’Ｃ）を母
材にした配線基板である。上記第１セラミック基体とと
もに複合化され、より理想的なパッケージを得るのに好
適な第２セラミック基板は、ベリリウム、ベリリヤ、窒
化ホウ素の少くとも１種を２重量部以下含有する焼結体
炭化ケイ素（熱伝導率２７０Ｗ／ｍ−に、熱膨張係数３
．７Ｘ　Ｉ　Ｑ−６／’Ｃ）である。

本発明において、上記第１セラミック基板と第２セラミ
ック基板は、上記両者間にアルミニウム。

鋼、ニッケルの群から選択された少くとも１種の金属又
は上記金属のシリコン合金からなる金属層を介装され、
熱圧着の手法即ち圧力印加のもとでの熱処理によって接
合される。この場合重要な課題は、従来アルミナセラミ
ックと金属との一体化接合に採られてきた同相拡散接合
の手法を、炭化ケイ素と金属との接合に適用が困難であ
るという点である。これは、炭化ケイ素の接合界面付近
に過大な残留応力が生ずることに基づく。この技術課題
を克服するために本発明パッケージに導入された最も新
規な点は、炭化ケイ素と金属との接合界面に粒径１μｍ
以下と微細な結晶粒からなる共晶合金を主体にした遷移
領域を設け、同遷移層の優れた塑性変形性能により過大
な応力の残留を回避した点である。共晶合金を着目した
理由は、同合金が微細粒である程粒界塑性変形性能が増
す点にある。

したがって、本発明半導体基体搭載用セラミックパッケ
ージの製法は、上記第１セラミックと第２セラミックの
所要部にアルミニウム、銅、ニッケルの群から選択され
た少くとも１種の金属を介装し、圧力印加のもとで上記
金属とシリコン系合金であって最低限の融点を持つ共晶
合金を生成する温度で熱処理することを特徴とする。

上記の熱処理温度は、（１）金属がアルミニウム又はア
ルミニウムを主体にする場合、アルミニウムの融点６６
０℃未満でかっＡｌ−１１，３重量％、Ｓｉ共晶合金の
融点５７７℃以上の範囲。

（２）金属が銅又は銅を主体にする場合、銅の融点１０
８３℃未満でかつＣｕ−１６重量％Ｓｉ共晶合金の融点
８０２℃以上の範囲、そして（３）金属がニッケル又は
ニッケルを主体とする場合、ニッケルの融点１４５３℃
未満でかつＮｉ二３８重量％Ｓｉ共晶合金の融点９６６
℃以上の範囲である。

上記熱処理による炭化ケイ素と金属のより詳細な接合メ
カニズムは今後の解明に待つ所が多いが、本発明者らは
以下のプロセス段階を経るものと推測している。即ち、
金属と炭化ケイ素が押圧と熱エネルギを受けて接触界面
を増すとともに、同界面を通した金属とシリコンの相互
拡散を促進する第１過程、上記共晶合金組成の領域生成
と同領域の溶融を促進する第２過程、そして上記溶融領
域が固化され上記共晶合金を主体とする微細結晶粒から
なる遷移領域を、上記金属及び炭化ケイ素との界面に生
成する第３過程である。

〔発明の実施例〕

次に図面を参照して、本発明の実施例を更に詳細に説明
する。第１図は１本発明第１実施例におけるＰＧＡの概
略断面図及び第２図はＰＧＡを構成する要部の拡大断面
模式図である。

第１図を参照するに、１１は平板の中央部に貫通して設
けられた中空穴（開口部約１１ｍｍＸｌｌｍｍＸ１１ａ
ｒと中空穴１１１の上縁部にワイヤボンディング用金属
パッド（長さ方向０．８ｍｍ）の設けられた段差１１２
とともに１段差１１２のパッドから金属ピン１４に至る
２層電気配線（図示を省略）を具備したアルミナ焼結体
を母材とする第１セラミック基板（３９，４ｍｍＸ３９
，４鵬−Ｘｌ、７７ａｍ）であり、１０は半導体基体を
ダイボンディングするための金属化層１０１を具備した
ベリリウム、ベリリヤ、窒化ホウ素の少くとも１種を添
加物として含む炭化ケイ素焼結体からなる第２セラミッ
ク基板（１６ｍｍＸ１６■麿Ｘ０．６ｍｍ）である。

第１及び第２セラミック基体は矩形状閉ループ状アルミ
ニウム箔からなる金属層１２を介装して接合されている
が、特に上記第２セラミック基体１０と金属層１２間に
は遷移領域が存在し接合力の維持に寄与している。同図
において図示を省略しているが、金属ピン１４は第１セ
ラミック１１の配線と例えば銀ろう付けにて接合され、
第１セラミック１１の金属ピン１４の取付面には中空穴
゛１１１を封止するための、例えば金−錫ろう付は用の
金属化層が設けられ、これらのビンや金属化層は段差１
１２のパッドやダイボンディング用金属化層１０１とと
もに、後続のワイヤボンディングやろう付けを容易にす
るため、最表層を金とする金属層が設けられている。

上記ＰＧＡを得るために、本発明の製法では。

第１セラミック１１と第２セラミック１０との間に内寸
法１２ｍｍ、外寸法１６ｍｍ、厚さ０　、１　ａｍの閉
ループ状アルミニウム１２を介装し、真空中（７，５Ｘ
ｉ　Ｏ−”Ｐ　ａ）　及ヒｈｒｌ圧下（５ｋｇ／ａｍ”
　）で６００℃に加熱して３０分間保持し、その後約１
００℃まで冷却して真空及び加圧を解除するプロセスを
経る。この熱処理では、アルミニウム１２と第２セラミ
ック１０との間には、上述した第１過程から第３過程に
至る一連の界面状態の変化が生じ、アルミニウムとシリ
コンを主体とする微細粒を含む遷移領域１２１が形成さ
れて接合が成就する。接合熱処理の中で加圧力、温度、
時間等は上述した特に第２過程の反応を促進するに重要
な因子であり１種々の値が選択され得る。

第２図は、要部の接合状態を拡大して示す模式図である
。第２セラミック１０としての炭化ケイ素は、結晶粒１
０２が粒界１０３を介して多結晶状に焼結されている。

金属層としてのアルミニウム１２と炭化ケイ素１０との
界面には、上記界面反応で生成された平均粒径約０．３
μｍのアルミニウムリッチの粒子（アルミニウムにシリ
コンが固溶）とシリコン粒子との混合体状物からなる第
１遷移領域１２１ａ、そして上記混合体状物が結晶粒界
１０３に介在した第２遷移領域１２１ｂとで構成された
遷移領域１２１が存在し、接合力維持に寄与している。

上記第１遷移領域１２１ａはエレクトロン・プローブ・
Ｘ線マイクロアナライザ（ＥＰＭＡ）によって分析した
所、Ａｎ−１１重量％Ｓｉなる組成を有していることが
確認された。

本実施例において、第１セラミック１１としてのアルミ
ナとアルミニウム１２は、上記の加圧熱処理する過程で
接触界面を通したアルミニウムの拡散によって接合され
る。この接合過程では、上述の遷移領域１２１を形成す
る際のような液相生成過程は経ない。

第１図構造のＰＧＡは一５５〜＋１５０℃の温度サイク
ル試験に供した。この試験過程でＨｅリーク率を追跡し
たが、　３０００サイクルで５　Ｘ　１０−１１ａｔａ
　ｃｃ／ｓｅｃ以下で初期と同等であった。このように
優れた気密性が維持されたのは、アルミニウム１２と炭
化ケイ素１０が緻密かつ冶金的に接合されるとともに、
微細な粒子の集合体であって粒界塑性変形性に優れる第
１遷移領域１２１ａにより過大な応力の残留が緩和され
ることに起因する。

又、温度サイクル試験では、第１セラミック基板に施さ
れた配線の導通を調べた。この結果３０００サイクルで
断線による導通不良は認められなかった。これは上述し
た第１遷移領域１２１ａに応力緩和による所が大きいが
、更に第１セラミック基板の熱膨張係数が第２セラミッ
ク基板のそれより大きくなるように組合せを選択してい
る点にもよる、即ち、一体化後の熱収縮にともなう残留
応力は、第１セラミック基板の場合圧縮応力となり、断
線をともなう機械的破壊が抑制されるからである。

上記温度サイクル試験には試料数３００個を投入したが
、気密性維持及び断線不良率の観点で村り包。

遷移領域１２１の形成には加圧力、温度２時間等の熱処
理条件の選択が重要であることは上述の通りであり、圧
力が大きく、温度が高く１時間が長いほど同領域１２１
の形成が容易になる。しかし、上記手法によらない場合
であっても遷移領域１２１を積極的に導入することが可
能である。その第１は、アルミニウム１２の第２セラミ
ック１０と接触界面を形成する側にＡｎ−８ｉ合金をク
ラッドした複合板を用いて、上述の加圧下における熱処
理を施すことである。又第２の手法は。

アルミニウム１２と接触する第２セラミック１０の所要
部にシリコン蒸着膜を被着し、その後に上記熱処理を施
すことである。これらの手法はいずれも、遷移層１２１
を生成するのに必須なシリコンを、第２セラミック１０
以外から積極的に供給するものである。尚、このような
シリコン源の導入は、アルミニウム１２と第１セラミッ
ク１１が接触される側に在っても特別の支障になるもの
ではない。

次に、上記ＰＧＡにＬＳＩチップをダイボンディングし
、所定のワイヤボンディングを施した後、コバール板を
Ａｕ　　Ｓｎろう付けして封止体を形成した。この封止
体は最終的にチップ温度が実質的に２０℃から１２５℃
までの温度変化が与えられるように電気エネルギが印加
かつ停止された。

この電気エネルギの印加及び解除の過程で、チップから
ケースとしての第２セラミック板１０の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
２５０００サイクルで、熱抵抗は０．９℃／Ｗと初期値
と同等の値を示し、又バブルリークも認められなかった
。熱抵抗が低くそして高度のサイクル数まで熱抵抗変化
を生じないのは、チップを搭載する第２セラミック板１
０として熱膨張係数がシリコンと略一致し、熱伝導率の
大きい炭化ケイ素焼結体であることに起因する。

尚、チップから第２セラミック基板１０に伝達された熱
は最終的には気中に放出されるが、放熱を助けるために
第２セラミック基板１０をアルミニウムフィンの如きヒ
ートシンク部材を係合することは好ましいことである。

本発明において、第１実施例にて開示した金属層１２と
してのアルミニウムは、他の金属にて代替することが可
能である。以下、第２実施例にて銅を適用した場合につ
いて説明する。

第１実施例と同様の第１セラミック１１と第２セラミッ
ク１０との間に、同寸法の閉ループ状鋼１２′を介装し
、真空中（７，５Ｘ　１０−’Ｐ　ａ）及び加圧下（５
ｋｇ／■履２）で９５０℃に加熱して３０分間保持し、
その後約１００℃まで冷却して真空及び加圧を解除する
プロセスを経てＰＧＡを得た。

上記第２セラミック１０と銅１２′との界面には、界面
反応で生成された平均粒径約０．２５μｍの共晶粒子か
らなる第１遷移領域１２１ａ’、そして上記共晶粒子が
結晶粒界１０３に介在した第２遷移領域１２１ｂ’　と
で構成された遷移領域１２１′が算在して接合力維持に
寄与し、そして第１遷移領域１２１ａ’の塑性変形性能
に基づく残留応力緩和に役立っている。したがって、第
１実施例で享受された種々の効果は、本実施例において
も同様に受けることができる。尚、銅１２′はニッケル
１２′に変更することも可能である。

このような場合であっても、接合界面にシリコンを積極
的に導入し得ることはアルミニウムの場合と同様である
。

本発明において、第１セラミック基板は誘電率が低い点
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミック、ガラスセラミッ
クが挙げられる６又、第１セラミック基板の配線は単層
配線あるいは２層以上の多層配線のいずれであっても同
じ効果が得られる。したがって、配線密度の大小に応じ
てピンの数も増減するが、これによって本発明の効果が
変るものではない。

第２セラミック基板としての炭化ケイ素板は、熱放散性
を高める観点からは面積が大きく薄い板であることが望
ましいが、第１セラミック基板との一体化物のそりを軽
減する観点ではなるべく厚いことが望ましい。したがっ
て、現実に選択される第２セラミック基板の形状寸法は
ＰＧＡの要求される仕様に応じて適切な形状９寸法に選
ばれるべきものである。特に残留応力の分散のための円
板状の第２セラミック基板を用いるとともに金属Ｍ１２
もリング状に選ぶことは更に好ましいことである。

搭載する半導体基体は、第２セラミック基板と熱膨張係
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム、りん化ガリウムの如き材料を代表とする
化合物半導体であっても。

本発明パッケージの効果、利点に変る所はない。

〔発明の効果〕

本発明によれば、従来の先行技術及びその応用技術によ
っては解決が困難であった。高い放熱性と気密性が安定
して維持される半導体基体搭載用セラミックパッケージ
及びその製法を実現するのに効果がある。

【図面の簡単な説明】

第１１！ｌは本発明の一応用例を示すＰＧＡ装置主要部
の断面図及び第２図はセラミック基板と第２セラミック
基板との接合部金属層の模式図である。

Claims (1)

1. 【特許請求の範囲】 １、半導体基体と外部回路との電気的中継回路を形成す
   る回路配線基板であつて、該基板の中央部に前記半導体
   基体を設置する空間部を有する第１セラミック基板と、
   前記半導体基体が搭載が搭載され、前記第１セラミック
   基板より熱伝導性が大きんかつ熱膨張係数が前記半導体
   基体に近似した第２セラミック基板とを、アルミニウム
   、銅、ニッケルの群から選択された少くとも１種の金属
   及びシリコンとの合金からなる金属層を介して接合した
   ことを特徴とする半導体基体搭載用セラミックパッケー
   ジ。 ２、特許請求の範囲第１項において、上記第１セラミッ
   ク基板がアルミナ焼結体からなる多層プリント回路板で
   あり、前記第２セラミック基板がベリリウム、ベリリヤ
   、窒化ホウ素の少くとも１種を含有する炭化ケイ素焼結
   体であることを特徴とする半導体基体搭載用セラミック
   パッケージ。 ３、特許請求の範囲第１項において、上記第２セラミッ
   ク基板と上記金属層との界面に、上記金属層を構成する
   金属とシリコンとの合金を含む遷移領域が介在している
   ことを特徴とする半導体基体搭載用セラミックパッケー
   ジ。 ４、半導体基体と外部回路との電気的中継回路を形成す
   る回路配線基板であつて、該基板の中央部に前記半導体
   基体を設置する空間部を有する第１セラミック基板と、
   前記半導体基体が搭載され前記第１セラミックより熱伝
   導性が大きくかつ熱膨張係数が前記半導体基体に近似し
   た第２セラミック基板との所要部に、アルミニウム、銅
   、ニッケルの群から選択された少くとも１種の金属又は
   上記金属とシリコンとの合金からなる金属片を介装し、
   加圧のもとで前記合金の共晶温度で熱処理する工程を含
   むことを特徴とする半導体基体搭載用セラミックパッケ
   ージの製法。 ５、特許請求の範囲第４項において、上記第１セラミッ
   ク基板がアルミナを母材とするセラミック材であり、上
   記第２セラミック基板がベリリウム、ベリリヤ、窒化ホ
   ウ素の少くとも１種を含有する炭化ケイ素であり、（ａ
   ）金属片がアルミニウム又はアルミニウムのシリコン合
   金である場合５７７℃以上６６０℃未満の温度で、（ｂ
   ）金属片が銅又は銅のシリコン合金である場合８０２℃
   以上１０８３未満の温度で、そして（ｃ）金属片がニッ
   ケル又はニッケルのシリコン合金である場合９６６℃以
   上１４５３℃未満で、それぞれ熱処理する工程を含むこ
   とを特徴とする半導体基体搭載用セラミックパッケージ
   の製法。 ６、特許請求の範囲第４項又は５項において、前記第２
   セラミック基板と金属片との接合界面にシリコン濃度が
   中心部より高くした複合材を用いることを特徴とする半
   導体基体搭載用セラミックパッケージの製法。 ７、アルミニウム、銅及びニッケルの単独又はこれらの
   合金の第１金属とシリコンとの積層板とからなることを
   特徴とするろう材。 ８、特許請求の範囲第７項において前記第１金属を中心
   に前記第１金属とシリコンとの合金を両側に積層した積
   層板からなるろう材。 ９、特許請求の範囲第７項又は第８項において、前記積
   層板は矩形状リングであるろう材。