JPS62199038A - 半導体パツケ−ジ構造体 - Google Patents

半導体パツケ−ジ構造体

Info

Publication number
JPS62199038A
JPS62199038A JP61042691A JP4269186A JPS62199038A JP S62199038 A JPS62199038 A JP S62199038A JP 61042691 A JP61042691 A JP 61042691A JP 4269186 A JP4269186 A JP 4269186A JP S62199038 A JPS62199038 A JP S62199038A
Authority
JP
Japan
Prior art keywords
substrate
dielectric substrate
chip
silicon
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61042691A
Other languages
English (en)
Other versions
JPH0763080B2 (ja
Inventor
Koichi Inoue
井上　広一
Yasutoshi Kurihara
保敏 栗原
Komei Yatsuno
八野　耕明
Mamoru Sawahata
沢畠　守
Masaaki Takahashi
正昭 高橋
Takanobu Yamamoto
隆宣 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61042691A priority Critical patent/JPH0763080B2/ja
Publication of JPS62199038A publication Critical patent/JPS62199038A/ja
Publication of JPH0763080B2 publication Critical patent/JPH0763080B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板を第１誘電体基板に固定し、該第１
誘電体基板を、外周部に該半導体基体を外部と電気的に
結合するための端子群を配置した第２誘電体基板と機械
的に結合した半導体パッケージ構造体に関する。
〔発明の背景〕
半導体集積回路は近年ますます高密度化、高集積化に拍
車がかかり、ＬＳＩチップは大型化の傾向が著しいと同
時にその発熱密度も増加の一途をたどっている。このよ
うな状況に対応するため。
ＬＳＩチップを外部回路に接続するための半導体パッケ
ージもその構造及び材質に大幅な改善が要求されている
。近年注目を集めている、いわゆるピン・グリッド・ア
レーは上記の情勢に対応して開発されたものである。
一般的なビン・グリッド・アレーの構成を第２図に示す
。ピン・グリッド・アレーの主要部分は第２図に示すよ
うに大きく分けて３つの部分から成り立っている。ＩＣ
支持部材３はＬＳＩチップを機械的に支え、しかもＬＳ
Ｉチップで発生する熱を効率よく逃がす働きをする。配
線用部材７はＬＳＩチップへの電力の供給やＬＳＩチッ
プからの信号の取りだしを、その内部に形成した導電経
路１１により行う。密閉用部材９はＬＳＩチップを外界
から遮蔽するための蓋である。これらの３つの部分が一
体化したとき全体で気密の容器を形成する。この容器は
外界からＬＳＩチップを遮断し、その性能を外界の状態
に関係なく常に維持する働きをする。
ピン・グリッド・アレーの構成材料に対する要求は上述
の３つの部分によりそれぞれ異なる。
ＩＣ支持部材３では熱を効率よく逃がすために高熱伝導
率が、シリコン（Ｓｉ）との接着の信頼性確保のためＳ
ｉに近い熱膨張係数が、また、システムの設計の自由度
を確保するためには電気絶縁性が望まれる。この部分に
は従来ベリリア（Ｂｅｄ）、アルミナ（Ａ１２０３）、
銅−タングステン合金（Ｃｕ−Ｗ）などが使用されてき
た。
配線用部材７では導電経路１１を高密度に形成する必要
があり、高密度多層配線の可能な材料が要求される。こ
の部分には従来アルミナ（Ａ１２０３）　。
ベリリア（ＢｓＯ）などが使用されてきた。密閉用部材
９では配線用部材７との熱膨張係数の適合性がその構成
材料に要求される性質である。この部分にはコバール（
Ｆ　ａ　−２９Ｎ　ｉ　−１７Ｇ　ｏ　）　。
アルミナなどが使用されてきた。これらの３つの部分が
一体化したとき、パッケージ全体として信頼性を確保す
るためにはこれらの３つの部分の熱膨張係数がお互いに
近い値であることが望ましい。
ＩＣ支持部材３では既に述べたようにＳｉと熱膨張係数
が近くないといけないので総ての部分を構成する材料は
Ｓｉと熱膨張係数が近い値であることが望ましいという
ことになる。
ここで、上記各材料の特徴、欠点について述べる。特に
高性能ではない半導体装置のＩＣ支持。
配線及び密閉用部材によく使われる材料はアルミナであ
る。その最大の理由はアルミナが比較的安価であるとい
うことである。しかしながら、アルミナにはシリコンと
熱膨張係数が合わない（６，５ＸＩＯ−８）、そして熱
伝導率が小さい（１７Ｗ／ｍＫ）という欠点がある。こ
れらの欠点のうち特に熱伝導率について改善し、半導体
装置を高性能化する場合にはべりリアが使用される。ベ
リリアの熱伝導率は２８０Ｗ／ｍＫもあるため、ＩＣ支
持部材３に使用すると、同一のパッケージサイズで大幅
に発熱量を大きくすることができる。しかし、ベリリア
は高価であり、シリコンと熱膨張係数が合わない（７，
５Ｘ　１０−’　）　、さらに有毒であるという大きな
欠点を持っている。ＬＳＩとパッケージの外部とを電気
的に絶縁する必要がない場合には、ＩＣ支持部材３に銅
とタングステンの合金（Ｃｕ−Ｗ）が使われる。よく使
われるタングステン２０重量％の物を例にとると、熱伝
導率は２８０Ｗ／ｍＫでベリリアとほぼ同じであり充分
大きい、しかしながら、熱膨張係数はべりリアやアルミ
ナ並の７．ＯＸ　１０−”であり、シリコンと合わない
。
〔発明が解決しようとする問題点３ 以上述べたように従来の材料には総ての面で要求性能を
満足出来るものはない、特に、熱伝導率が大きく、高性
能の半導体装置用として使用出来る絶縁材料としてはＢ
ｅＯしがなく、有毒であるため代替材料が望まれていた
。このような要求に応える材料として例えば、　Ｙ、Ｋ
ｕｒｏｋａｗａ、　Ｋ、Ｕｔｓｕｍａ。
Ｈ，Ｔａｋａｍｉｚａｖａ、　　“ＡＩＮ　５ｕｂｓｔ
ｒａｔａｓ　ｗｉｔｈ　Ｈｉｇｈτｈｅｒ＋ｍａｌ　ｃ
ｏｎｄｕｃｔｉｖｉｔｙ”、　Ｐｒｏｃａａｄｉｎｇｓ
　ｏｆ　ｔｈｅＩｓｔ　　ＩＥＩ！ｆ！　　Ｃ８Ｍ丁　
Ｓｙｍｐｏｓｉｕｍ、ｐ　　ｐ　、１　５−２　２　、
Ｏｃｔ。
１−３．１９８４に開示されているよう、に窒化アルミ
ニウム（Ａ　Ｉ　Ｎ）が開発された。ＡＩＮは熱伝導率
が１４０　Ｗ　／　ｍ　ＫとＢｅＯの半分位あり、しか
も熱膨張係数がシリコンに近い３．４〜４．４×１０−
８であり、さらに毒性がないという大きな特徴を持って
いる。しかしながら、現状では多層配線が困難である上
に高価であるために配線用部材７には使用されない、従
って、配線用部材７と何等かの方法で接着しなければな
らない、ところが。
配線用部材７に通常使われるアルミナ、その他の材料と
熱膨張係数が合わないために特に信頼性の高い接着方式
が必要である。ＡＩＮはアルミナ等。
酸化物系のセラミックスに比べて金属に対する接着力が
弱いが、比較的低温（約３５０℃以下）の温度条件では
チタン−白金−金膜をＡＩＮ表面に形成し、はんだ付け
する方法等、信頼性の高い方式が既に開発されている。
しかしながら５００℃程度の高温に耐える接着方式がな
かった。
一方、ビシ・グリッド・アレーの構造に関しては、特に
シリコン・チップ１のワイヤボンディング性についての
問題を抱えている。第３図に第１図のシリコン・チップ
１を含むピン・グリッド・アレーの中心部を拡大して示
す０寸法のはシリコン・ウェハのサイズによって差はあ
るものの、はぼ０．５〜０．６＋ｍである。これに対し
て、寸法す及び寸法Ｃはグリーン・シート・プロセス及
び配線容量上の制約から、通常０．５〜０．７ｍである
。
その結果、図のようにワイヤボンディングを２列にわた
って行うには２列目１４２のボンディング段差が大きく
実用に耐えないという問題が生ずるのである。勿論、ワ
イヤボンディングが１列のみであれば問題はないが、こ
こではＩＣ支持部材３にＡＩＮを使用する特に高性能な
ピン・グリッド・アレーを扱うので当然ワイヤボンデイ
ンは２列でなければならない。
本発明の目的は、半導体基体を第１誘電体基板に固定し
、該第１誘電体基板を、外周部に該半導体基体を外部と
電気的に結合するための端子群を配置した第２誘電体基
板と機械的に結合した半導体パッケージ構造体に於いて
、上記した構成材料及び構造上の欠点を解消した半導体
パッケージ構造体を提供することである。
〔問題点を解決するための手段〕
本発明は、半導体基体を固定した第１誘電体基板を、シ
リコンに近い熱膨張係数を有する少なくとも窒化アルミ
ニウムを含む一つ以上の材料で構成し、該窒化アルミニ
ウムと第１誘電体基板の他の構成材料或いは外周部に該
半導体基体を外部と電気的に結合するための端子群を配
置した第２誘電体基板との高信頼性の接着構造として高
融点の活性金属（銅、アルミニウム、ニッケル及びそれ
等とシリコンとの合金）を用いた点及び、第１誘電体基
板の該半導体基体を接着する領域の厚さを他の部分より
大きくした点に特徴がある。
〔実施例〕
本発明の一実施例を第１図に従って説明する。
本実施例では、第２図に示したような一般的なピン・グ
リッド・アレーに於けるＩＣ支持部材３をＡＩＮ部材３
０１とタングステン部材３０２とで構成した。また、配
線用部材７としては、比誘電率が約６と小さく、シかも
、熱膨張係数が４．５〜５．０Ｘ１０−”と比較的シリ
コンに近いムライト（３Ａ１２０３・２Ｓｉ０２）を用
いた。
ここで、ＩＣ支持部材３をＡＩＮ部材３０１とタングス
テン部材３０２とで構成したことにより以下のような特
徴が得られた。■シリコン・チップ１は外部とＡ、Ｉ　
Ｎにより電気的に絶縁される。
■シリコンからムライトに至るまで熱膨張係数が緩やか
に増加し、それぞれの接着部に無理がががらない（シリ
コン：　３．ＡＩＮ：　３．４〜４．４゜タングステン
：４．５．ムライト：４．５〜５．ＯＸ　１０−’／”
Ｃ）　、■ＡＩＮのみで構成するよりもＡＩＮの形状が
簡単になり、加工が容易である。
■ＡＩＮやタングステンの熱伝導率は、はんだよりも大
きいので、シリコン・チップ１から空冷フィン５（第２
図参照）までの熱抵抗は、ＩＣ支持部材３はＡＩＮのみ
で構成する場合と殆ど変わらず、その差は実験誤差の範
囲内であった。
なお、ここでいう熱抵抗とは、シリコン・チップ１に通
電しシリコン・チップ１の温度が充分安定したときにお
けるシリコン・チップ１の表面温度さ空冷フィン５の表
面温度との差をシリコン・チップ１の発生量で除した商
である。
シリコン・チップ１の厚さく寸法ａ）は０．５−である
、また、配線用部材７の段差（寸法す及びＣ）はＱ、６
４ｍである。したがって、Ａ　Ｉ　Ｎ部材３０１の厚さ
を０．４６ｍｍ　とした、こうすることにより、ワイヤ
ボンディング時の段差は最も小さく、０．３２ｍ＋　ど
なる、配線用部材７の中心部には一辺１０１！１ｍの正
方形の穴が開けてあり、−辺１５ｍｍのＩＣ支持部材３
が接着部材６で接着されている。その中心部７ａｍ角（
シリコン・チップ１の寸法より１ｍ大きい）にはシリコ
ン・チップ１の接着のための金のメタライズが施しであ
る。
さらに１階段状に成形された部分には、内部の導電路１
１に接続した金のメタライズによるワイヤボンディング
電極（基板側）１３が導電路１１に対応した数だけ形成
されている。特に本実施例では、密閉用部材９の材質を
コバール（Ｆｓ−２９Ｎｉ−１７Ｃｏ）とした、コバー
ルは熱膨張係数が４．５　Ｘ　１０−８と、シリコンに
近い、従って。
本実施例ではパッケージの構成材料は総てシリコンと熱
膨張係数が近いもの（最大で差が２．０×１Ｏ−８）に
なり、パッケージ内のどの部分でも部材間の熱膨張係数
の違いによる熱疲労は問題にならない。
本発明によるパッケージを得るには、まず内部にタング
ステンによる導電路１１を形成した配線用部材７と、厚
さ０．４６ｍ、−辺９■の、中心部−辺７ｍの領域にモ
リブデンによる金属化を施したＡＩＮ部材３０１と厚さ
０．３ｍ、−辺１５■のタングステン部材３０２と、そ
れらを接着するための接着金属３０３及び接着部材６と
して厚さ０．６ｍの純アルミニウムの両面に１２重量％
のシリコンを含有したアルミニウム合金を０．０６ｍａ
＋コーティングしたものを用意する０次に、これらを組
み合わせ、適当な圧力（５〜５０　Ｍ　Ｐ　ａ　）を加
えながら５７７℃（アルミニウム合金の融点）を越え、
６６０℃（アルミニウムの融点）未満の一定温度で真空
中又は非酸化性ガス雰囲気中で３０分保持する。その結
果、配線用部材７と。
ＡＩＮ部材３０１とタングステン部材３０２が接着され
る。ここで、１２重量％のシリコンを含有したアルミニ
ウム合金は溶融し、媒剤として作用する。また、厚さ０
．６閣の純アルミニウムは各部材間の接着間隙のばらつ
きを吸収する緩衝材として、及び一部はアルミニウム合
金或いはＡＩＮ基板或いはムライト基板から供給された
シリコンによって融点が下がり、溶融することによって
螺材として働く。次に、金の無電解めっきを施し、シリ
コン・チップ１のダイボンディング部（−辺７！ｍ）及
びワイヤボンディング電極（基板側）１３を形成する０
次にシリコン・チップ１の裏面に被着された金膜を加熱
により金−シリコン共晶はんだに変化させ、ダイボンド
部材２としてシリコン・チップ１を接着する。シリコン
・チップ１の表面側にはワイヤボンディング電極（基板
側）１３と同じ数のワイヤボンディング電極（チップ側
）１５が形成されおり、それらの間を金の細線であるワ
イヤ１４で接続する。最後に密閉用部材９を金−錫の共
晶はんだであるキャップ接着部材８で配線用部材７に接
着し、本発明によるパッケージを完成する。
この実施例の変形として、ＩＣ支持部材３をＡＩＮのみ
とする構成もありうる。この場合は。
接着金属３０３を省略できる上にもともとＡＩＮは熱伝
導率が大きいため、熱的な性能は本実施例よりも優れる
が、ＡＩＮの加工が複雑になる欠点がある。また、タン
グステンの代替材料としては。
モリブデン、タングステンと銅との合金、銅と炭素の複
合体、等の低熱膨張、高熱伝導導電材料の他に、ダイヤ
モンド、炭化珪素、窒化はう素、等の低熱膨張、高熱伝
導絶縁材料も挙げられる。
また、アルミニウムと同様にセラミックスに対して活性
な金属である銅及び銅とシリコンの合金をアルミニウム
及びアルミニウム合金の代わりに使用する方法もありう
る。この場合は加熱温度範囲が８２０℃を越え、１０８
３℃未満となる。長所は耐熱温度がアルミニウムによる
接着よりも約２５０℃高いことである。銅以外にはニッ
ケルが使える。ニッケルでは銅よりさらに高温になり、
加熱温度範囲が１１５２℃を越え、１４５３℃未満とな
る。銅或いはニッケルを接着金属３０３として用いた構
成では、アルミニウムを用いた構成では不可能な硬蝋付
け（作業温度：６００〜９００℃）を後工程に採用でき
ることが最も顕著な特徴である。
また、ダイボンド部材２及び密閉用部材９の接着部材８
は本実施例のものである必要はなく、−般的なはんだ材
から適宜選んでよい。ただし、ダイボンド部材２の融点
はキャップ接着部材８の作業温度（通常融点より約５０
℃高い）よりも高くなければならない、なぜならば密閉
用部材９の接着時にダイボンド部材２が溶けてはいけな
いからである。
なお、将来は第４図から第６図に示すような。
マルチチップ・ビン・グリッド・アレーが現われること
が予想される。第４図及び第５図の構造はある程度まで
の高密度化には対応可能であるが、さらに密度が高くな
ると、第６図に示すように複数個のチップをまとめて実
装する必要が生じる。
このような構造では、シリコンを含めて総ての構成材料
の熱膨張係数が近い値を持っていることが必須要件とな
るので、本発明の構造はこれらにも適用させることによ
り現状よりもさらに有効になる。
〔発明の効果〕
半導体基板を第１誘電体基板に固定し、該第１誘電体基
板を、外周部に該半導体基体を外部と電気的に結合する
ための端子群を配置した第２誘電体基板と機械的に結合
した半導体パッケージ構造体に於いて、第１誘電体基板
がシリコンに近い熱膨張係数を有する少なくとも窒化ア
ルミニウムを含む一つ以上の材料で構成されていること
により、熱抵抗が小さく、しかも、接続部分での熱膨張
係数の差が小さいために信頼性の高いパッケージ構造体
が得られる。
【図面の簡単な説明】
第１図は本発明による実施例を示す拡大断面図。 第２図は本発明が扱うパッケージの一般的構造を示す一
部断面斜視図、第３図は第２図の一部拡大断面図である
。第４図ないし第６図はそれぞれ本発明による他の実施
例を示す説明図である。 １・・・シリコン・チップ、２・・・ダイボンド部材、
３・・・ＩＣ支持部材、３０１・・・ＡＩＮ部材、３０
２・・・タングステン部材、３０３・・・接着金属、４
・・・フィンの接着部材、５・・・空冷フィン、６・・
・接着部材、７・・・配線用部材、８・・・キャップ接
着部材、９・・・密閉用部材、１０・・・ビン、１１・
・・導電路、１３・・・ワイヤボンディング電極（基板
側）、１４・・・ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １、半導体基体を第１誘電体基板に固定し、該第１誘電
    体基板を、外周部に該半導体基体を外部と電気的に結合
    するための端子群を配置した第２誘電体基板と機械的に
    結合した半導体パッケージ構造体に於いて、該第１誘電
    体基板がシリコンに近い熱膨張係数を有する少なくとも
    窒化アルミニウムを含む一つ以上の材料で構成されてい
    ることを特徴とする半導体パッケージ構造体。 ２、特許請求の範囲第１項において、該第１誘電体基板
    の該半導体基板を接着する領域の厚さを他の基板の厚さ
    より大きくしたことを特徴とする半導体パッケージ構造
    体。 ３、特許請求の範囲第１項において、該第１誘電体基板
    の窒化アルミニウムをセラミックスに対して活性な金属
    であるアルミニウム、銅或いはニッケルを用いて接着す
    ることを特徴とする半導体パッケージ構造体。
JP61042691A 1986-02-27 1986-02-27 半導体パツケ−ジ構造体 Expired - Lifetime JPH0763080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61042691A JPH0763080B2 (ja) 1986-02-27 1986-02-27 半導体パツケ−ジ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61042691A JPH0763080B2 (ja) 1986-02-27 1986-02-27 半導体パツケ−ジ構造体

Publications (2)

Publication Number Publication Date
JPS62199038A true JPS62199038A (ja) 1987-09-02
JPH0763080B2 JPH0763080B2 (ja) 1995-07-05

Family

ID=12643064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042691A Expired - Lifetime JPH0763080B2 (ja) 1986-02-27 1986-02-27 半導体パツケ−ジ構造体

Country Status (1)

Country Link
JP (1) JPH0763080B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH0424947A (ja) * 1990-05-15 1992-01-28 Mitsubishi Materials Corp 半導体用セラミックスパッケージ
FR2721437A1 (fr) * 1994-06-17 1995-12-22 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59131163U (ja) * 1983-02-23 1984-09-03 日本特殊陶業株式会社 半導体容器
JPS6135528A (ja) * 1984-07-27 1986-02-20 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59131163U (ja) * 1983-02-23 1984-09-03 日本特殊陶業株式会社 半導体容器
JPS6135528A (ja) * 1984-07-27 1986-02-20 Nec Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH0424947A (ja) * 1990-05-15 1992-01-28 Mitsubishi Materials Corp 半導体用セラミックスパッケージ
FR2721437A1 (fr) * 1994-06-17 1995-12-22 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.

Also Published As

Publication number Publication date
JPH0763080B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
JP2616565B2 (ja) 電子部品組立体
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
JP2000265227A (ja) 複合材料とその製造方法及び用途
JPH04192552A (ja) 半導体素子用パッケージ
JPS62287649A (ja) 半導体装置
JPS62199038A (ja) 半導体パツケ−ジ構造体
EP4285408A1 (en) Packaged electronic devices having substrates with thermally conductive adhesive layers
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPS59134852A (ja) 集積回路パツケ−ジ
JPS6334962A (ja) パツケ−ジ構造体
JPS6293960A (ja) 炭化珪素を用いたパツケ−ジ構造体
JPS6010633A (ja) 半導体装置
JPS62287650A (ja) 炭化珪素を用いたパツケ−ジ構造体
JPS6370545A (ja) 半導体パツケ−ジ
JP2003197803A (ja) 半導体パッケージ
JPH10275879A (ja) 半導体パッケージ
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JPS63200555A (ja) 半導体パツケ−ジ構造体
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPS6216548A (ja) 半導体パツケ−ジ構造体
JP2024033469A (ja) 半導体装置及び接合方法
JPH02226749A (ja) 高出力回路部品用ヒートシンク
JPH0793394B2 (ja) 半導体基体搭載用セラミックパッケージ
JPH0424947A (ja) 半導体用セラミックスパッケージ