JPS62287650A - 炭化珪素を用いたパツケ−ジ構造体 - Google Patents

炭化珪素を用いたパツケ−ジ構造体

Info

Publication number
JPS62287650A
JPS62287650A JP13013786A JP13013786A JPS62287650A JP S62287650 A JPS62287650 A JP S62287650A JP 13013786 A JP13013786 A JP 13013786A JP 13013786 A JP13013786 A JP 13013786A JP S62287650 A JPS62287650 A JP S62287650A
Authority
JP
Japan
Prior art keywords
bonding
gold
package structure
silicon
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13013786A
Other languages
English (en)
Inventor
Koichi Inoue
井上 広一
Yasutoshi Kurihara
保敏 栗原
Komei Yatsuno
八野 耕明
Mamoru Sawahata
沢畠 守
Masaaki Takahashi
正昭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13013786A priority Critical patent/JPS62287650A/ja
Publication of JPS62287650A publication Critical patent/JPS62287650A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は半導体基体を第一誘電体基板に固定し、この第
一誘電体基板を、外周部に半導体基体を外部と電気的に
結合するための端子群を配置した第二誘電体基板と機械
的に結合した半導体パッケージ構造体に係シ、特に、第
一誘電体基板が第二誘電体基板と異なる材質で構成され
ており、しかも、第一誘電体基板が炭化珪素の焼結体を
含む一つ以上の材質からなる半導体パッケージ構造体に
関する。
〔従来の技術〕
半導体集積回路は近年ますます高密度化、高集積化に拍
車がかかり、LSIチップは大型化の傾向が著しいと同
時にその発熱密度も増加の一途をたどっている。このよ
うな状況に対応するため、LSIチップを外部回路に接
続するための半導体パッケージもその構造及び材質に大
幅力改善が要求されている。近年注目を集めている、い
わゆるピン・グリッド・アレーはこの情勢に対応して開
発されたものである。
一般的なビン・グリッド・アレーの構成全第2図に示す
。ビン・グリッド・アレーの主要部分は大別して三つの
部分から成り立っている。IC支持部材3はLSIチッ
プを機械的に支え、しかも、LSIチップで発生する熱
を効率よく逃がす働きをする。配線用部材7はLSIチ
ップへの電力の供給やLSIチップからの信号の取υだ
しを、その内部に形成した導電経路11により行なう。
密閉用部材9はLSIチップを外界から遮蔽するための
蓋である。これらの三つの部分が一体化したとき、全体
で気密の容器を形成する。この容器は外界からLSIチ
ップ′f:遮断し、その性能を外界の状態に関係なく常
に維持する働きをする。
ビン・グリッド・アレーの構成材料に対する要求は上述
の三つの部分によりそれぞれ異なる。IC支持部材3で
は熱を効率よく逃がすために高熱伝導率が、シリコンc
si>との接着の信頼性確保のためSiに近い熱膨張係
数が、また、システムの設計の自由度を確保するために
は電気絶縁性が望まれるっこの部分には従来ベリIJア
(Bed)、アルミナ(Al2O3) 、銅−タングス
テン合金(Cu−W)などが使用されてきた。配線用部
材7では導電経路11を高密度に形成する必要があり、
高密度多層配線の可能な材料が要求される。
この部分には従来アルミナ(A1203 ) 、ぺ11
117(Bed)などが使用されてきた。密閉用部材9
では配線用部材7との熱膨張係数の適合性がその構成材
料に要求される。この部分にはコバール(Fe  29
Ni−17CO)、アルミナなどが使用されてきた。こ
れらの三つの部分が一体化したとき、パッケージ全体と
して信頼性を確保するためにはこれらの三つの部分の熱
膨張係数がお互いに近い値であることが望ましい。IC
支持部材3では既に述べたようにSiと熱膨張係数が近
くないといけないので総ての部分を構成する材料はSi
と熱膨張係数が近い値であることが望ましい。
ここで、上記各材料の特徴、欠点について述べる。特に
高性能ではない半導体装置のIC支持、配線、及び、密
閉用部材によく使われる材料はアルミナである。その最
大の理由は、アルミナが比較的安価であるということだ
ある。しかし、アルミナにはシリコンと熱膨張係数が合
わない(6,5XIO−’)、そして熱伝導率が小さい
(17W/m K )という欠点がある。これらの欠点
のうち特に熱伝導率について改善し、半導体装eを高性
能化する場合にはべl l)アが使用される。べ1】1
)アの熱伝導率は260W/mKもあるため、IC支持
部材3に使用すると、同一のパッケージサイズで大幅に
発熱量を増すことができる。しかし、べII IIアは
高価であり、シリコンと熱膨張係数が合わない(7,5
X104)、さらに有毒であるという大きな欠点を持っ
ている。LSIとパッケージの外部とを電気的に絶縁す
る必要がない場合には、IC支持部材3に鋼とタングス
テンの合金(Cu−W)が使われる。よく使われるタン
グステン20重inの物を例にとると、熱伝導率は28
0W/mKでぺ11137とほぼ同じであり充分太きい
しかし、熱膨張係数はべIJ 111やアルミナ並の7
.0X10=であり、/リコンと合わない。
このように、従来の材料には総ての面で要求性能を満足
出来る物はない。特に、熱伝導率が犬きく、高性能の半
導体装置用として使用出来る絶縁材料はBe0Lかなく
、これは有毒であるため代替材料が望まれていた。この
ような要求に応える材料として、例えば、浦、安田”L
SI実装への応用が始まったSiCセラミック”1日経
エレクトロニクス1984.9.24.pp、265−
294に開示されているように、炭化珪素(S iC)
が開発された。SiCは熱伝導率が270W/mKとB
ed並みであわ、しかも、熱膨張係数がシリコンに近い
3.7X10−’であり、さらに毒性がないという大き
な特徴を持っている。しかし、多層配線ができないため
に配線用部材7には使用出来ない。従って、配線用部材
7と何等かの方法で接着しなければならない。ところが
、配線用部材7に通常使われるアルミナ、その他の材料
と熱膨張係数が合わないために特に信頼性の高い接着方
式が必要である。SiCはアルミナ等、酸化物系のセラ
ミックスに比べて接着力が弱いが、比較的低温(約35
0℃以下)の温度条件ではチタン−白金−金膜をSiC
表面に形成し、はんだ付けする方法等、信頼性の高い方
式が既に開発されている。
しかし、500℃程度の高温に耐える接着方式では接着
温度からの冷却過程でSiCと配線用部材7との熱膨張
係数の差による応力のために信頼性の高い接着部が得ら
れなかった。
一方、ピン・グリッド・アレーの構造は、シリコン・チ
ップ1のワイヤボンディング性についての問題を抱えて
いる。第3図に第2図のシリコン・チップ1を含むビン
・グリッド・アレーの中心部を拡大して示す。寸法aは
シリコン・ウェハのサイズによって差はあるものの、は
ぼ0.5〜0.6mmである。これに対して、寸法す及
び寸法Cけグリーン・シート・プロセス及び配線容量上
の制約から、通常、0.5〜0.7mmである。その結
果、図のようにワイヤボンディングを二列にわたって行
なうには二列目142のボンディング段差が大きく実用
に耐えないという問題が生じる。勿論、ワイヤボンディ
ングが一列のみであれば問題はないが、ここではIC支
持部材3にSiCを使用する高性能なビン・グリッド・
アレーを扱うので、当然、ワイヤボンディングは二列で
危ければならない。
〔発明が解決しようとする問題点〕
上記従来技術は500℃の高温に耐える高信頼性の接着
方法がないという点、及びワイヤボンディングに要求さ
れる段差を満足できないという点で問題があった。
本発明の目的は、従来技術のこれらの欠点全解消した半
導体パッケージ構造体を提供することにある。
C問題点を解決するための手段〕 上記目的は、第一に、接着部に比較的柔らかい金属によ
る緩衝層を設け、第二に、接着部をL型に成型すること
により達成される。
〔作用〕
本発明は、半導体基体全固定した第一誘電体基板を、シ
リコンに近い熱膨張係数をもつ少なくとも炭化珪素を含
む一つ以上の材料で構成し、炭化珪素と第一誘電体基板
の他の構成材料、或いは、外周部に半導体基体を外部と
電気的に結合するための端子群を配置した第二誘電体基
板との高信頼性の接着構造として比較的柔らか込金属に
よる緩□衝層を設け、しかも、接着部の断面構造をL型
に成型することにより、第一誘電体基板の半導体基体全
接着しない面を第二誘電体基板と同一にする点に特徴が
ある。
〔実施例〕
本発明の一実施例を説明する。第1図では、第2図に示
したような一般的なピン・グリッド・アレーに於けるI
C支持部材3を、SiC部材301で構成した。また、
配線用部材7としては、アルミナを用いた。
本実施例では接着部材6として両面にアルミニウムとシ
リコンの合金をクラッドしたアルミニウムを用い、アル
ミニウムとSiC及びアルミナとの反応全両用した接着
方法を採用したため、接着のためのメタライズが不要で
、しかも、接着層の間隙e’6確保することができた。
シリコン・チップ1の厚さく寸法a)は0.5mmであ
り、配線用部材70段差はbが0.69mm、cがQ、
64mmである。まな、ダイポンド層2の厚さfは約5
0μmである。従って、SiC部材301の厚さを0.
46 m mとした。こうすることにより、ワイヤボン
ディング時の段差は最も小さく、0.32mmとなる。
同時に、接着層6の厚さeが0.15mm必要であるの
で、配線用部材7の最も薄い部分の板厚dはQ、Q8m
mとなる。
この板厚はセラミックスとしては極度に薄いが、狭い部
分であるため、焼成時に起こる変形は充分小さく、シか
も、接着層6の厚さeが0.15mmあるのでこの変形
を吸収でき、実用に耐える。
配線用部材7の中心部の穴は一辺10mmの正方形であ
り、SiC部材301は一辺15mmである。その中心
部7mm角(シリコン・チップ1の寸法より1mm大き
い)にはシリコン・テップlの接着のための金のメタラ
イズが施しである。
さらに、階段状に成形された部分には、内部の導電路1
1に接続した金のメタライズによるワイヤボンディング
電極(基板側)13が導電路11に対応した数だけ形成
されている。特に、本実施例では、密閉用部材9をアル
ミナで構成した。その結果、キャップ接着部材8には熱
応力がかからない。
本発明によるパッケージを得るには、まず内部にタング
ステンによる導電路11ft形成した配線用部材7と、
厚さQ、45mm、−辺15mmの、中心部−辺7mm
の領域にモリブデンによる金属化を施こしたSiC部材
301と、それらを接着するための接着部材6として厚
さ0.17mmの純アルミニウムの両面に12重量壬の
シリコンに含有したアルミニウム合金を0.02mmコ
ーティングしたものを用意する。次に、これらを組み合
わせ、適当な圧力(5〜50MPa)f、加えながら5
77℃(アルミニウム合金の融点)を越え、660℃(
アルミニウムの融点)未満の一定温度で真空中、または
、非酸化性ガス雰囲気中で30分保持する。その結果、
配線用部材7と、SiC部材301が接着される。ここ
で、12重量傷のシリコンを含有したアルミニウム合金
は溶融シ、蝋剤として作用する。また、厚さ0.2 m
 mの純アルミニウムは各部材間の接着間隙のばらつき
を吸収する緩衝材として、及び、一部はアルミニウム合
金、或いは、SiC基板、或いは、アルミナ基板から供
給されたシリコンによって融点が下がり、溶融すること
によって織材として働く。次に、金の無電解めっきを施
こし、シリコン・チップlのグイボンディング部(−辺
7mm)、及び、ワイヤボンディング電極(基板側)1
3を形成する。
次ニ、シリコン・チップ1の裏面に被着された金膜を加
熱によシ金−シリコン共晶はんだに変化さセ、タイボン
ド部材2としてシリコン・チップ1を接着する。シリコ
ン・チップ10表面側にはワイヤボンディング電極(基
板側H3と同じ数のワイヤボンディング電極(チップ側
)15が形成されておプ、それらの間を金の細線である
ワイヤ14で接続する。最後に、密閉用部材9を金−錫
の共晶はんだであるキャップ接着部材8で配線用部材7
に接着し、本発明によるパッケージを完成する。
この実施例の変形として、アルミニウムと同様にセラミ
ックスに対して活性な金属である銅及び銅とシリコンの
合金をアルミニウム及びアルミニウム合金の代わりに使
用する方法本ありうる。この場合は、加熱温度範囲が8
201:を越え、1083℃未満となる。長所は耐熱温
度がアルミニウムによる接着よりも約250℃高いこと
である。
銅以外にはニッケルが使える。ニッケルでは銅よりさら
に高温になり、加熱温度範囲が1152℃を越え、14
53℃未満となる。銅或いはニッケルを接着金属303
として用いた構成では、アルミニウムを用いた構成では
不可能な硬蝋付け(作業温度:600〜900℃)を後
工程に採用できることが最も顕著な特徴である。
もちろん、SiC部材301及び配線用部材7に予めメ
タライジングを施こせば、一般的な接着方法である銀蝋
付けを採用してもよいことは自明である。
また、ダイボンド部材2及び密閉用部材9の接着部材8
は本実施例のものである必要はなく、一般的なはんだ材
から適宜選んでよhoただし、グイボンド部材2の融点
はキャップ接着部材8の作業温度(通常融点よシ約50
0高い)よりも高くなければならない。なぜならば密閉
用部材9の接着時にダイボンド部材2が溶けてはいけな
いからである。
第4図は本発明の他の実施例を示すもので、マルチチッ
プ・ピン・グリッド・アレー型パッケージの断面図であ
る。本実施例では空冷フィン5を接着する面が平らであ
るためフィン5を一体化でき、熱放散性が高い。
〔発明の効果〕
本発明によれば、熱抵抗が小さく、しかも、接続部分で
の熱膨張係数の差を吸収できる之め、信頼性の高いパッ
ケージ構造体が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例の拡大断面図、第2図は本発
明が扱うパッケージの一般的構造を示す一部@面斜視図
、M3図は第2図の一部拡大断面図、及び第4図は他の
実施例を示すパッケージの断面図である。 1・・・シリコン・チップ。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体を第一誘電体基板に固定し、前記第一誘
    電体基板を、外周部に前記半導体基体を外部と電気的に
    結合するための端子群を配置した第二誘電体基板と機械
    的に結合した半導体パッケージ構造体に於いて、 前記第一誘電体基板がシリコンに近い熱膨張係数をもち
    、炭化珪素を含む一つ以上の材料で構成されており、前
    記第一誘電体基板の前記半導体基体を接着しない面を前
    記第二誘電体基板と同一平面にすることを特徴とする炭
    化珪素を用いたパッケージ構造体。 2、特許請求の範囲第1項に於いて、 前記第一誘電体基板の炭化珪素をセラミックスに対して
    活性な金属であるアルミニウム、銅或いはニッケルを用
    いて接着することを特徴とする炭化珪素を用いたパッケ
    ージ構造体。
JP13013786A 1986-06-06 1986-06-06 炭化珪素を用いたパツケ−ジ構造体 Pending JPS62287650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13013786A JPS62287650A (ja) 1986-06-06 1986-06-06 炭化珪素を用いたパツケ−ジ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13013786A JPS62287650A (ja) 1986-06-06 1986-06-06 炭化珪素を用いたパツケ−ジ構造体

Publications (1)

Publication Number Publication Date
JPS62287650A true JPS62287650A (ja) 1987-12-14

Family

ID=15026842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13013786A Pending JPS62287650A (ja) 1986-06-06 1986-06-06 炭化珪素を用いたパツケ−ジ構造体

Country Status (1)

Country Link
JP (1) JPS62287650A (ja)

Similar Documents

Publication Publication Date Title
US5792984A (en) Molded aluminum nitride packages
US6261868B1 (en) Semiconductor component and method for manufacturing the semiconductor component
JPS6327860B2 (ja)
JP3336982B2 (ja) 半導体装置およびその製造方法
US5109268A (en) Rf transistor package and mounting pad
JP4227610B2 (ja) 放熱基体の製造方法
JPS59134852A (ja) 集積回路パツケ−ジ
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH05211257A (ja) 半導体集積回路の実装方法
JPS62287650A (ja) 炭化珪素を用いたパツケ−ジ構造体
JPS62199038A (ja) 半導体パツケ−ジ構造体
JPS6334962A (ja) パツケ−ジ構造体
JPH07335792A (ja) 半導体素子搭載用パッケージ
JPH01151252A (ja) セラミックパッケージとその製造方法
JPS6293960A (ja) 炭化珪素を用いたパツケ−ジ構造体
JP2525873B2 (ja) 半導体装置用部品間の接続構造
JP3335657B2 (ja) 半導体パッケージ
JPS63200555A (ja) 半導体パツケ−ジ構造体
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003197803A (ja) 半導体パッケージ
JP3872391B2 (ja) 半導体素子収納用パッケージ
JPS6216548A (ja) 半導体パツケ−ジ構造体
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPS61150251A (ja) 半導体装置
JPH04348061A (ja) 半導体装置用パッケージ