JPS6327860B2 - - Google Patents

Info

Publication number
JPS6327860B2
JPS6327860B2 JP57157684A JP15768482A JPS6327860B2 JP S6327860 B2 JPS6327860 B2 JP S6327860B2 JP 57157684 A JP57157684 A JP 57157684A JP 15768482 A JP15768482 A JP 15768482A JP S6327860 B2 JPS6327860 B2 JP S6327860B2
Authority
JP
Japan
Prior art keywords
ceramic
semiconductor element
package
copper
sectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57157684A
Other languages
English (en)
Other versions
JPS5946050A (ja
Inventor
Toshiro Kuroda
Koichi Kumazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP57157684A priority Critical patent/JPS5946050A/ja
Priority to US06/530,093 priority patent/US4680618A/en
Publication of JPS5946050A publication Critical patent/JPS5946050A/ja
Publication of JPS6327860B2 publication Critical patent/JPS6327860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
本発明は半導体用セラミツクパツケージに関し
更に詳しくは半導体用セラミツクパツケージの半
導体素子塔載部材として銅−タングステン或いは
銅−モリブデンよりなる非合金組成体を用いた半
導体用セラミツクパツケージに関する。 従来、半導体用セラミツクパツケージはグリー
ンセラミツクシートに必要金属層をスクリーンプ
リント法により印刷しこれを積層し焼結一体化し
て、このセラミツク体の金属層に必要な金属部材
をろう付により取りつける方法か、又はプレス法
によつてセラミツク枠体を成形し、これにメタラ
イズを施して、このメタライズ部を介して金属部
材とろう付法により接着しパツケージとしてき
た。 しかし、積層パツケージの中でも、半導体素子
を接着する部分、いわゆる半導体素子塔載部がセ
ラミツク上のメタライズ部によつて構成されてい
るパツケージでは、セラミツクを焼結一体化する
際に起るシート自身の歪或いは積層時の外的な力
によつて生ずる歪により半導体素子塔載部のセラ
ミツクに反りや、うねりを生ずることがあると云
う欠点があり、半導体素子の接着強度が弱いとか
又半導体素子が水平に塔載されない等の欠点が生
じ、半導体素子塔載部の平坦なパツケージを製作
するために本出願人によりすでに特願昭56−
214341号として提案された発明等がなされてき
た。 又高周波トランジスターでは、その性質上発熱
を伴うため熱伝導性の良いベリリヤ磁器等を用い
ることもなされたが、ベリリヤは毒性を有し、ベ
リリヤ磁器製造の際の労働衛生上の問題や、それ
に続く公害問題等のために製造する事業所が少く
なり、又高価でもあるという欠点があつた。更に
は高出力トランジスターでは多量の熱を発生する
ために無酸素銅等の高熱伝導性金属を用いた放熱
板を兼ねた半導体素子塔載部材を取りつけて熱の
放散を行わしめる構造としているが、使用する無
酸素銅とセラミツクとの熱膨脹係数の差が大きす
ぎるためろう付後セラミツクにクラツク等が発生
することがしばしばであつた。又このクラツクの
発生を防止するために商品名コバールのようなセ
ラミツクと熱膨脹係数の近い金属をセラミツクと
無酸素銅との間に介在させ、しかも該コバール部
材の形状に工夫をこらした形としてろう付するか
又は無酸素銅の形状やセラミツクの形状に工夫を
こらして熱膨脹率の差の解消に努力してきた。 最近、技術の発展に伴つて大型の素子を塔載す
るパツケージが要求されるようになり、したがつ
てパツケージ自体も大型化され、セラミツクの歪
を僅少にとゞめたり、接合する半導体素子塔載部
材との膨脹差を解消せしめたりすることがますま
す困難さを増してきた。 本発明は前記諸欠点、諸問題を一挙に解決する
だけでなく、大型化を可能にした半導体用セラミ
ツクパツケージを提供することを目的とする。 以下に本願発明について説明する。 本願発明で使用する非合金組成体はタングステ
ン又はモリブデン多孔体を芯材として、それに銅
材を例えば溶融して充填せしめた複合金属材料で
ある。 前記材料の持つ特性のうち熱膨脹係数及び熱伝
導率を第１表で銅−タングステン組成体につい
て、第２表で銅−モリブデン組成体について示し
た。
【表】
〔実施例 １〕
第１図は、セラミツクシート積層方式による従
来のCCDパツケージの要部断面図であり、セラ
ミツクグリーンシートにスクリーンプリント法を
用いて所望の導体層を設けこれを積層焼結し、一
体化したセラミツク部材１を有し、このセラミツ
ク部材１中の凹部底（キヤビテイー内底部）にメ
タライズ層２を有し、このセラミツク体１にリー
ド４及びキヤツプ接着用金属枠体３をろう付した
ものでありメタライズ層２が半導体素子塔載部と
なる。したがつてメタライズ層２の下部はセラミ
ツクによつて構成されているものである。 第２図は本願発明を用いて製作されたCCDパ
ツケージの要部断面図である。 すなわち、第２図においてセラミツクシート積
層法によつて製作一体化されたセラミツク枠体１
１を作成し、別にあらかじめ所望形状に用意され
た銅15％、モリブデン85％の組成体に２〜3μの
厚みのニツケルメツキを施す。このニツケルメツ
キされた部材をセラミツク枠体１１に嵌合せし
め、セラミツク枠体１１のメタライズ部15にろう
付し半導体素子塔載部１２として接合せしめる。
このろう付時に同時に外部導出用リード１４及び
キヤツプ封止用金属枠体１３のろう付も行つた。
次に所定の方法により金メツキを施し半導体用セ
ラミツクパツケージとした。前記パツケージを
MIL−STD−883Bによる温度サイクルテスト及
びサーマルシヨツクテストを行い、ヘリウムリー
クデイテクターにより検査を行つたが気密性に異
常は認められなかつた。又半導体素子塔載部のう
ねりも全くみられなかつた。 〔実施例 ２〕 第３図は従来法による高周波高出力トランジス
ターパツケージの要部断面図であり、セラミツク
と無酸素銅との熱膨脹係数の差を吸収せしめる金
属体としてコバールか又は無酸素銅等によつて形
成された介在金属枠体２３を利用し、セラミツク
枠体２１と無酸素銅製半導体素子塔載部兼放熱板
２２の間に前記介在金属枠体２３をろう付した構
成である。 第４図は本願発明を利用した改良型高周波高出
力トランジスターパツケージの要部断面図であ
る。第４図においてセラミツク枠体３１を常法の
シート積層法により形成し焼結一体化せしめる、
他方半導体素子塔載部兼放熱板３２を銅25％、タ
ングステン75％の組成体及び銅35％、タングステ
ン65％の組成体により夫々形成し、ニツケルメツ
キ2μ前後を施し、前記部材３２の中央付近凹部
に前記セラミツク枠体３１を載置してろう付法に
より接合せしめる。このろう付の際に、リード等
必要な金属（図示せず）を同時にろう付すること
ができる。その後必要部分にニツケル又は金等の
メツキを施す。これらパツケージのうち、銅35
％、タングステン65％よりなる組成体を使用した
場合はセラミツクにクラツクが入り、そのセラミ
ツクの一部は後日剥離するという現象を生じた。
銅25％、タングステン75％のものは第３図２３に
示したごとき介在物を置く構造にせずセラミツク
と直接ろう付しても前記のようなクラツク及び剥
離現象を生ぜず所定テストに合格した。 なお、本実施例ではシート積層法を利用したセ
ラミツク枠体を使用したが、プレス法によつて製
作されたセラミツク枠体についても同様な好結果
が得られている。 〔実施例 ３〕 第５図は従来法によつて製作された超LSIを塔
載するためのパツケージであつて、ピン・グリツ
ド・アレイ（Pin Grid Array）と呼ばれるパツ
ケージの要部断面図である。第６図は本願発明に
よつて製作されたピン・グリツド・アレイの要部
断面図である。ピン・グリツド・アレイは外形寸
法は約25mm角あるいはそれ以上の大型パツケージ
であつて、セラミツク上面に植設されたリードと
なるべきピンの数は70本以上から数百本にも及ぶ
ものであり中に封入される半導体素子も大型のも
のである。第６図中セラミツク枠体である部分５
１は常法のセラミツクシート積層法により、必要
なメタライズパターンを施されたセラミツクシー
トを３〜４層（第６図は３層のものを示してい
る）積層し、焼結一体化する。他方銅15％、タン
グステン85％の組成体を所定の板状形に成形した
ものを用意し、これにニツケルメツキ１〜3μを
施す。次にセラミツク枠体５１の接着すべき面に
前記金属組成体をろう付法により接着し半導体素
子塔載部５２とする。このろう付の際に上方に植
設されるピン５４も同時にろう付される。その後
ニツケルメツキ及び金メツキを施して完成体とし
た。 第５図に示した従来法では無酸素銅板４２をセ
ラミツクに接着し得ないため中間にコバール４３
を介在せしめる提案がなされたがコバールと無酸
素銅との大きな膨脹係数差のために不具合が多か
つた。又無酸素銅とセラミツクを直接接着した場
合もセラミツクにクラツクが入り製作不可能であ
つた。第６図による方法ではそれら不具合は全く
なく充分な必要特性を備えたパツケージが安価に
容易に製作できるのである。 又第５図のようなピン・グリツド・アレイでは
無酸素銅板４２上の半導体素子接着部４６にもコ
バール又はモリブデン或いはタングステン等の薄
板を接着し半導体素子のシリコンと無酸素銅との
熱膨脹差の対策を施す必要があつたが、本願発明
を用いれば全くその必要がなく電子工業技術上有
効な発明であると云い得る。 〔実施例 ４〕 第７図はセラミツクチツプキヤリヤーの従来法
によつて製作されたものの要部断面図であり、全
体はセラミツクの積層品６１からなり、中央のキ
ヤビテイー底部に半導体素子塔載部６２であるメ
タライズ部を有し又メタライズにより形成された
外部への導出リード６４，６５を具えており更に
外部への導出リードであるメタライズによつて形
成されたリード６３を有している。従つて半導体
素子塔載部６２の下部はセラミツクにより構成さ
れているものである。 第８図は本願発明によるセラミツクチツプキヤ
リヤーの要部断面図である。セラミツク枠体７１
はテープ積層法により作成される。所定形状に形
成され導体印刷を行つたグリーンセラミツクシー
トを複数層積層し、これを焼結一体化したものを
用意し、別に銅−モリブデン組成体のうちシリコ
ンと最も熱膨脹係数の近い銅１％、モリブデン99
％組成体の板を半導体素子塔載部材７２として用
意しニツケルメツキの所定厚みを施しておく。積
層セラミツク、特にチツプキヤリヤーなどの場合
では一枚のグリーンシートに多数個のパターンを
つけて積層一体化するのが常法であり、従つて前
記部材７２のろう付も個々のチツプキヤリヤーに
分割する前にセラミツク枠体７１とろう付され
た。ろう付後所定のメツキが施された後個々のチ
ツプキヤリヤーに分割され、必要特性がテストさ
れた。勿論テスト結果に異常はなく全く問題とな
るべき欠点はなかつた。 以上詳細に説明したごとく、本発明はセラミツ
ク材料に金属材料を半導体素子塔載部材として取
りつけたセラミツクパツケージであつて、用いる
金属材料の持つ熱膨脹係数がセラミツク例えばム
ライトなどにも適合しているため、この金属材料
をセラミツク部と容易に置き換えることができ反
りや歪のない平坦な半導体塔載部を持つパツケー
ジをつくり出せるし、したがつて大型化も容易で
ある。更には熱伝導率が大きいため放熱部材とし
て用いることもでき大容量化された半導体素子に
も高い熱放散を必要とするパツケージにも最適で
あり、又本金属材料にメツキ層を形成することに
より直接半導体素子を接着できるためパツケージ
の部品点数を減らしたり形状をシンプルにしたり
することができ今後の半導体用パツケージとして
必須のセラミツクパツケージとなるものである。
【図面の簡単な説明】
第１図は従来技術を用いて製作したCCDパツ
ケージの要部断面図、第２図は本発明を用いて製
作したCCDパツケージの要部断面図、第３図は
従来法によつて製作された高周波高出力トランジ
スターパツケージの要部断面図、第４図は本発明
を用いて製作した高周波高出力トランジスターパ
ツケージの要部断面図、第５図は従来技術による
ピングリツドアレイパツケージの要部断面図であ
り、第６図は本発明によるピングリツドアレイパ
ツケージの要部断面図である。第７図は従来法に
よるチツプキヤリヤーの要部断面図、第８図は本
発明によるチツプキヤリヤーの要部断面図であ
る。 １，６１……セラミツク部材、１１，２１，３
１，４１，５１，７１……セラミツク枠体、２，
１２，６２……半導体素子塔載部、２２……無酸
素銅製放熱板兼半導体素子塔載部、３２……放熱
板兼半導体素子塔載部、４２……無酸素銅製半導
体素子塔載部、５２……銅−タングステン組成体
よりなる半導体素子塔載部、７２……銅−モリブ
デン組成体よりなる半導体素子塔載部、３，１３
……キヤツプ接着用金属枠体、２３……介在金属
枠体、４３……介在コバール薄板枠体、４，１４
……リード、１５……メタライズ部、４４，５４
……ピン、６３，６４，６５，７３，７４，７５
……メタライズ部。

Claims (1)

    【特許請求の範囲】
  1. １ トランジスター又はLSI等の半導体素子を封
    入するために用いられる半導体用セラミツクパツ
    ケージにおいて重量比で銅１〜30％及びタングス
    テン又はモリブデン99〜70％の範囲にある非合金
    組成体上にメツキ層を形成して半導体素子塔載用
    部材としたことを特徴とする半導体セラミツクパ
    ツケージ。
JP57157684A 1982-09-09 1982-09-09 半導体用セラミツクパツケ−ジ Granted JPS5946050A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57157684A JPS5946050A (ja) 1982-09-09 1982-09-09 半導体用セラミツクパツケ−ジ
US06/530,093 US4680618A (en) 1982-09-09 1983-09-07 Package comprising a composite metal body brought into contact with a ceramic member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57157684A JPS5946050A (ja) 1982-09-09 1982-09-09 半導体用セラミツクパツケ−ジ

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP458090A Division JPH0348448A (ja) 1990-01-16 1990-01-16 Ｃｃｄパッケージ
JP458390A Division JPH0340455A (ja) 1990-01-16 1990-01-16 セラミックチップキャリヤー
JP458190A Division JPH0340453A (ja) 1990-01-16 1990-01-16 高周波高出力トランジスターパッケージ
JP458290A Division JPH0340454A (ja) 1990-01-16 1990-01-16 ピン、グリッドアレイパッケージ

Publications (2)

Publication Number Publication Date
JPS5946050A JPS5946050A (ja) 1984-03-15
JPS6327860B2 true JPS6327860B2 (ja) 1988-06-06

Family

ID=15655121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57157684A Granted JPS5946050A (ja) 1982-09-09 1982-09-09 半導体用セラミツクパツケ−ジ

Country Status (2)

Country Link
US (1) US4680618A (ja)
JP (1) JPS5946050A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817509A (ja) * 1981-07-22 1983-02-01 Hitachi Ltd 記録タイミング補正方式
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS59114845A (ja) * 1982-12-21 1984-07-03 Nec Corp 諸特性の改善された容器を用いた半導体装置
JP2540805B2 (ja) * 1986-04-12 1996-10-09 ソニー株式会社 ディジタル信号の伝送装置
US4885214A (en) * 1988-03-10 1989-12-05 Texas Instruments Incorporated Composite material and methods for making
US5015533A (en) * 1988-03-10 1991-05-14 Texas Instruments Incorporated Member of a refractory metal material of selected shape and method of making
US4894293A (en) * 1988-03-10 1990-01-16 Texas Instruments Incorporated Circuit system, a composite metal material for use therein, and a method for making the material
US5039335A (en) * 1988-10-21 1991-08-13 Texas Instruments Incorporated Composite material for a circuit system and method of making
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5036584A (en) * 1989-06-13 1991-08-06 Texas Instruments Incorporated Method of manufacture of copper cored enclosures for hybrid circuits
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US4994903A (en) * 1989-12-18 1991-02-19 Texas Instruments Incorporated Circuit substrate and circuit using the substrate
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
US5105258A (en) * 1990-11-21 1992-04-14 Motorola, Inc. Metal system for semiconductor die attach
US5111277A (en) * 1991-03-29 1992-05-05 Aegis, Inc. Surface mount device with high thermal conductivity
US5188985A (en) * 1991-03-29 1993-02-23 Aegis, Inc. Surface mount device with high thermal conductivity
US5297001A (en) * 1992-10-08 1994-03-22 Sundstrand Corporation High power semiconductor assembly
EP0665591A1 (en) * 1992-11-06 1995-08-02 Motorola, Inc. Method for forming a power circuit package
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
US5413751A (en) * 1993-04-14 1995-05-09 Frank J. Polese Method for making heat-dissipating elements for micro-electronic devices
US5886407A (en) * 1993-04-14 1999-03-23 Frank J. Polese Heat-dissipating package for microcircuit devices
US5972737A (en) * 1993-04-14 1999-10-26 Frank J. Polese Heat-dissipating package for microcircuit devices and process for manufacture
US5477009A (en) * 1994-03-21 1995-12-19 Motorola, Inc. Resealable multichip module and method therefore
FR2721437B1 (fr) * 1994-06-17 1996-09-27 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
JPH0945815A (ja) * 1995-08-03 1997-02-14 Sumitomo Electric Ind Ltd 半導体用パッケージ、該パッケージ用板状部材及びその製造方法
US5723905A (en) * 1995-08-04 1998-03-03 International Business Machines Corporation Semiconductor package with low strain seal
US5798566A (en) * 1996-01-11 1998-08-25 Ngk Spark Plug Co., Ltd. Ceramic IC package base and ceramic cover
US5686676A (en) * 1996-05-07 1997-11-11 Brush Wellman Inc. Process for making improved copper/tungsten composites
US5821617A (en) * 1996-07-29 1998-10-13 Microsemi Corporation Surface mount package with low coefficient of thermal expansion
JP4623774B2 (ja) * 1998-01-16 2011-02-02 住友電気工業株式会社 ヒートシンクおよびその製造方法
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
US6284389B1 (en) 1999-04-30 2001-09-04 Pacific Aerospace & Electronics, Inc. Composite materials and methods for manufacturing composite materials
JP2003152145A (ja) * 2001-08-31 2003-05-23 Sumitomo Electric Ind Ltd 半導体放熱用基板とその製造方法及びパッケージ
US6727193B2 (en) * 2002-03-08 2004-04-27 Sun Microsystems, Inc. Apparatus and methods for enhancing thermal performance of integrated circuit packages
US6637506B2 (en) * 2002-03-08 2003-10-28 Sun Microsystems, Inc. Multi-material heat spreader
JP2004104074A (ja) * 2002-07-17 2004-04-02 Sumitomo Electric Ind Ltd 半導体装置用部材
AT7382U1 (de) * 2003-03-11 2005-02-25 Plansee Ag Wärmesenke mit hoher wärmeleitfähigkeit
US8080872B2 (en) * 2008-06-16 2011-12-20 Hcc Aegis, Inc. Surface mount package with high thermal conductivity
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
DE102008034258B4 (de) 2008-07-17 2012-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gesinterter Werkstoff und Verfahren zu dessen Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28
JPS51138164A (en) * 1975-05-26 1976-11-29 Fujitsu Ltd Production method of package for semiconductor circuit element
JPS5642357A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Semiconductor device
JPS56133853A (en) * 1980-03-24 1981-10-20 Fujitsu Ltd Package for integrating circuit
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685134A (en) * 1970-05-15 1972-08-22 Mallory & Co Inc P R Method of making electrical contact materials
US3928907A (en) * 1971-11-18 1975-12-30 John Chisholm Method of making thermal attachment to porous metal surfaces
JPS4913085U (ja) * 1972-05-08 1974-02-04
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
US4427993A (en) * 1980-11-21 1984-01-24 General Electric Company Thermal stress relieving bimetallic plate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28
JPS51138164A (en) * 1975-05-26 1976-11-29 Fujitsu Ltd Production method of package for semiconductor circuit element
JPS5642357A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Semiconductor device
JPS56133853A (en) * 1980-03-24 1981-10-20 Fujitsu Ltd Package for integrating circuit
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板

Also Published As

Publication number Publication date
US4680618A (en) 1987-07-14
JPS5946050A (ja) 1984-03-15

Similar Documents

Publication Publication Date Title
JPS6327860B2 (ja)
KR940001283B1 (ko) 세라믹팩형 반도체 장치 및 그의 조립방법
JP3009788B2 (ja) 集積回路用パッケージ
WO2021128958A1 (zh) 数字电路的封装结构及封装方法
JPS5987893A (ja) 配線基板とその製造方法およびそれを用いた半導体装置
US6351389B1 (en) Device and method for packaging an electronic device
JP4626445B2 (ja) 半導体パッケージの製造方法
JPH06342853A (ja) 半導体素子用パッケージ
JP7008236B2 (ja) パワーモジュール用基板及びその製造方法
US11791232B2 (en) Packaging structure and packaging method of digital circuit
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH07335792A (ja) 半導体素子搭載用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH08264566A (ja) 半導体素子搭載用パッケージ
JPH01151252A (ja) セラミックパッケージとその製造方法
JPH08222670A (ja) 半導体素子搭載用パッケージ
WO2022162871A1 (ja) 両面冷却パワーモジュール
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPH0465544B2 (ja)
JP2003197803A (ja) 半導体パッケージ
JPH06196585A (ja) 回路基板
JPH0412682Y2 (ja)
JPH0514514Y2 (ja)
JP3335657B2 (ja) 半導体パッケージ
JPH0529499A (ja) セラミツクス多層基板