JPH0340454A - ピン、グリッドアレイパッケージ - Google Patents

ピン、グリッドアレイパッケージ

Info

Publication number
JPH0340454A
JPH0340454A JP458290A JP458290A JPH0340454A JP H0340454 A JPH0340454 A JP H0340454A JP 458290 A JP458290 A JP 458290A JP 458290 A JP458290 A JP 458290A JP H0340454 A JPH0340454 A JP H0340454A
Authority
JP
Japan
Prior art keywords
copper
ceramic
tungsten
molybdenum
porous body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP458290A
Other languages
English (en)
Other versions
JPH0465543B2 (ja
Inventor
Toshiro Kuroda
俊郎 黒田
Koichi Kumazawa
熊沢 光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP458290A priority Critical patent/JPH0340454A/ja
Publication of JPH0340454A publication Critical patent/JPH0340454A/ja
Publication of JPH0465543B2 publication Critical patent/JPH0465543B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ピン、グリッドアレイパッケージに関するも
ので、更に詳しくはピン、グリッドアレイパッケージの
半導体素子搭載部として、銅−タングステンあるいは銅
−モリブデンよりなる非合金組成体を用いたものである
[従来の技術] 従来、半導体用セラミックパッケージはグリーンセラミ
ックシートに必要金属層をスクリーンプリント法により
印刷しこれを積層し焼結−体化して、このセラミック体
の金属層に必要な金属部材をろう付けにより取りつける
方法か、又はプレス法によってセラミック枠体を成形し
、これにメタライズを施して、このメタライズ部を介し
て金属部材とろう付性により接着しパッケージとしてき
た。
しかし、積層パッケージの中でも、半導体素子を接着す
る部分、いわゆる半導体素子搭載部がセラミック上のメ
タライズ部によって構成されているパッケージでは、セ
ラミックを焼結−体化する際に起るシート自身の歪或い
は積層時の外的な力によって生ずる歪により半導体素子
搭載部のセラミックに反りや、うねりを生ずることがあ
るという欠点があり、半導体素子の接着強度が弱いとか
又半導体素子が水平に搭載されない等の欠点が生じ、半
導体素子搭載部の平坦なパッケージを製作するためにす
でに特願昭58−214341号として提案された発明
等がなされてきた。
最近、技術の発展に伴って大型の素子を搭載するパッケ
ージが要求されるようになり、したがってパッケージ自
体も大型化され、セラミックの歪を僅少にとどめたり、
接合する半導体素子搭載部材との膨脂差を解消せしめた
りすることがますます困難さを増してきた。
第2図は従来法によって製作された超LSIを搭載する
ためのパッケージであって、ビン・グリッド・アレイ(
Pin Grld Array)と呼ばれるパッケージ
の要部断面図である。ビン・グリッド・アレイは外径寸
法は約25Ilffi角あるいはそれ以上の大型パッケ
ージであって、セラミツク1上面に植設されたリードと
なるべきビン4の数は70本以上から数百本にも及ぶも
のであり中に封入される半導体素子も大型のものである
第2図に示した従来法では無酸素銅板2をセラミックに
接着し得ないため中間にコバール3を介在せしめる提案
がなされたがコバールと無酸素鋼との大きな膨脂係数差
のために不具合が多かった。又無酸素銅とセラミックを
直接接着した場合もセラミックにクラックが入り製作不
可能であった。
又第2図のようなビン・グリッド・アレイでは無酸素銅
板2上の半導体素子接着部5にもコバール又はモリブデ
ン或いはタングステン等の薄板を接着し半導体素子のシ
リコンと無酸素銅との熱膨脂差の対策を施す必要があっ
た。
一方、シリコン素子と銅を主体とする端子板が接続され
る構造の半導体装置において、両者の中間に、鋼中にタ
ングステン又はモリブデンを分散せしめて焼結してなる
電極を介在せしめた装置も知られている(特開昭50−
62776号公報参照)。
[発明が解決しようとする課題] 本発明は前記諸欠点、諸問題を一挙に解決するだけでな
く、大型化を可能にしたビン、グリッドアレイパッケー
ジを提供することを目的とする。又、用いる材質につい
ては、特開昭50=62778号公報記載の技術では、
銅とタングステン又はモリブデンとの混合物が焼結体で
あるため、熱膨脹係数、熱伝導率ともW(又はM o 
)/ Cuの複合剤があてはまらず、実質的には空孔が
存在するもので、メツキ性、気密性や熱伝導等の基板に
要求される特性の点で問題がある。
本発明では、W(又はMo)/Cuの複合材料における
この点の問題も解決するものである。
[課題を解決するための手段] 本発明は、セラミック枠体と、重量%で99〜70%の
タングステン又はモリブデン多孔体を芯材としこれに 
1〜30%の銅を溶融して充填してなる非合金組成体か
らな、る板状の半導体素子搭載部とが、ろう付けにより
直接接合された構造であるビン、グリッドアレイパッケ
ージである。
本発明で使用する非合金組成体は、上記のとおりタング
ステン又はモリブデン多孔体を芯材として、それに鋼材
を溶融して充填せしめた複合材料である。これは溶浸法
と呼ばれる方法であって、この方法によると、毛細管現
象によりタングステン又はモリブデンの多孔体の空隙率
は溶融した銅によりほぼ完全に充填されるので、非合金
組成体の密度は実質100%になる。
前記材料の持つ特性のうち熱膨脹係数及び熱伝導率を第
1表で銅−タングステン組成体について、第2表で銅−
モリブデン組成体について示した。
第1表 第2表 第1表及び第2表から明らかなように、銅−タングステ
ン、銅−モリブデン組成体は、銅の含有量の比較的少い
領域においてはセラミックの持つ熱膨脹係数50〜75
X10−7に適合する熱膨脹係数を有し、しかもその値
はW(又はMo)/ Cuの複合則に基づく理論値とほ
ぼ一致するため、銅含有率を変えることによって任意に
必要とする熱膨脹係数を有する複合金属材料を得ること
ができる。したがって現在使用されている金属よりも熱
膨脹係数がセラミックのそれに適合する金属材料を得る
ことができる。
[実施例] 第1図は本願発明によって製作されたビン、グリッド・
アレイの要部断面図である。第1図中セラミック枠体で
ある部分11は常法のセラミックシート積層法により、
必要なメタライズパターンを施されたセラミックシート
を3〜4層(第1図は3層のものに示している)積層し
、焼結一体化する。他方浸漬法により作成した銅15%
、タングステン85%の組成体を所定の板状形に底形し
たものを用意し、これにニッケルメッキ1〜3μを施す
。次にセラミック枠体11の接着すべき面に前記金属組
成体をろう付性により接着し半導体素子搭載部12とす
る。このろう付の際に上方に植設されるビン13も同時
にろう付される。その後ニッケルメッキ及び金メツキを
施して完成体とした。
[発明の効果] 以上説明したごとく、本発明はセラミック材料に金属材
料を半導体素子搭載部材として取りつけたビン、グリッ
ドアレイパッケージであって、用いる金属材料の持つ熱
膨脹係数が混合する金属の複合則の理論値に近似し、し
かもセラミック例えばムライトなどにも適合しているた
め、この金属材料をセラミック部と容易に置き換えるこ
とができ反りや歪のない平坦な半導体搭載部を持つパッ
ケージをつくり出せるし、したがって大型化も容易であ
る。更には熱伝導率が大きいため放熱部材として用いる
こともでき大容量化された半導体素子にも高い熱放散を
必要とするパッケージにも最適であり、又本金属材料に
メツキ層を形成することにより直接半導体素子を接着で
きるためパッケージの部品点数を減らしたり形状をシン
プルにしたりすることができ今後のビン、グリッドアレ
イパッケージとして必須のものとなるものである。
【図面の簡単な説明】
第1図は本発明の実施例のビン、グリッドアレイパッケ
ージの要部断面図、第2図は従来技術によるビン、グリ
ッドパッケージの要部断面図である。 l・・・セラミック、2・・・無酸素銅板、3・・・コ
バール、4・・・ビン、 5・・・半導体素子接着部、11・・・セラミック枠体
、12・・・半導体素子搭載部、13・・・ビン。

Claims (1)

    【特許請求の範囲】
  1. セラミック枠体と、重量%で99〜70%のタングステ
    ン又はモリブデン多孔体を芯材としこれに1〜30%の
    銅を溶融して充填してなる非合金組成体からなる板状の
    半導体素子搭載部とが、ろう付けにより直接接合された
    構造であることを特徴とするピン、グリッドアレイパッ
    ケージ。
JP458290A 1990-01-16 1990-01-16 ピン、グリッドアレイパッケージ Granted JPH0340454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP458290A JPH0340454A (ja) 1990-01-16 1990-01-16 ピン、グリッドアレイパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP458290A JPH0340454A (ja) 1990-01-16 1990-01-16 ピン、グリッドアレイパッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57157684A Division JPS5946050A (ja) 1982-09-09 1982-09-09 半導体用セラミツクパツケ−ジ

Publications (2)

Publication Number Publication Date
JPH0340454A true JPH0340454A (ja) 1991-02-21
JPH0465543B2 JPH0465543B2 (ja) 1992-10-20

Family

ID=11588034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP458290A Granted JPH0340454A (ja) 1990-01-16 1990-01-16 ピン、グリッドアレイパッケージ

Country Status (1)

Country Link
JP (1) JPH0340454A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28

Also Published As

Publication number Publication date
JPH0465543B2 (ja) 1992-10-20

Similar Documents

Publication Publication Date Title
US5481136A (en) Semiconductor element-mounting composite heat-sink base
US4827082A (en) Ceramic package
JPS6327860B2 (ja)
US4715892A (en) Cermet substrate with glass adhesion component
US5111277A (en) Surface mount device with high thermal conductivity
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
US5188985A (en) Surface mount device with high thermal conductivity
JPH11228245A (ja) 異種部材接合用接着剤組成物、同組成物により接合された異種部材からなる複合部材および同複合部材の製造方法
JPH0840789A (ja) 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法
US5305947A (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
US4941582A (en) Hermetically sealed ceramic package
JPH0340454A (ja) ピン、グリッドアレイパッケージ
JPH0348448A (ja) Ccdパッケージ
JPH0340453A (ja) 高周波高出力トランジスターパッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPH0340455A (ja) セラミックチップキャリヤー
JPH0997865A (ja) 放熱部品
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JPH0613494A (ja) 半導体装置用基板
JP2000323619A (ja) セラミックを用いた半導体装置用部材及びその製造方法
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JPH08186195A (ja) 電子部品用パッケージ
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
JP2525232B2 (ja) セラミックパッケ―ジおよびその製造方法