JPH06506321A - 高熱伝導率の表装装置 - Google Patents

高熱伝導率の表装装置

Info

Publication number
JPH06506321A
JPH06506321A JP4509057A JP50905792A JPH06506321A JP H06506321 A JPH06506321 A JP H06506321A JP 4509057 A JP4509057 A JP 4509057A JP 50905792 A JP50905792 A JP 50905792A JP H06506321 A JPH06506321 A JP H06506321A
Authority
JP
Japan
Prior art keywords
package
metal
ceramic
copper
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4509057A
Other languages
English (en)
Inventor
メディロス，マニエル，ザ　サード
グリーンスパン，ジェイ，エス．
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH06506321A publication Critical patent/JPH06506321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高熱伝導率の表装装置 本発明は、広義の概念で言えば、電子回路を収納するパッケージに係り、とりわ けセラミックス製フレームで支持された複合金属ベースを有する表装パッケージ に関するものである。
シリコン半導体集積回路およびハイブリッド・マイクロ電子回路のような増々複 雑化したマイクロ電子回路は、回路を封じ込めると共に外部回路に対する電気的 な相互連結を形成するパッケージを必要とする。１つの適当なパッケージは表装 パッケージ（ＳＭＴ）である。ＳＭＴ基板は複数のセラミックス層で形成されて いる。各セラミックス層は成る種の選定された機能を有する。例えば、第１セラ ミックス層の一部は電子素子の半田付けができるように金属を取付けられ得る。
第２層はワイヤー接合のための金属回路線を有し得る。他のセラミックス層は気 密パッケージの中にチップを封じ込める蓋に対してシールされたガラスとされ得 る。勿論、何れかまたは全ての層が多重機能を有し得る。回路線から延在する金 属は回路基板上の接点に対して半田付けされ、パッケージと基板とを相互連結す る。
表装パッケージは、低い高さ輪郭のパッケージが望まれる場合、またはパッケー ジを取付ける上で利用できる空間が制限されている場合に有利である。電子装置 が一層複雑化し、利用できる空間が狭くなると、表装パッケージの要望度か高ま る。同時に、装置の複雑度が高まるほど、作動で発生する熱は増大する。熱が除 去されねば、装置温度が上昇して作動寿命が短縮する。それ故に高い熱伝導性を 有する表装パッケージの開発が熱望されている。
大半のセラミック表装パッケージはアルミナ（Ａ１＊Ｏ２）のベースを有する。
アルミナはその熱膨張率がシリコン集積回路およびアルミナハイブリッド回路の それに近い。焼成前のアルミナ（生テープ）はスタンプ容易であり、あるいはま た所望デザインに容易に成形できる。焼成後、稠密な耐化学性基板が形成される 。
ＡｌｚＯｚは伝熱性に劣り、熱伝導率（Ｔｃ）２０Ｗ／ｍ−Ｋを有する。銅の熱 伝導率（Ｔｃ）３９３．７Ｗ／ｍ−にと比較されたい。
ホリウチ氏他による米国特許第４８２７０８２号が集積回路素子からの伝熱を改 善するために、アルミナよりも良好な熱伝導率を有するセラミックベースの使用 を開示している。ＡｌｚＯｘでパッケージのベースを形成する外に、１４０Ｗ／ ｍ−Ｋを超える熱伝導率を有するＡＩＮまたはＳｉＣがベースとして選定された 。窒化アルミニウムおよび炭化けい素はアルミナよりも高価で、成形が困難であ る。焼成の間は窒化アルミニウムが酸化してＡｌｔｏｓに戻るのを防止するよう に注意をする必要がある。
他の解決方法はゲルニティス氏他に付与された米国特許第４０２５９９７号に開 示されている。金属製熱シンクが集積回路素子の反対側にてアルミニウム基板に 半田付けされる。熱膨張係数の不一致による基板の破損を防止するために、高い 熱伝導率および比較的低い熱膨張係数を有する複合材料であるように熱シンクが 選択される。
開示された基板はＭｏクラッド（被着）銅および銅クラツド（被着）Ｍｏを含む 。クラッド厚の適正な選定は熱膨張係数を所望値に調整する。この方法の欠点は 絶縁性のアルミナ層が集積回路素子と熱シンクとの間に配置されることである。
チップからの熱除去はアルミナ層を通る熱伝導で制限される。
「パワートランジスターのセラミック・パッケージ。
ＬＣＣ−３４と題するシンコー電子の出版物に開示された装置は、セラミックベ ースを２枚の薄いタングステン・銅板の間に挟んでいる。集積回路素子は内板上 に取付けられ、タングステン製バイア（縦導電体）が２枚の板間を相互連結して 熱を素子から伝導する。熱伝導率はタングステンによってＴｃ＝　１６６．ＩＷ ／ｍ−Ｋに制限され、またバイアの横断面積によって制限される。タングステン ・バイアは２枚の銅・タングステン板間の横断面積の約２０〜２５％を占めるよ うに見える。
他の方法はクロダ氏他に付与された米国特許第４６８０６１８号に開示されてい る。多孔質モリブデンまたはタングステンのベースに溶融鋼が含浸せしめられる 。次いて、含浸処理されたベースがセラミックス製フレームに半田付けされる。
電子素子は含浸されたモリブデンまたはタングステン製ベースに直接結合される 。最高温度２９３Ｗ／ｍ−Ｋまでの熱伝導率がこの形式のパッケージで論理的に 可能とされる。
含浸されたベースは制限を育する。骨材の全気孔に溶融鋼が充填されなければな らない。どのような間隙も熱伝導率を低下させる。タングステンの濃度が高く、 体積で約６５％（重量で８０％）よりも高い場合は、含浸処理による複合材料は 鍛造その他の変形工程で成形困難となる。そのため、−個づつ機械加工を施す必 要があり、スクラップが発生し、複合材料の価格を高める。
かくして、本発明の目的は従来技術の欠点のないセラミック表装パッケージを提 供することである。本発明の特徴は、一実施例においてパッケージがセラミック ス製フレームおよび粉末圧縮成形した銅・タングステン製ベースを有することで ある。このベースはフレームに対して鑞付けされるのか好ましい。本発明の他の 特徴は、集積回路素子および接合ワイヤーの両者が複合材料に直接取付けられる ことである。本発明の更に他の特徴は−、パッケージが金属蓋をシーム溶接して シールされ得ることである。
本発明の表装パッケージの利点は、熱伝導率の向上、および従来技術で与えられ るよりも小さい抵抗となる良好な電気的特性を含む。本発明のＳＭＴの他の利点 は、導電性バイアがセラミックス製フレーム本体の下側で凹まされて電気的短絡 回路の形成を最小限にすることである。更に他の利点は、パッケージがシーム溶 接により密閉されて、高温度に素子が曝されることを最小限にしたことである。
本発明によれば、電子素子の封じ込めに使用するパッケージが提供される。この パッケージは第１および第２の側面および複数の開口を有するセラミックス製フ レームを含む。複数のセラミック部材がフレームに結合される。別個の金属部材 が各開口を横断して延在する。
上述の目的、特徴および利点は、以下の明細書および図面の記載から明らかにな るだろう。
ｔ＄１図は、従来周知のセラミック表装パッケージを横断面図で示す。
第２図は、本発明による複合材料でシールされた複数の開口を有するセラミック 表装パッケージを横断面図で示す。
第３図は、シーム溶接された金属蓋を育する本発明の表装パッケージを横断面図 で示す。
第４Ａ図、第４Ｂ図は、本発明の表装パッケージの組立体使用されたセラミック ス製フレームおよび金属をそれぞれ底面図および頂面図として示す。
第５Ａ図、第５Ｂ図は、チップ取付はパッド、導電性バイアおよびシールリング の鑞付は後の本発明の表装パッケージをそれぞれ底面図および頂面図として示す 。
第１図は周知のセラミック表装パッケージ１０を示す横断面図である。パッケー ジ１０はセラミック本体１２を有し、これが集積回路素子を収容する空間１４を 画成している。第１金属板１６および第２金属板１８がセラミック本体１２の内 面２０に結合されている。第１金属板１６および第２金属板１８は銅−タングス テンで形成されている。空間１４は、第１金属板１６が約０．２５ｍｍ（ＩＯミ ル）の厚さに、また第２金属板１８が約０．７６ｍｍ（３０ミル）の厚さに制限 されるように、限られた深さを有する。
第３金属板２２および第４金属板２４が外部回路に対する電気的連結を形成する ために、第１金属板１６および第２金属板１８と反対側のセラミック本体１２の 外面２６に結合されている。第３金属板２２および第４金属板２４は銅−タング ステンで形成され、約０．２５ｍｍ（１０ミル）の厚さを有する。
金属バイア２８は第１金属板１６および第２金属板Ｉ８から第３金属板２２およ び第４金属板２４に熱衝撃および電気衝撃を伝える。バイアは焼成タングステン ペーストて形成される。
従来技術のＳＭＴパッケージｌＯの熱および電気的な制限は金属バイア２８によ り生じる。バイア２８は金属板間の制限された面積部分を占める。残る面積部分 は熱および電気的に絶縁するＡｌｔｏｚである。熱伝導率および導電率の両方か 金属バイア２８の横断面寸法によって制限される。
第２図は従来技術のパッケージの制限を受けない表装パッケージ３０を横断面図 で示す。この表装パッケージ３０はセラミックス製フレーム３２を有する。この セラミックス製フし・−ムは外部に面する第１側面３３および内部に面する第２ 側面３５を有する。セラミックス製フレーム３２を通して複数の開口３４か延在 している。複数の開０３４は別の金属部材３６．３８でシールされ、これらの部 材は開口３４を横断して延在し、一端でシールされる。
セラミックス製フレーム３２は高温で熱的に安定であり、耐化学性でガス拡散に 抵抗する適当なセラミックスで製造される。適当なセラミックスはアルミナ（Ａ 　１２０　ｚ）である。窒化アルミニウムおよび炭化けい素のような他の適当な セラミックスが使用できる。セラミックスは多孔性に影響する各種充填物を含み 得る。例えば、セラミックに所望の呈色を与えるために色素か添加され得る。１ つの好ましい色は、美的理由または半田付けを補助するように赤外線の吸収を改 善するために黒色である。
第１金属部材３６および第２金属部材３８は良好な熱伝導率を有し、セラミック ス製フレーム３２の熱膨張係数に近い熱膨張係数を存する材料で形成される。モ リブデンおよび合金４２（Ｎｉ：４２％、残部：鉄）のような鉄ニツケル合金な との低膨張金属かこれらの条件に合致し、高熱伝導率および高導電率を有する複 合材料が一層好ましい。好ましい材料には、モリブデン・マトリックスまたはタ ングステン・マトリックス、および高い導電率の第２相を有する複合材料か含ま れる。第２相は銅、銀、銅合金または銀合金とされ得る。最も好ましいのは鋼お よびタングステンの複合材料である。アルミナ基板の熱膨張係数に一致させるた めに、銅濃度は重量で約５％〜約２５％であることが好ましい。更に好ましくは 、銅濃度は約１０％〜約２０％、最も好ましくは約１２％〜約１６％である。
この複合材料は溶融鋼をタングステン骨材に含浸させるような適当な方法で、ま たは粉末冶金法によって形成される。金属部材の成形を容易にするためには、粉 末冶金法が好ましい。
第１金属部材３６および第２金属部材３８は、開口３４を横断して延在する板て あり得る。第１金属部材３６および第２金属部材３８の両方はフラ〕ノジ４０お よび受け台４２を含む形状をしている。フランジ４０は半田付け、鑞付けまたは その他の接着手段によってセラミックス製フレーム３２の一方の側に結合される 。受は台４２は集積回路素子を受入れるために開口３４内に延在する。
第２金属部材３８はフランジ４４および受け台４６を含む。フランジ４４はセラ ミックス製フレーム３２に結合されるためのものであり、受は台４６はワイヤー 接合を受入れるためのものである。
表装パッケージ３０は、金属部材と反対側でセラミックス製フーム３２に蓋を半 田付けまたはガラスシールすることでシールされる。コバール（基準組成は重量 でＦｅ５３％、Ｃｏ１７％およびＮｉ２９％）のような低膨張率の金属で製造さ れたシールリング４８がセラミックス製フレーム３２に鑞付けされる。金属シー ルリング４８は金属蓋のシーム溶接を容易にする。シーム溶接は、半田付けおよ びガラスシールの上から行うことが好ましい。何故なら、シーリング・エネルギ ーが蓋とシールリング４８との境界面に集中するからである。パッケージ全体を シール温度、典型的には３００°Ｃを超える温度まで高める必要はない。マイク ロ電子素子は高温を受けず、シールは制御された雰囲気を必要としない。
第３図は完成したＳＭＴパッケージ５０を横断面図で示す。集積回路素子５２は 第１金属部材３６の受け台４２に結合される。第１金属部材３６の熱膨張係数は アルミナまたはけい素のベースを育する集積回路５２の熱膨張係数にほぼ等しく 、どのような従来のダイ取付は材料ら使用できる。好ましいダイ取付は材料は、 金・錫および金・けい素のような共晶全半田である。
銅濃度か約１５％で残部かタングステンである好ましい複合金属は熱伝導率約１ ６７Ｗ／ｍ−におよび導電率約３５％ｌＡＣ３を有する。チップを金属製熱シン クから絶縁する介在アルミナは全く存在しない。チップ全体が熱シンクと接触し て熱移送を改善する。
第２金属部材３８は好ましくは受け台４６を含み、この受け台はセラミックス製 フレーム３２の表面上に延在しない。セラミックス製フレームの中央部分５４は 受け台４２間は受け台４６の何れかよりも高い。接合ワイヤー５６は積層回路素 子５２を第２金属部材３８と電気的に相互連結する。接合ワイヤー５６は、代表 的には銅またはアルミニウムで製造され、太さ約３８ｍｍ（０゜０１５インチ） である。細い接合ワイヤー５６は歪を生じ、ワイヤー接合はパッケージが熱また は加速度に曝される結果として撓む。セラミックス製フレーム３２の中央部分５ ４をＳＭＴパッケージ５０の内部で最高高さとなるように形成することは、接合 ワイヤー５６が撓みすなわち移動したときにそのワイヤーが金属部材ではなく中 央部分５４に接触を生じることを確実となす。ワイヤーの撓みすなわちワイヤー の移動か電気的な短絡回路を生じない。
ダイの取付けおよびワイヤー接合の後、ＳＭＴパッケージ５０は金属カバー５８ でシールされる。金属カバー５８はセラミックス製フレーム３２の熱膨張係数と ほぼ等しい熱膨張係数を有するコバールまたは他の金属であるのか好ましい。金 属カバー５８はシーム溶接のような工程でシールリング４８に結合される。シー ム溶接では、アーク溶接または抵抗溶接が一連の重なり合ったスポット溶接を形 成し、これが連続した気密シールを形成する。
次に、組立られなパッケージは、プリント回路基盤または他の外部回路に半田付 けされて、第１金属部材３６および第２金属部材３８の外面かその外部回路に対 して結合されて電気的に相互連結される。
第４Ａ図、第４Ｂ図は、本発明のＳＭＴパッケージの組立体を示している。第４ Ａ図は底部平面図にて中間的な組立段階を示し、第４Ｂ図は同じ中間的な組立段 階を頂部平面図で示している。アルミナ基板はレーザ一孔開けによる開口３４． ３４’　を有する。ＣＯ，レーザーが開口を切断してセラミックス製フレーム３ ２を形成する。
６０は第４Ａ図に示されるようにセラミックス製フレームの背面に付与されて、 開口３４を横断して延在する第１金属部材の結合箇所および開口３４′を横断し て延在に示されるようにソールリングを結合するためにセラミこの手法によると 、制御された厚さの正確なタングステンの付着が行われる。タングステン・ペー ストは焼成後に約２５ミクロン（１０００マイクロインチ）〜約７５ミクロン（ ３０００マイクロインチ）の厚さを生じる厚さにスクリーン処理されるのが好ま しい。タングステン次に、セラミックス製フレーム３２はタングステン・ペース トを焼成するために約１４００℃の高温で焼成される。焼成によってタングステ ン・ペーストが金属タングステンに変えられ、タングステンがセラミック基板に 結合せしめられる。
焼成されたタングステン・ペーストは、電解浴中て厚さ約１．２５ミクロン（５ ０マイクロインチ）〜３．７５ミクロン（１５０マイクロインチ）のニッケルめ っきを施される。タングステンに対するニッケルの付着性を改善するために、め っきされた基板は減圧雰囲気中で温度約６００℃まで加熱して焼結され得る。
金属部材は銅およびタングステンの混合物である。金属部材上にニッケル層を析 出させることが好ましい。しかしながら、タングステンに対するニッケルの付着 性は残留する耐火酸化物のせいで十分ではない。耐火酸化物を積極的に十分除去 するために空電解活性化（ｐｒｅｐｌａｔｅａｃｔｉｖａｔｉｏｎ）処理を使用 することは、部材の銅成分を吸着するか、不均等な面を生じることになる。出願 人は、約０．２５ミクロン（１０マイクロインチ）〜０．６３ミクロン（２５マ イクロインチ）の金フラッシュか電解浴から複合材料上に析出可能であることを 見出した。金フラッシュが一旦析出・付着されたならば、標準電解析出によって 約１．２５ミクロン（５０マイクロインチ）〜約３．７５ミクロン（１５０マイ クロインチ）の所望厚さのニッケルが金の上に析出・付着され得る。次いで、金 属部材は、セラミックス製フレームに対する鑞付けの準備をなされる。
コバール・シールリングは鑞付けの前に約１．２５ミクロン（５０マイクロイン チ）〜３．７５ミクロン（１５０マイクロインチ）の二・νケルを被覆されるこ とが好ましい。セラミックス製フレーム３２の金属被覆、金属部材およびシール リングが一旦ニッケルめっきされると、組立体が結合される。何れの適当な接着 技術も使用し得る。ＢＴと称される銅・銀共晶（基準組成は、銅７２％、銀２８ ％）による鑞付けが好ましい。鑞はペーストまたは予備成形体の何れかとしてセ ラミ・ツクス製フレーム３２の金属面６０と第１および第２金属部材およびシー ルリングとの間に配置される。金属部材は受け台が開口３４．３４’　の中に延 在するように配置される。黒鉛ボートのような固定具を使用して整合が維持され る。組立体は、水素中で温度約７８０°Ｃまて加熱され、鑞付けされる。次に、 ＳＭＴパッケージは事実上第２図に符号３０で示すようになる。
鑞付けした組立体は第５Ａ図に底面図として示され、第５Ｂ図に頂面図として示 されている。第５Ａ図を参照すると、セラミックス製フレーム３２に対する鑞付 けは第１金属部材３６および１つまたはそれ以上の第２金属部材３８である。第 ５Ｂ図の頂面図を参照すると、シールリング４８はセラミックス製フレーム３２ の周囲に鑞付けされる。第１受は台４２は集積回路素子を受止めるように開口３ ４の中に延在する。１つまたはそれ以上の第２受は台４６か接合ワイヤーを受止 めるために開口３４′内に延在する。ダイ取付けおよび半田付けを容易にするた めに、組立体３０は、約０．７５ミクロン（３０マイクロインチ）〜約１．５ミ クロン（６０マイクロインチ）の金で金めっきされ得る。金がＢＴ鑞または金属 部材およびシールリング中に拡散することを防止するために、金めつき前に約１ ．２５ミクロン（５０マイクロインチ）〜約３．７５ミクロン（１５０マイクロ インチ）に無電解処理で組立体の全金属表面上にニッケルを析出・付着させるの が好ましい。金めつきの後、チップが取付けられてワイヤーが結合される。次に 、シールリングに対して蓋がシールされてＳＭＴパッケージを完成させる。
適当な組立工程を採用可能である。レーザー穴開けにより穴が形成される焼成セ ラミックシートで始めるよりも、セラミック粉末が開口を含む所望形状を存する モールド型の中にプレスされ得る。粉末は正確な寸法に射出モールド成形できる 。粉末はタングステンによる金属化のために十分な一体性を有する緩い成形体に プレス成形される。この成形体および金属は温度約１５５０°Ｃに加熱して焼成 される。金属化されたセラミックス製フレームはその後前述したように更に処理 される。
金属部材はセラミックス製フレームの外部表面に結合されるとして示されたが、 一部の金属部材または全金属部材をセラミックス製フレームの内部表面に結合す ることは本発明の範囲内に含まれる。その後、受は台か開口を通じて、パッケー ジから外方へ延在する。この形状はビン・グリッド・アレーおよびパッド・アレ ー・ノ（・ソケージに特に好適である。
パッケージおよび組立工程が表装バ・ソケージに関して表面の複数の金属接点パ ッドが内部表面の開口内に延在するセラミック基板にとって特に好適である。
ＪＦ　ＩＧ−１（ＰＲＩＯＲＡＲＴ） ＦＩＧ−２ ＦＩＧ−３ ｆＩＧ−４Ａ　ＩＮＧ−４ｓ ＪＦＩＧ−５Ａ　ＪＦ−ＮＧ−５Ｂ フロントページの続き （８１）指定−ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。
ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＳＥ）、０Ａ（ＢＦ 、ＢＪ、ＣＦ、ＣＧ、ＣＩ、ＣＭ、ＧＡ、ＧＮ、ＭＬ、ＭＲ，ＳＮ、ＴＤ、ＴＧ ）、ＡＵ、　ＢＢ、　ＢＧ、　ＢＲ，ＣＡ、　ＦＩ、　ＨＵ、ＪＰ、　ＫＰ。
ＫＲ，ＬＫ、　ＭＧ、　ＭＷ、　Ｎｏ、　ＰＬ、　ＲＯ，ＲＵ、　Ｓ

Claims (1)

  1. 【特許請求の範囲】 １．電子素子（５４）の封入に使用されるパッケージ（３０，５０）であって、 第１側面（３３）、第２側面（３５）および複数の開口（３４）を有するセラミ ックス製フレーム、および前記セラミックス製フレーム（３２）に結合される複 数の金属部材（３６，３８）であって、別の金属部材（３６，３８）が前記各開 口（３４）を横断して延在していることを特徴とするパッケージ。 ２．請求項１のパッケージ（３０，５０）であって、前記セラミックス製フレー ム（３２）がアルミナで形成され、前記金属部材（３６，３８）がＡＩ２Ｏ３と ほぼ等しい熱膨張係数を有することを特徴とするパッケージ。 ３．請求項２のパッケージ（３０，５０）であって、前記金属部材（３６，３８ ）が、事実上、銅、銀、銅合金および銀合金から成る第２相を支持するモリブデ ンまたはタングステン・マトリックスを含むことを特徴とするパッケージ。 ４．請求項３のパッケージ（３０，５０）であって、前記複合材料が銅およびタ ングステン粉末の圧縮された混合物であることを特徴とするパッケージ。 ５．請求項４のパッケージ（３０，５０）であって、前記複合材料が重量で約５ ％〜約２５％の銅を含有することを特徴とするパッケージ。 ６．請求項５のパッケージ（３０，５０）であって、前記複合材料が重量で約１ ０％〜約２０％の銅を含有することを特徴とするパッケージ。 ７．請求項６のパッケージ（３０，５０）であって、前記複合材料が重量で約１ ２％〜約１６％の銅を含有することを特徴とするパッケージ。 ８．請求項６のパッケージ（３０，５０）であって、さらに、金属シールリング （４８）が前記セラミックス製フレーム（３２）の前記第２側面（３５）の周囲 に結合されていることを特徴とするパッケージ。 ９．請求項８のパッケージ（３０，５０）であって、金属シールリング（４８） がコバールで形成されていることを特徴とするパッケージ。 １０．請求項８のパッケージ（３０，５０）であって、前記複数の金属部材（３ ６，３８）が前記セラミックス製フレーム（３２）に結合するフランジ（４０， ４４）および前記複数の開口（３４）内に延在する受け台（４２，４６）の両方 を含むことを特徴とするパッケージ。 １１．請求項１０のパッケージ（３０，５０）であって、前記各受け台（４２， ４６）が前記開口（３４）の１つの中で終端していることを特徴とするパッケー ジ。 １２．請求項１０のパッケージ（３０，５０）であって、前記複数の金属部材（ ３６，３８）および前記シールリング（４８）が約１．２５ミクロン（５０マイ クロインチ）〜約３．７５ミクロン（１５０マイクロインチ）のニッケルでめっ きされていることを特徴とするパッケージ。 １３．請求項１２のパッケージ（３０，５０）であって、前記受け台（４２，４ ６）およびシールリング（４８）が、前記ニッケルめっきの上に約０．６３ミク ロン（２５マイクロインチ）〜約１．５ミクロン（６０マイクロインチ）の金を 有することを特徴とするパッケージ。 １４．請求項１１のパッケージ（３０，５０）であって、集積回路素子（５４） が前記受け台（３６）の１つに結合され、前記受け台（３８）の少なくとも１つ に電気的に相互連結（５６）されていることを特徴とするパッケージ。 １５．請求項１４のパッケージ（３０，５０）であって、さらに、前記シールリ ング（４８）に結合された金属蓋（５８）によって特徴づけられるパッケージ。 １６．電子素子（５４）の封入に使用されるパッケージ（３０，５０）であって 、 第１側面（３３）、第２側面（３５）および複数の開口（３４）を有するセラミ ックス製フレーム、および前記セラミックス製フレーム（３２）の前記第１側面 （３３）に結合され且つ開口（３４）を横断する少なくとも１つの金属部材（３ ６）であって、該金属部材（３６）が金属粉末の成形された混合物を含んで構成 されていることを特徴とするパッケージ。 １７．請求項１６のパッケージ（３０，５０）であって、前記セラミックス製フ レーム（３２）がアルミナであり、前記粉末がモリブデン、タングステン、銅、 銀およびそれらの合金を含むグループから選択されることを特徴とするパッケー ジ。 １８．請求項１７のパッケージ（３０，５０）であって、前記複合材料がタング ステン・マトリックスおよび重量で約５％〜約２５％の銅を有することを特徴と するパッケージ。 １９．請求項１８のパッケージ（３０，５０）であって、前記金属部材３６がタ ングステン・マトリックスおよび重量で約１０％〜約２０％の銅を有することを 特徴とするパッケージ。 ２０．請求項１９のパッケージ（３０，５０）であって、前記シールリング（４ ８）が、前記セラミックス製フレーム（３２）に結合されていることを特徴とす るパッケージ。 ２１．請求項２０のパッケージ（３０，５０）であって、前記金属部材（３６） が、前記セラミックス製フレーム（３２）に結合するためるのフランジ（４０） および前記開口（３４）内に延在する受け台（４２）を有することを特徴とする パッケージ。 ２２．請求項２１のパッケージ（３０，５０）であって、前記集積回路素子（５ ２）が前記受け台（４２）に結合され、金属蓋（５８）がシールリング（４８） に結合されていることを特徴とするパッケージ。 ２３．電子素子（５２）の封入に使用されるパッケージ（３０，５０）であって 、 第１側面（３３）、第２側面（３５）および開口（３４）を有するセラミックス 製フレーム（３２）、前記セラミックス製フレーム（３２）に結合され、前記開 口（３４）を横断して延在する金属部分（３６）、および 前記セラミックス製フレーム（３２）に結合されたシールリング（４８）によっ て特徴づけられるパッケージ。 ２４．請求項２３のパッケージ（３０，５０）であって、前記セラミックス製フ レーム（３２）がアルミナ製であり、前記金属部材（３４）が、事実上、モリブ デン、タングステン、銅、銀およびそれらの合金を含む粉末の圧縮混合体である ことを特徴とするパッケージ。 ２５．請求項２４のパッケージ（３０，５０）であって、前記金属部材（３４） が、重量で１０％〜２０％の銅および残部としてのタングステンを含むことを特 徴とするパッケージ。 ２６．請求項２５のパッケージ（３０，５０）であって、前記シールリング（４ ８）がコバールであることを特徴とするパッケージ。 ２７．請求項２６のパッケージ（３０，５０）であって、前記コバールシールリ ング（４８）が約１．２５ミクロン（５０マイクロインチ）〜約３．７５ミクロ ン（１５０マイクロインチ）のニッケルでめっきされていることを特徴とするパ ッケージ。 ２８．請求項２６のパッケージ（３０，５０）であって、前記金属部材（３６） が前記セラミックス製フレーム（３２）に結合するためのフランジ（４０）およ び前記開口（３４）内に延在する受け台（４２）を有することを特徴とするパッ ケージ。 ２９．請求項２８のパッケージ（３０，５０）であって、集積回路素子（５２） が前記受け台（４２）に結合され、金属蓋（５８）が前記シールリング（４８） に溶接されていることを特徴とするパッケージ。 ３０．電子素子（５２）を封入するためのパッケージ（３０，５０）を製造する 方法であって、（ａ）セラミックス製フレーム（３２）に複数の開口（３４３４ ′）を形成し、 （ｂ）前記各開口（３４，３４′）の周囲で前記セラミック基板（３２）の第１ 表面（３３）に金属層（６０）を付着させ、かつ （ｃ）金属部材（３６，３８）を前記各開口（３４，３４′）の周囲で前記金属 層（６０）に結合することを特徴とする方法。 ３１．請求項３０の方法であって、前記開口（３４，３４′）が、レーザー穴開 けによってアルミナ基板（３２）に形成されることを特徴とする方法。 ３２．請求項３０の方法であって、前記開口（３４，３４′）がアルミナ粉末を 所望形状のモールド型内に圧縮成形して形成されることを特徴とする方法。 ３３．請求３０の方法であって、前記金属層（６０）がタングステン金属を形成 するために焼成されるタングステン・ペーストとして付着されていることを特徴 とする方法。 ３４．請求項３３の方法であって、前記金属部材（３６，３８）を形成するため にタングステンおよび銅の粉末の混合物を成形し、前記金属部材（３６，３８） がフランジ（６０）および受け台（４２）を有することを特徴とする方法。 ３５．請求項３４の方法であって、前記混合物が約１０％〜約２０％の銅および 残部としてのタングステンを含んで構成されることを特徴とする方法。 ３６．請求項３５の方法であって、前記タングステン金属（６０）と前記金属部 材（３６，３８）とが約１．２５ミクロン（５０マイクロインチ）〜約３．７５ ミクロン（１５０マイクロインチ）のニッケルでめっきされることを特徴とする 方法。 ３７．請求項３６の方法であって、金の層が前記金属部材（３６，３８）および 前記ニッケルの間に配置されたことを特徴とする方法。 ３８．請求項３７の方法であって、前記金属部材（３６，３８）を前記金属層（ ６０）に結合する前記段階が鑞付けを含むことを特徴とする方法。 ３９．請求項３８の方法であって、前記セラミック基板（３２）の前記第２側面 （３５）の周囲が金属層（６０）で鑞付けの前に焼成され、シールリング（４８ ）が前記第２側面金属（６０）に鑞付けされることを特徴とする方法。 ４０．請求項３９の方法であって、前記シールリング（４８）が約１．２５ミク ロン（５０マイクロインチ）〜約３．７５ミクロン（１５０マイクロインチ）の ニッケルで被覆されたコバール・リングを含むことを特徴とする方法。 ４１．請求項４０の方法であって、集積回路素子（５２）が第１受け台（４０） に結合され、他方の前記受け台（４６）の少なくとも１つに電気的に相互連結（ ５６）され、カバー部材（５８）が前記シールリング（４８）に溶接されている ことを特徴とする方法。
JP4509057A 1991-03-29 1992-02-12 高熱伝導率の表装装置 Pending JPH06506321A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/677,078 US5111277A (en) 1991-03-29 1991-03-29 Surface mount device with high thermal conductivity
US677,078 1991-03-29
PCT/US1992/001166 WO1992017902A2 (en) 1991-03-29 1992-02-12 Surface mount device with high thermal conductivity

Publications (1)

Publication Number Publication Date
JPH06506321A true JPH06506321A (ja) 1994-07-14

Family

ID=24717229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4509057A Pending JPH06506321A (ja) 1991-03-29 1992-02-12 高熱伝導率の表装装置

Country Status (5)

Country Link
US (1) US5111277A (ja)
EP (1) EP0577731A1 (ja)
JP (1) JPH06506321A (ja)
AU (1) AU1684792A (ja)
WO (1) WO1992017902A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029907A1 (ja) * 2013-08-29 2015-03-05 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2018142568A (ja) * 2017-02-27 2018-09-13 日本電気硝子株式会社 パッケージ基体及びそれを用いた気密パッケージ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289336A (en) * 1992-01-14 1994-02-22 Harris Corporation Static electricity dispersant
US5306891A (en) * 1992-04-02 1994-04-26 Motorola, Inc. Laser welding process for attaching metal to ceramic substrate
US5481136A (en) * 1992-10-28 1996-01-02 Sumitomo Electric Industries, Ltd. Semiconductor element-mounting composite heat-sink base
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5343360A (en) * 1993-03-31 1994-08-30 Ncr Corporation Containing and cooling apparatus for an integrated circuit device having a thermal insulator
US5436793A (en) * 1993-03-31 1995-07-25 Ncr Corporation Apparatus for containing and cooling an integrated circuit device having a thermally insulative positioning member
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
US5559373A (en) * 1994-12-21 1996-09-24 Solid State Devices, Inc. Hermetically sealed surface mount diode package
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
SG59997A1 (en) * 1995-06-07 1999-02-22 Ibm Apparatus and process for improved die adhesion to organic chip carries
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
US6119920A (en) * 1996-12-20 2000-09-19 Rf Monolithics, Inc. Method of forming an electronic package with a solder seal
US5942796A (en) * 1997-11-17 1999-08-24 Advanced Packaging Concepts, Inc. Package structure for high-power surface-mounted electronic devices
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6371760B1 (en) * 1999-12-22 2002-04-16 Tony Zavilenski Method and apparatus for welding orthodontic article and an orthodontic article
US20040046247A1 (en) * 2002-09-09 2004-03-11 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Hermetic semiconductor package
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
US8450842B2 (en) * 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
US8080872B2 (en) * 2008-06-16 2011-12-20 Hcc Aegis, Inc. Surface mount package with high thermal conductivity
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
US9392713B2 (en) * 2014-10-17 2016-07-12 Rsm Electron Power, Inc. Low cost high strength surface mount package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685134A (en) * 1970-05-15 1972-08-22 Mallory & Co Inc P R Method of making electrical contact materials
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US4427993A (en) * 1980-11-21 1984-01-24 General Electric Company Thermal stress relieving bimetallic plate
JPS5939949U (ja) * 1982-09-08 1984-03-14 アルプス電気株式会社 高周波回路装置
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
JPS6041244A (ja) * 1983-08-17 1985-03-04 Nec Corp 半導体装置用外囲器
US4943844A (en) * 1985-11-22 1990-07-24 Texas Instruments Incorporated High-density package
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JPS63166774A (ja) * 1986-12-27 1988-07-09 同和鉱業株式会社 銅板とアルミナ基板との接合体の製造方法
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029907A1 (ja) * 2013-08-29 2015-03-05 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US10645824B2 (en) 2013-08-29 2020-05-05 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2018142568A (ja) * 2017-02-27 2018-09-13 日本電気硝子株式会社 パッケージ基体及びそれを用いた気密パッケージ
KR20190118150A (ko) * 2017-02-27 2019-10-17 니폰 덴키 가라스 가부시키가이샤 패키지 기체 및 그것을 사용한 기밀 패키지

Also Published As

Publication number Publication date
US5111277A (en) 1992-05-05
WO1992017902A2 (en) 1992-10-15
WO1992017902A3 (en) 1992-12-10
EP0577731A1 (en) 1994-01-12
AU1684792A (en) 1992-11-02
EP0577731A4 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
JPH06506321A (ja) 高熱伝導率の表装装置
US5188985A (en) Surface mount device with high thermal conductivity
US8143717B2 (en) Surface mount package with ceramic sidewalls
US8080872B2 (en) Surface mount package with high thermal conductivity
US6613605B2 (en) Interconnection method entailing protuberances formed by melting metal over contact areas
JP2653703B2 (ja) 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法
US4700879A (en) Method for manufacturing semiconductor power modules with an insulated contruction
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
JP4124497B2 (ja) 金属−セラミックス複合基板及びその製造法
JPH09234826A (ja) 金属−セラミックス複合基板及びその製造法
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JP3366012B2 (ja) 電気回路用ハウジング
JP2002043478A (ja) セラミック回路基板
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JPS6370545A (ja) 半導体パツケ−ジ
JPH0794624A (ja) 回路基板
JP2003197803A (ja) 半導体パッケージ
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPS6334962A (ja) パツケ−ジ構造体
JP2000114441A (ja) 多層金属板およびその製造方法
JPH1131754A (ja) 配線基板
CN118299345A (en) Side-led high-heat-dissipation shell and preparation method thereof
JPH0155584B2 (ja)
JP4109391B2 (ja) 配線基板
CN114203675A (zh) 屏蔽装置及其制备方法