CN108962846B - 一种厚膜混合集成电路的封装结构及其制作方法 - Google Patents

一种厚膜混合集成电路的封装结构及其制作方法 Download PDF

Info

Publication number
CN108962846B
CN108962846B CN201810845789.9A CN201810845789A CN108962846B CN 108962846 B CN108962846 B CN 108962846B CN 201810845789 A CN201810845789 A CN 201810845789A CN 108962846 B CN108962846 B CN 108962846B
Authority
CN
China
Prior art keywords
thick film
type
component
film forming
forming substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810845789.9A
Other languages
English (en)
Other versions
CN108962846A (zh
Inventor
许艳军
刘笑嫘
吴斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING SUPLET POWER CO LTD
Original Assignee
BEIJING SUPLET POWER CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING SUPLET POWER CO LTD filed Critical BEIJING SUPLET POWER CO LTD
Priority to CN201810845789.9A priority Critical patent/CN108962846B/zh
Publication of CN108962846A publication Critical patent/CN108962846A/zh
Application granted granted Critical
Publication of CN108962846B publication Critical patent/CN108962846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种厚膜混合集成电路的封装结构及其制作方法，本发明技术方案所述厚膜混合集成电路的封装结构中在厚膜成膜基板上装配有支架结构，这样可以同时通过厚膜成膜基板以及支架结构组装第一类元器件，从而形成3D的封装结构，增加产品内第一类元器件的组装面积，提高厚膜混合集成电路产品的组装密度，便于电子元器件的小型化设计。

Description

一种厚膜混合集成电路的封装结构及其制作方法
技术领域
本发明涉及混合集成电路的封装技术领域，更具的说，涉及一种厚膜混合集成电路的封装结构及其制作方法。
背景技术
厚膜混合集成电路属气密性封装器件，内部密封高纯氮气，保证产品内裸芯片、键合丝等脆弱部件与外部不利的环境完全隔离，其产品具有工作温度范围宽、环境适应性好，可靠性高等特点，广泛应用于有高可靠性要求的领域。参考图1，图1为现有技术厚膜混合集成电路的封装结构示意图，图1所示封装结构采用全金属气密性封装外壳11；厚膜成膜基板12组装在封装外壳11的底座上；厚膜成膜基板12表面有布线层13，其上组装有芯片14、片式元件15、磁性电感及变压器16等，通过键合丝17、焊接引线18连接后构成特定功能的电路封装结构。
现有技术厚膜混合集成电路的封装结构中元器件组装密度低，导致需要较大面积的厚膜成膜基板，不便于电子元器件的小型化设计。
发明内容
为了解决上述问题，本发明技术方案提供了一种厚膜混合集成电路的封装结构及其制作方法，提高了厚膜混合集成电路的组装密度，有助于减小厚膜成膜基板的面积，便于电子元器件的小型化设计。
为了实现上述目的，本发明提供如下技术方案：
一种厚膜混合集成电路的封装结构，所述封装结构包括：
厚膜成膜基板以及装配在所述厚膜成膜基板上的支架结构；
所述厚膜成膜基板的表面以及所述支架结构的表面均组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度，所述第一类元器件包括片式元件和/或芯片；
所述厚膜成膜基板包括第一基板以及设置在所述第一基板表面的第一互连布线线路，所述第一类元器件以及所述第二类元器件均与所述第一互连布线电路电连接。
优选的，在上述封装结构中，所述第一基板的基材材质为Al2O3陶瓷。
优选的，在上述封装结构中，所述支架结构包括：至少一个支架；
所述厚膜成膜基板与装配在所述厚膜成膜基板上的支架之间具有用于容纳所述第一类元器件的间隙；
当所述支架结构具有多个支架时，多个支架层叠装配，叠层装配的支架之间具有用于容纳所述第一类元器件的间隙。
优选的，在上述封装结构中，所述支架包括第二基板以及设置在第二基板表面的第二互连布线线路，所述第二互连布线线路用于组装所述第一类元器件，所述第二互连布线线路和所述第一互连布线线路电连接。
优选的，在上述封装结构中，所述第二基板的基材材质为陶瓷。
优选的，在上述封装结构中，所述第二基板包括：朝向所述厚膜成膜基板的第一表面以及背离所述厚膜成膜基板的第二表面；
所述第二互连布线线路包括：设置在所述第二表面上的上金属焊盘；设置在所述第一表面上的下金属焊盘；所述上金属焊盘以及所述下金属焊盘均用于组装所述第一类元器件。
优选的，在上述封装结构中，所述下金属焊盘通过第一焊料与相应所述第一类元器件焊接；
所述上金属焊盘通过第二焊料与相应所述第一类元器件焊接；
所述第二焊料焊接时焊接温度的峰值低于所述第一焊料的熔点。
本发明还提供了一种制作方法，用于制作上述任一项所述的封装结构，其特征在于，所述制作方法包括：
提供一厚膜成膜基板；
制作支架结构；
对所述支架结构与所述厚膜成膜基板进行组装，所述厚膜成膜基板的表面以及所述支架结构的表面组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度。
优选的，在上述制作方法中，
所述对所述支架结构与所述厚膜成膜基板进行组装包括：
所述支架结构包括至少一个支架，通过第一焊料在所述支架第一表面上焊接对应的所述第一类元器件，所述第一表面上有下金属焊盘，当所述支架第一表面上焊接的第一类元器件中包括芯片时，对芯片与所述下金属焊盘进行键合连接；
所述支架的第二表面上有上金属焊盘，对所述上金属焊盘以及所述成膜基板表面的焊盘进行焊膏印刷；
在所述厚膜成膜基板表面的焊盘以及所述支架的上金属焊盘上贴装对应的所述第一类元器件；
将所述支架贴装在所述厚膜成膜基板上；当所述支架结构具有多个支架时，多个支架层叠贴装；
进行回流焊接；
进行焊接后清洗；
当所述厚膜成膜基板以及所述支架结构表面焊接的第一类元器件中包括芯片时，对所述芯片进行键合连接。通过上述描述可知，本发明技术方案提供的厚膜混合集成电路的封装结构中，在厚膜成膜基板上装配有支架结构，这样可以同时通过厚膜成膜基板以及支架结构组装第一类元器件，从而形成3D的封装结构，增加产品内第一类元器件的组装面积，提高厚膜混合集成电路产品的组装密度，便于电子元器件的小型化设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中厚膜混合集成电路封装结构的结构示意图；
图2为本发明实施例提供的一种厚膜混合集成电路封装结构的结构示意图；
图3为本发明实施例提供的LTCC或HTCC工艺制作的支架的正面示意图；
图4为本发明实施例提供的LTCC或HTCC工艺制作的支架的底面示意图；
图5为本发明实施例提供的一种混合集成电路的封装结构制作方法的流程示意图；
图6为本发明所提供的薄膜或厚膜工艺制作的陶瓷支架剖面示意图；
图7为本发明所提供的薄膜或厚膜工艺制作陶瓷支架的正面示意图；
图8为本发明所提供的薄膜或厚膜工艺制作陶瓷支架的底面示意图；
图9为本发明实施例提供的一种工艺方法的流程示意图；
图10为本发明所提供的支架正面焊膏印刷工装剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，现有的厚膜混合集成电路为典型的单层装配结构，仅在厚膜成膜基板12的上表面进行元器件(包括芯片14、片式元件15、磁性电感及变压器16等)的组装，由于各个元器件装配后的高度相差较大：如芯片14装配后的高度在0.6mm～1.0mm之间，片式元件15装配后的高度在0.5mm～2.5mm之间，而大尺寸磁性电感及变压器16装配后的高度在5.0mm～10.0mm之间，封装外壳11高度通常依据封装结构内元器件的最高高度来确定，典型高度在8.0mm～12.0mm之间。封装完成后，内部芯片14、片式元件15等厚度较薄的元器件上方有大量空置空间，导致厚膜混合集成电路的封装结构中元器件的综合组装密度相对较低。同时由于现有技术中，厚膜成膜基板12表面的布线线宽、布线线距、元器件组装间距值等均已接近厚膜成膜工艺及元器件装配工艺的下限值，在现有工艺结构无变更的情况下，封装结构内部元器件装配密度无进一步大幅提升的可能。
因此，在当前电子元器件小型化、轻型化发展趋势下，如何大幅提高厚膜混合集成电路封装结构中元器件的组装密度为混合集成电路领域亟待解决的问题。
发明人研究发现，可以在厚膜成膜基板上装配支架结构，在支架结构上组装具有较薄厚度的第一类元器件，将具有较厚厚度的第二类元器件、所述支架结构以及部分第一类元器件装配在所述厚膜成膜基板表面，这样可以较大程度的利用厚膜成膜基板上方的空间，提高厚膜成膜基板上元器件的组装密度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2，图2为本发明实施例提供的一种厚膜混合集成电路封装结构的结构示意图，所述封装结构包括：厚膜成膜基板12以及装配在所述厚膜成膜基板12上的支架结构。
所述厚膜成膜基板12的表面以及所述支架结构的表面均组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度，所述第一类元器件包括片式元件15、26和/或芯片14、27。所述厚膜成膜基板12具有第一区域以及第二区域，所述第一区域用于组装所述支架结构，所述第二区域用于组装所述第二类元器件以及所述第一类元器件。
所述厚膜成膜基板12包括第一基板以及分布在所述第一基板表面的第一互连布线线路，所述第一类元件器件以及所述第二类元器件均与所述第一互联布线电路电连接。可选的，所述第一基板的基材材质为Al2O3陶瓷，具体的可以为96％Al2O3陶瓷，采用厚膜工艺完成基板成膜。其他实施方式中，所述第一基板还可以为氧化铍基板或氮化铝基板。具体的，厚膜成膜工艺为业内公知的成熟工艺技术，通过丝网印刷、高温烧结等技术在陶瓷基板表面形成布线导带、膜电阻、介质、玻璃釉阻焊等功能图形。
本发明实施例中，所述支架结构可以包括至少一个支架。所述厚膜成膜基板12与装配在所述厚膜成膜基板上的支架21之间具有用于容纳所述第一类元器件的间隙。当所述支架结构具有多个支架时，多个支架层叠装配，叠层装配的支架21和22之间具有用于容纳所述第一类元器件的间隙。所有支架装配在厚膜成膜基板12的同一侧，厚膜成膜基板12的另一侧表面印刷有焊接焊盘，通过焊料焊接后固定于产品的外壳底部。
一般的，典型厚膜混合集成电路封装结构的高度在8.0mm～12.0mm之间，封装结构内厚膜成膜基板12上方可组装的空间高度典型值一般在5.5mm～9.5mm之间，对于典型的厚膜混合集成电路的封装结构，产品内部通常最多只能叠装两层支架，因此，图2中的本发明实施例给出了一个具有代表性的2层支架封装结构。对于腔体内部空间高度较低或组装密度稍低的封装结构，封装结构内部实际上也可以采用1层支架。此外，对于尺寸较大的厚膜混合集成电路产品，内部也可同时放置多个不同电路性能和外形尺寸的所述支架封装结构。
混合集成电路的封装结构中包括第一类元器件以及第二类元器件。第一类元器件包括片式元件和/或芯片等厚度较薄的元件；第二类元器件包括大尺寸的磁性电感/变压器等厚度较厚的元件。第一类元器件的厚度小于第二类元器件的厚度。将全部第二类元器件和部分第一类元器件直接组装在厚膜成膜基板12的表面，该表面的其他区域装配所述支架结构；在支架结构上组装具有较薄厚度的第一类元器件。这样可以较大程度的利用厚膜成膜基板12上方的空间，提高厚膜成膜基板上元器件的组装密度。
基于混合集成电路中常用元器件的厚度差，设置所述支架结构中的支架个数为一个或是两个。图2所示实施方式中，所述支架结构具有上支架22和下支架21。
在所述支架结构中，每个所述支架包括第二基板以及设置在第二基板表面的第二互连布线线路，所述第二互连布线线路用于组装所述第一类元器件，所述第二互连布线线路和所述第一互连布线线路相互间电连接。所述第二基板基材材质为陶瓷。可以通过高温共烧陶瓷(HTCC)工艺、低温共烧陶瓷(LTCC)工艺、厚膜基板成膜及组装工艺、薄膜基板成膜及组装工艺制作所述支架。其中，高温共烧陶瓷(HTCC)工艺、低温共烧陶瓷(LTCC)工艺为业内成熟工艺技术，通过在生陶瓷片上印刷导带和通孔图形，然后将印刷有图形的多层生陶瓷片叠片、层压、切割后共烧，最后经电镀等工艺后形成本发明的上支架22和下支架21。
参考图3和图4，图3为本发明实施例提供的LTCC或HTCC工艺制作的支架的正面示意图，图4为本发明实施例提供的LTCC或HTCC工艺制作的支架的底面示意图。上支架22和下支架21均可以如图3和图4所示。在支架结构中，支架的基材材质为陶瓷，材质较脆，为保证封装结构的机械强度和可靠性，需要对支架的结构和尺寸进行优化设计，具体的，支架管脚41承载了整个支架封装结构的重量，为保证封装结构的焊接强度和焊接可靠性，优选的，支架管脚41的厚度在1.2mm～1.5mm之间，如可以为1.3mm或是1.4mm等；在保证相对两层电子元器件之间(如厚膜成膜基板12上表面的元器件和上方支架下表面的元器件之间，或是一个支架上表面的元器件和上方另一个支架下表面的元器件之间)具有合理电气间隙的情况下，支架管脚41高度应设计的尽可能的低，支架上下表面组装的元器件应尽量选择扁平化的器件，优选的，支架管脚41的高度在1.0mm～2.5mm之间，如可以为1.2mm、或是1.4mm、或是2mm、或是2.3mm等；支架的第二基板42为本发明所述封装结构的主要装配面，其上下表面均组装有较多元器件，为保证支架结构的机械强度，可选的，第二基板42的厚度在0.635mm～1.0mm之间，如可以为0.7mm、或是0.8mm、或是0.9mm等，第二基板42的尺寸小于或等于10.0mm×10.0mm，也就是说所述第二基板42为矩形，各边的长度均不超过10.0mm。
高温共烧陶瓷(HTCC)以及低温共烧陶瓷(LTCC)工艺制作支架的优点是除上下表面外，支架陶瓷体内共烧的每层陶瓷上也可进行导带布线，陶瓷支架内部布线密度较高。但高温共烧陶瓷(HTCC)、低温共烧陶瓷(LTCC)工艺制作支架需要使用专用磨具，支架制作周期长，费用高，且制作的支架不具有通用性：由于支架内部特定的布线无法变更，采用高温共烧陶瓷(HTCC)、低温共烧陶瓷(LTCC)工艺制作的支架通常仅适用于单一型号产品，不同型号产品间即便内部电连接关系存在轻微差别，也需要重新进行支架制作。因此，在本发明实施例中，高温共烧陶瓷(HTCC)、低温共烧陶瓷(LTCC)工艺制作的支架通常仅适用于大批量生产型号的产品。
从制作周期和生产成本考虑，HTCC、LTCC工艺制作的支架不适用于小批量生产型号的产品。为此，本发明实施例同时提供了适用于小批量产品研制和生产需求的支架制作方法，所述制作方法包括厚膜基板成膜及组装工艺、薄膜基板成膜及组装工艺。相比于HTCC、LTCC工艺,厚(薄)膜基板成膜及组装工艺仅能在基板的上下表面形成布线层，制作的支架布线密度较低，但其具有生产工艺简单、支架制作周期短，制作成本低等优点，适用于小批量混合集成电路产品的研制和生产。厚(薄)膜基板成膜及组装工艺的支架制作过程详见本发明后续实施例中介绍封装结构的制作方法部分。
在所述支架结构中，所述第二基板包括：朝向所述厚膜成膜基板12的第一表面以及背离所述厚膜成膜基板12的第二表面。所述第二互连布线线路包括：设置在所述第二表面上的上金属焊盘23；设置在所述第一表面上的下金属焊盘24；所述上金属焊盘23以及所述下金属焊盘24均用于组装所述第一类元器件。
所述支架管脚41朝向所述厚膜成膜基板12的一侧还设置有管脚金属焊盘25，所述管脚金属焊盘25与所述支架的第二互连布线线路连接，所述管脚金属焊盘25用于和下方支架中的第二互连布线线路电连接或是用于和下方所述厚膜成膜基板12的第一互连布线线路电连接。
可选的，管脚金属焊盘25包括从管脚底部延伸到管脚侧壁的金属层。这样，上支架22和下支架21、下支架21和成膜基板12之间焊接时，支架两侧可以有一定高度的焊接爬锡，使得所述封装结构的焊接强度更大，焊接可靠性更高。
需要说明的是，本发明实施例中厚膜成膜基板12、下支架21、上支架22的基板材质均为陶瓷，其材料热膨胀系数相近。热膨胀系数相近的材料之间焊接形成的焊接结构在冷热工作时膨胀收缩率相近，焊接结构的温度相关可靠性高。
在图2所示实施方式中，支架可采用HTCC工艺、LTCC工艺、厚膜基板成膜及组装工艺、或是薄膜基板成膜及组装工艺制作。当采用HTCC工艺、LTCC工艺制作支架时，支架结构如图3、图4所示，支架上金属焊盘23、下金属焊盘24、管脚金属焊盘25之间主要通过支架陶瓷体内层的布线和垂直填充孔实现互连；当采用厚膜基板成膜及组装工艺、或是薄膜基板成膜及组装工艺制作支架时，支架结构如图6、图7、图8所示，支架上金属焊盘23、下金属焊盘24、管脚金属焊盘25之间主要通过基板垂直填充孔71或基板侧面金属化实现电性能互连。
所述支架第一表面通过第一焊料29与所述第一类元器件焊接；所述支架第二表面通过第二焊料28与所述第一类元器件焊接。其中，所述第一焊料29的熔点高于250℃，所述第二焊料28焊接时焊接温度的峰值低于所述第一焊料29的熔点。
在图2所示实施例中，片式元件26和芯片27通过高熔点焊料29与支架的下金属焊盘24焊接相连；片式元件15和芯片14通过低熔点焊料28与支架的上金属焊盘23及厚膜成膜基板12表面的焊盘13焊接相连；下支架管脚焊盘25通过低熔点焊料28与成膜基板表面焊盘13焊接相连；上支架22的管脚金属焊盘25通过低熔点的第二焊料28与下支架21的上金属焊盘23焊接相连。
具体的，现有技术厚膜混合集成电路产品主要采用有铅焊料进行回流焊接，低熔点第二焊料28的典型成分如Pb36Sn62Ag2，焊料回流焊接的峰值温度范围在220℃～240℃之间，焊接温度的峰值低于250℃，即低于高熔点第一焊料29的熔点。这样，当在所述支架第一表面焊接第一类元器件以后，在后续支架结构焊接组装时，可以保证支架第一表面焊接的元器件不会发生二次熔化。
在本发明实施例所述封装结构中，当支架结构具有两个支架时，下支架21焊接于厚膜成膜基板12的表面，上支架22焊接于下支架21的表面，形成3D的封装结构，该封装结构拥有5个元件装配层以及5个以上的导带布线层，可使产品内支架封装结构处元器件的局部组装密度和布线密度提高3倍以上。且本发明实施例中，所述支架和所述厚膜成膜基板12的基板均为陶瓷材质，热膨胀系数匹配，焊接后的可靠性高。同时，通过对陶瓷支架尺寸进行合理设计，可以保证焊接结构的焊接强度和长期工作的可靠性。故本发明实施例所述封装结构可以满足厚膜混合集成电路产品的小型化和轻型化的发展趋势，在厚膜混合集成电路封装领域具有非常广泛的使用价值和应用前景。
基于上述实施例所述封装结构，本发明实施例还提供了一种制作方法，用于制作上述实施例所述的封装结构，所述制作方法如图5所示，图5为本发明实施例提供的一种混合集成电路封装结构制作方法的流程示意图，所示制作方法包括：
步骤S11：提供一厚膜成膜基板。
步骤S12：制作支架结构。
如果所述支架结构包括多个支架，则需要分别制作各个支架。如当需要上支架和下支架时，分别制作上支架和下支架。
需要说明的是，本发明实施例所述封装结构所需的支架可采用高温共烧陶瓷(HTCC)工艺、或是低温共烧陶瓷(LTCC)工艺、或是厚膜基板成膜及组装工艺、或是薄膜基板成膜及组装工艺制作。其中，高温共烧陶瓷(HTCC)工艺以及低温共烧陶瓷(LTCC)工艺为业内成熟工艺技术，在上述封装结构实施例中已对其制作方法和优缺点进行了说明，因此在此不再赘述，本实施例着重对厚膜基板成膜及组装工艺和薄膜基板成膜及组装工艺制作支架的方法进行论述。
利用厚膜基板成膜及组装工艺或是薄膜基板成膜及组装工艺制作的陶瓷支架如图6、图7和图8所示，图6为本发明所提供的薄膜或厚膜工艺制作的陶瓷支架剖面示意图；图7为本发明所提供的薄膜或厚膜工艺制作陶瓷支架的正面示意图，图8为本发明所提供的薄膜或厚膜工艺制作陶瓷支架的底面示意图。其支架主体包括第二基板42和标准支架管脚41两部分。第二基板42通过业内成熟的厚(薄)膜成膜工艺技术制作：在基板的正反面形成布线图形，通过金属化通孔71实现基板上金属焊盘23和下金属焊盘24之间的电性能互连，形成厚(薄)膜成膜基板。对于厚膜基板成膜工艺，通过真空吸力将浆料吸附到基板孔内壁上，经高温烧结后形成金属化通孔71。而对于薄膜基板成膜工艺，通过磁控溅射、电镀加厚等工艺形成连通基板上下层布线的金属化通孔71。
标准支架管脚41采用业内成熟的高温共烧陶瓷(HTCC)工艺制作，其支架外形、结构及尺寸是标准化的，标准支架管脚41可用于不同型号产品的支架。由于标准支架管脚41结构简单且具有通用性，制作成本较低，因此可大批量生产以备组装使用。标准支架管脚41正反面分布有金属焊盘61、25，正反面金属焊盘61、25之间通过陶瓷体内部的垂直填充孔或侧面金属化布线实现电性能互连。金属焊盘61位于标准支架管脚41上朝向第二基板42的一侧，金属焊盘25位于标准支架管脚41上背离第二基板42的一侧。
对于薄膜或厚膜工艺制作的支架，为保证支架封装结构的机械强度和可靠性，同样需要对支架的结构和尺寸进行优化设计，其尺寸设计要求与上述实施例封装结构部分论述的高温共烧陶瓷(HTCC)工艺、低温共烧陶瓷(LTCC)工艺制作的支架相同。
步骤S13：对所述支架结构与所述厚膜成膜基板进行组装。与上述封装结构实施例相同，所述厚膜成膜基板的表面以及所述支架结构的表面组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度。
所述对所述支架架构与所述厚膜成膜基板进行组装的工艺方法如图9所示，图9为本发明实施例提供的一种工艺方法的流程示意图，该工艺方法包括：
步骤S21：通过第一焊料29在所述支架的第一表上焊接对应的所述第一类元器件，该表面具有下金属焊盘24，当所述支架第一表面上焊接的第一类元器件中包括芯片27时，对芯片27与所述下金属焊盘24进行键合连接。
需要说明的是，当支架采用厚(薄)膜基板成膜及组装工艺进行制作时，为避免在产品组装过程中，第二基板42和标准支架管脚41之间的焊接焊锡62发生二次熔化，优选的，第二基板42和标准支架管脚41之间的焊接焊料62成分与支架底部的高熔点的第一焊料29焊料成分相同，且生产过程中，第二基板42和标准支架管脚41的焊接与支架下表面的元器件的焊接在同一个步骤同时完成。具体的，如第一焊料29、焊接焊料62成分可以为Au80Sn20的金锡(焊料熔点为280℃)，对应的支架下表面的下金属焊盘24和标准支架管脚41正面金属焊盘61表层金属为金。
步骤S22：所述支架第二表面(上表面)具有上金属焊盘23，对所述上金属焊盘23以及所述成膜基板表面的焊盘13进行焊膏印刷。
需要说明的是，焊膏印刷时，漏印钢网版需要与待印刷的焊盘表面紧密接触。本发明实施例制作的封装结构的厚度较厚，且底部为中空的，如果直接进行焊膏印刷，支架会承受较大的压力，存在可靠性隐患。为此，本发明实施例中，如图10所示，对支架的上金属焊盘23进行焊膏印刷时，采用设定的焊膏印刷工装91保护。焊膏印刷工装91的表面包含一与支架尺寸匹配的方形凹槽，将支架放入凹槽内进行焊膏印刷。为了保证焊膏印刷精度，且焊膏印刷时钢网板不会挤压到陶瓷支架，需要对工装表面凹槽深度进行设计，保证支架放入凹槽后，支架上表面比工装表面低0mm～0.05mm。
步骤S23：在所述厚膜成膜基板表面的焊盘13上贴装对应的所述第一类元器件、第二类元器件；在所述支架上金属焊盘23上贴装对应的所述第一类元器件。
步骤S24：将所述支架贴装在所述厚膜成膜基板上，当所述支架结构具有多个支架时，多个支架层叠贴装。如当所制作的封装结构具有上支架和下支架时，先在厚模成膜基板上贴装下支架，然后在下支架上贴装上支架。
步骤S25：进行回流焊接。
步骤S26：进行焊接后清洗。
本发明实施例中，如图3、图4、图7、图8所示，支架结构中支架为拱形结构，仅在支架的相对两侧设置支架管脚41，另外相对的两侧为无支架管脚的开口结构，清洗时清洗剂可以通过开口结构流入支架间的间歇，起到彻底将焊接时产生的助焊剂清洗干净的目的。
步骤S27：当所述厚膜成膜基板以及所述支架结构表面焊接的第一类元器件中包括芯片14时，对所述芯片14进行键合连接。
本发明实施例所述制作方法，可以用于制作上述实施例所述的封装结构，可以大幅度提高混合集成电路产品内部元器件组装密度和布线密度，且封装结构可靠性高，通过对本发明陶瓷支架尺寸进行合理设计，可保证本发明焊接结构的焊接强度和长期工作可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见封装结构对应部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种厚膜混合集成电路的封装结构，其特征在于，所述封装结构包括：
厚膜成膜基板以及装配在所述厚膜成膜基板上的支架结构；所述支架结构可以包括至少一个支架；
所述厚膜成膜基板的表面以及所述支架结构的表面均组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度，所述第一类元器件包括片式元件和/或芯片；所述支架的第一表面通过第一焊料与所述第一类元器件焊接；所述支架的第二表面通过第二焊料与所述第一类元器件焊接；所述第二焊料焊接时焊接温度的峰值低于所述第一焊料的熔点；其中，所述第一表面朝向所述厚膜成膜基板，所述第二表面背离所述厚膜成膜基板；
所述厚膜成膜基板包括第一基板以及分布在所述第一基板表面的第一互连布线线路，所述第一类元器件以及所述第二类元器件均与所述第一互联布线电路电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述第一基板的基材材质为Al2O3陶瓷。
3.根据权利要求1所述的封装结构，其特征在于，所述厚膜成膜基板与装配在所述厚膜成膜基板上的支架之间具有用于容纳所述第一类元器件的间隙；
当所述支架结构具有多个支架时，多个支架层叠装配，叠层装配的支架之间具有用于容纳所述第一类元器件的间隙。
4.根据权利要求3所述的封装结构，其特征在于，所述支架包括第二基板以及设置在第二基板表面的第二互连布线线路，所述第二互连布线线路用于组装所述第一类元器件，所述第二互连布线线路和所述第一互连布线线路相互间电连接。
5.根据权利要求4所述的封装结构，其特征在于，所述第二基板的基材材质为陶瓷。
6.根据权利要求4所述的封装结构，其特征在于，所述第二基板包括：朝向所述厚膜成膜基板的第一表面以及背离所述厚膜成膜基板的第二表面；
所述第二互连布线线路包括：设置在所述第二表面上的上金属焊盘；设置在所述第一表面上的下金属焊盘；所述上金属焊盘以及所述下金属焊盘均用于组装所述第一类元器件。
7.根据权利要求6所述的封装结构，其特征在于，
所述下金属焊盘通过第一焊料与所述第一类元器件焊接；
所述上金属焊盘通过第二焊料与所述第一类元器件焊接。
8.根据权利要求3所述的封装结构，其特征在于，所述支架结构中支架为弓形结构，在所述支架相对的两侧设置支架管脚，在另外相对的两侧设置无支架管脚的开口结构。
9.一种用于制作如权利要求1-8任一项所述封装结构的制作方法，其特征在于，所述制作方法包括：
提供一厚膜成膜基板；
制作支架结构；所述支架结构可以包括至少一个支架；
对所述支架结构与所述厚膜成膜基板进行组装，所述厚膜成膜基板的表面以及所述支架结构的表面组装有第一类元器件，所述厚膜成膜基板的表面还组装有第二类元器件，所述第二类元器件的厚度大于所述第一类元器件的厚度；
所述支架的第一表面通过第一焊料与所述第一类元器件焊接；所述支架的第二表面通过第二焊料与所述第一类元器件焊接；所述第二焊料焊接时焊接温度的峰值低于所述第一焊料的熔点；其中，所述第一表面朝向所述厚膜成膜基板，所述第二表面背离所述厚膜成膜基板。
10.根据权利要求9所述的制作方法，其特征在于，所述对所述支架结构与所述厚膜成膜基板进行组装包括：
通过第一焊料在所述支架的第一表面上焊接对应的所述第一类元器件，所述第一表面上有下金属焊盘，当所述支架第一表面上焊接的第一类元器件中包括芯片时，对芯片与所述下金属焊盘进行键合连接；
所述支架的第二表面上有上金属焊盘，对所述上金属焊盘以及所述成膜基板表面的焊盘进行焊膏印刷；
在所述厚膜成膜基板表面的焊盘以及所述支架的上金属焊盘上贴装对应的所述第一类元器件；
将所述支架贴装在所述厚膜成膜基板上，当所述支架结构具有多个支架时，多个支架层叠贴装；
进行回流焊接；
进行焊接后清洗；
当所述厚膜成膜基板以及所述支架结构表面焊接的第一类元器件中包括芯片时，对所述芯片进行键合连接。
CN201810845789.9A 2018-07-27 2018-07-27 一种厚膜混合集成电路的封装结构及其制作方法 Active CN108962846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810845789.9A CN108962846B (zh) 2018-07-27 2018-07-27 一种厚膜混合集成电路的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810845789.9A CN108962846B (zh) 2018-07-27 2018-07-27 一种厚膜混合集成电路的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108962846A CN108962846A (zh) 2018-12-07
CN108962846B true CN108962846B (zh) 2020-10-16

Family

ID=64465944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810845789.9A Active CN108962846B (zh) 2018-07-27 2018-07-27 一种厚膜混合集成电路的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108962846B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060985B (zh) * 2019-04-26 2021-07-23 西安微电子技术研究所 一种小型集成多路模拟开关
CN110137141B (zh) 2019-04-30 2024-09-13 华南理工大学 一种具有毛细微槽结构的去金属化陶瓷基板及其焊接方法
CN111180436B (zh) * 2020-01-22 2022-09-06 北京新雷能科技股份有限公司 一种混合集成电路的双层封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531341B1 (en) * 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
CN103107123A (zh) * 2012-12-12 2013-05-15 贵州振华风光半导体有限公司 三维集成功率厚膜混合集成电路的集成方法
CN104285278A (zh) * 2012-05-17 2015-01-14 伊甘图公司 用于电子集成的三维模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531341B1 (en) * 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
CN104285278A (zh) * 2012-05-17 2015-01-14 伊甘图公司 用于电子集成的三维模块
CN103107123A (zh) * 2012-12-12 2013-05-15 贵州振华风光半导体有限公司 三维集成功率厚膜混合集成电路的集成方法

Also Published As

Publication number Publication date
CN108962846A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US4604677A (en) Ceramic structural body and a method of manufacturing the same
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
JPH081936B2 (ja) チップ・キャリア及びその製造方法
US5188985A (en) Surface mount device with high thermal conductivity
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
CN112216655A (zh) 一种LTCC基SiP封装外壳及其制备方法
KR20160124323A (ko) 반도체 소자 패키지 및 그 제조방법
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
JP4503871B2 (ja) セラミック基板の製造方法
CN111599789B (zh) 陶瓷无引线片式封装结构
CN110289245B (zh) 一种混合集成电路的三维封装结构及其制作方法
CN217882285U (zh) 一种激光半导体芯片封装结构和电子设备
JP3758947B2 (ja) セラミックパッケージ
JP3544283B2 (ja) 電子部品用パッケージ
JP3769514B2 (ja) 配線基板
CN111180436A (zh) 一种混合集成电路的双层封装结构及其制作方法
JP4424591B2 (ja) 電子部品収納用パッケージ
JP3447043B2 (ja) 電子部品用パッケージ
JP3377850B2 (ja) 表面実装型水晶発振器及びその製造方法
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP2002043701A (ja) 多数個取りセラミック配線基板およびセラミック配線基板
JP2003197803A (ja) 半導体パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant