CN110289245B - 一种混合集成电路的三维封装结构及其制作方法 - Google Patents

一种混合集成电路的三维封装结构及其制作方法 Download PDF

Info

Publication number
CN110289245B
CN110289245B CN201910384339.9A CN201910384339A CN110289245B CN 110289245 B CN110289245 B CN 110289245B CN 201910384339 A CN201910384339 A CN 201910384339A CN 110289245 B CN110289245 B CN 110289245B
Authority
CN
China
Prior art keywords
sub
substrate
welding
bottom plate
bearing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910384339.9A
Other languages
English (en)
Other versions
CN110289245A (zh
Inventor
许艳军
李秀灵
李想
王英贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING SUPLET POWER CO LTD
Original Assignee
BEIJING SUPLET POWER CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING SUPLET POWER CO LTD filed Critical BEIJING SUPLET POWER CO LTD
Priority to CN201910384339.9A priority Critical patent/CN110289245B/zh
Publication of CN110289245A publication Critical patent/CN110289245A/zh
Application granted granted Critical
Publication of CN110289245B publication Critical patent/CN110289245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供了一种混合集成电路的三维封装结构及其制造方法，该三维封装结构包括：外壳、基板、承重板以及弹性连接针。其中，外壳具有底板、环绕底板的侧板以及贯穿底板的管脚，侧板设置有支撑台阶环，底板以及侧板形成容纳电子元器件的腔体。基板包括至少两个子基板，子基板上设置有表面焊盘以及电子元器件，一个子基板设置在外壳的底板上。承重板设置在支撑台阶环上，另一个子基板设置在承重板上。多个子基板的表面焊盘与弹性连接针、管脚相连。可见，本方案提供的三维封装结构，采用多个子基板的装配结构，极大提升了混合集成电路产品中电子元器件的组装密度，便于缩小产品的封装尺寸。

Description

一种混合集成电路的三维封装结构及其制作方法
技术领域
本申请涉及半导体封装技术领域，具体涉及一种混合集成电路的三维封装结构及其制作方法。
背景技术
混合集成电路是一种气密性封装的器件，其内部密封有高纯度氮气，保证器件内的裸芯片、键合丝等部件与外界环境隔离。混合集成电路产品具有工作范围宽、环境适应性好、可靠性高等特点，被广泛应用于高等级、高可靠性的领域中。
然而，目前的厚膜混合集成电路中的元器件组装密度低，需要较大面积的厚膜成膜基板，与电子元器件小型化的趋势相违背。
因此，如何提供一种混合集成电路的三维封装结构，既能够提高混合集成电路中元器件的组装密度，缩小产品封装尺寸，又能满足产品的高可靠性设计需求，是本领域技术人员亟待解决的一大技术难题。
发明内容
有鉴于此，本发明提供了一种混合集成电路的三维封装结构及其制作方法，既能够提高混合集成电路中元器件的组装密度，缩小产品封装尺寸，又能满足产品的高可靠性设计需求。
为实现上述目的，本发明提供如下技术方案：
一种混合集成电路的三维封装结构，包括：
外壳，所述外壳具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚，所述侧板设置有支撑台阶环，所述底板以及所述侧板形成容纳电子元器件的腔体；
基板，所述基板包括至少两个子基板，所述子基板上设置有表面焊盘以及所述电子元器件，一个所述子基板设置在所述外壳的底板上；
至少一个承重板，所述承重板设置在所述支撑台阶环上，另一个所述子基板设置在所述承重板上；
弹性连接针，多个所述子基板上的表面焊盘通过所述弹性连接针以及所述管脚连接。
可选的，一个所述子基板与所述外壳的底板通过第一焊料焊接固定，
另一个所述子基板与所述承重板通过第一焊料焊接固定。
可选的，沿平行于所述底板的第一方向，所述支撑台阶环在所述底板上的投影宽度小于等于2毫米。
可选的，所述弹性连接针包括针座、螺旋线、第二焊料以及第一胶体，
所述针座通过所述第二焊料与所述螺旋线的一端固定连接；
所述针座通过所述第一胶体与所述螺旋线的另一端固定连接。
可选的，所述第二焊料为熔点高于所述第一焊料焊接温度的焊料。
可选的，所述第一胶体为硅橡胶。
可选的，所述承重板与所述支撑台阶环通过纳米银焊接固定。
可选的，所述承重板为金属板，且所述承重板设置有镀层，所述镀层包括镍层以及设置在所述镍层上的金层。
可选的，所述承重板的厚度大于等于1mm且小于等于2mm。
一种混合集成电路的三维封装结构的制作方法，包括：
提供一外壳，所述外壳具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚，所述侧板设置有支撑台阶环，所述底板以及所述侧板形成容纳电子元器件的腔体；
在所述外壳的底板上焊接第一子基板，且在所述第一子基板表面的预设焊盘位置上焊接电子元器件和弹性连接针；
提供一承重板；
在所述承重板上焊接第二子基板，且在所述第二子基板表面的预设焊盘位置上焊接电子元器件；
在所述支撑台阶环上焊接所述承重板；
分别对所述第二子基板表面的预设焊盘和所述管脚、所述第二子基板表面的预设焊盘和所述弹性连接针进行焊接连接；
对所述外壳进行密封。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本方案提供了一种混合集成电路的三维封装结构，包括：外壳、基板、承重板以及弹性连接针。其中，外壳具有底板、环绕底板的侧板以及贯穿底板的管脚，侧板设置有支撑台阶环，底板以及侧板形成容纳电子元器件的腔体。基板包括至少两个子基板，子基板上设置有表面焊盘以及电子元器件，一个子基板设置在外壳的底板上。承重板设置在支撑台阶环上，另一个子基板设置在承重板上。多个子基板上的表面焊盘与弹性连接针、管脚相连。可见，本方案提供的三维封装结构，采用多个子基板的装配结构，极大提升了混合集成电路产品中电子元器件的组装密度，便于缩小产品的封装尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中厚膜混合集成电路封装结构的结构示意图；
图2为本发明实施例提供的一种混合集成电路的三维封装结构的结构示意图；
图3为本发明实施例提供的封装外壳的剖面结构示意图；
图4为本发明实施例提供的封装外壳的附视图；
图5为本发明实施例提供的一种弹性连接针的结构示意图；
图6为本发明实施例提供的承重板结构示意图；
图7为本发明实施例提供的上层基板的结构示意图；
图8为本发明实施例提供的一种混合集成电路的三维封装结构的制作方法的流程示意图。
其中，各部件的名称如下：
11-封装外壳，12-厚膜成膜基板，13-布线层，14-芯片，15-片式元件，16-大尺寸元件，17-键合丝，18-焊接引线，21-支撑台阶环，22-绝缘子，23-管脚，24-盖板，25-承重板，26-承重板通孔，27-上层基板，28-基板通孔，29-底层基板，30-弹性连接针，31-第一焊料，32-纳米银，33-针座，34-螺旋线，35-第二焊料，36-第一胶体。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为现有技术中厚膜混合集成电路的封装结构示意图，该封装结构采用全金属气密性封装外壳11，将厚膜成膜基板12组装在封装外壳11的底座上，其中，厚膜成膜基板12表面有布线层13，其上组装有芯片14、片式元件15、磁性电感或变压器16等，通过键合丝17、焊接引线18连接后构成特定功能的电路封装结构。
然而，发明人发现目前的厚膜混合集成电路为单层装配结构，电路中的元器件组装密度低，需要较大面积的厚膜成膜基板，与电子元器件小型化的趋势相违背。
因此，本发明提供了一种混合集成电路的三维封装结构，采用多层基板装配结构，相比于现有厚膜混合集成电路的单层封装结构，可大幅提升混合集成电路产品的组装密度和功率密度，便于产品的小型化设计。如图2所示，该三维封装结构包括：外壳11、基板、承重板25以及弹性连接针30。
其中，所述外壳的结构如图3所示，具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚23，所述侧板设置有支撑台阶环21，所述底板以及所述侧板形成容纳电子元器件的腔体。
基板包括至少两个子基板，所述子基板上设置有表面焊盘以及所述电子元器件，一个所述子基板设置在所述外壳的底板上。所述承重板设置在所述支撑台阶环上，另一个所述子基板设置在所述承重板上。多个所述子基板上的表面焊盘通过所述弹性连接针以及所述管脚连接。
其中，电子元器件可以包括：片式元件(如贴片安装的电阻、电容)，集成电路裸芯片，功率半导体裸芯片、磁性元器件(如电感、变压器)等。
可见，本发明实施例提供的三维封装结构中，采用多个子基板，例如图2所示的双层基板的结构，极大提升了混合集成电路产品中电子元器件的组装密度，便于缩小产品的封装尺寸。
需要说明的是，在本发明图2所示的三维封装结构中，封装层数为2层，仅包括一个上层基板27。但本发明所述封装结构同样适用于封装层数为2层以上，包括1个以上上层基板27的情况。2层以上的封装结构与本发明图2所示的2层封装结构相同。对于2层以上的封装结构，对应的封装外壳11内侧壁上包括多层支撑台阶环21，每层支撑台阶环21上均采用纳米银32焊接有承重板25，承重板25上焊接有对应的上层基板27。不同层基板之间通过与本发明图2所示相同的管脚23和弹性连接针30实现电气连接。
具体的，在本实施例中，一个所述子基板与所述外壳的底板通过第一焊料焊接固定，另一个所述子基板与所述承重板通过第一焊料焊接固定；所述承重板与所述支撑台阶环通过纳米银焊接固定。
以一个子基板为底部基板，另一个子基板为上层基板为例。本实施例提供的三维封装结构中，所述底部基板29焊接于所述封装外壳11底部，所述上层基板27焊接于所述承重板25上；
需要说明的是，对于本发明的三维封装结构，底部基板29与封装外壳11底部的焊接，上层基板27与承重板25的焊接，以及电子元器件与基板表面的焊接优选相同成分的第一焊料31。针对本发明的三维封装结构，可选用的第一焊料31成分包括Sn96.5Ag3.0Cu0.5(焊料熔点为217℃)。
所述封装外壳11内侧壁有支撑台阶环21，所述承重板25焊接于所述支撑台阶环21上。其中，支撑台阶环21与封装外壳11一体化成型，为了产生足够的支撑强度，支撑台阶环21的厚度优选大于1mm。
如图4所示，对于封装外壳11，若支撑台阶环21与管脚23的间歇过小，将导致底层基板29无法放入封装外壳11的底部，影响底层基板29的装配。因此，为了不对三维封装结构中下层基板29的组装产生影响，需要对支撑台阶环21延伸出来的宽度进行设计，以保证支撑台阶环21与管脚23之间的间歇满足下层基板29的放入和装配要求。优选的，沿平行于所述底板的第一方向，所述支撑台阶环在所述底板上的投影宽度小于等于2毫米。即，支撑台阶环21延伸出来的宽度在2mm左右。
可见，本实施例提供的三维封装结构中，底层基板29直接焊接在封装外壳11底部，上层基板27焊接在金属承重板25上，承重板25通过纳米银32焊接在封装外壳11的内侧支撑台阶环21上，产品内的所有承重结构均采用大面积的焊接工艺连接，结构之间的焊接强度大，可靠性高，可满足产品振动、冲击相关的严酷可靠性工作条件。
在上述实施例的基础上，本实施例中的底部基板29和上层基板27之间通过管脚23、弹性连接针30焊接连接。具体的，如图2所示，管脚23由下往上，穿过下层基板29的基板通孔28，承重板通孔26，上层基板27的基板通孔28后，焊接连接上下层基板之间的表面焊盘。弹性连接针30底部焊接于下基板29表面，由下往上，穿过承重板通孔26、上层基板27的基板通孔28后，焊接连接上下层基板的表面焊盘。
在上述实施例的基础上，如图5所示，本实施例还提供了一种弹性连接针30的具体实现结构，该弹性连接针30包括针座33，螺旋线34，第二焊料35，第一胶体36。其中，所述针座33和螺旋线34之间采用第二焊料35焊接连接，针座33和螺旋线34之间采用第一胶体36进行固定。
其中，第二焊料35为高熔点焊料，该高熔点焊料的熔点温度需高于本发明三维封装结构中第一焊料31的焊接温度，这样，在产品焊接装配过程中，弹性连接针30上的高熔点焊料不会发生二次熔化。
值得一提的是，所述弹性连接针30的螺旋线34具有一定变形能力，同时螺旋线上的固定胶体36为硅橡胶，在受到应力时，也具有一定的变形能力。这样，弹性连接针30在焊接连接底层基板29和上层基板27后，具有一定的变形能力，可有效释放基板之间的焊接应力差，提升产品的长期工作可靠性。
除此，本实施例还进一步提供了承重板的具体结构，如图6所示，承重板25为金属材质，且具有承重板通孔26。承重板25底部边缘采用纳米银32与支撑台阶环21焊接相连。为了实现与纳米银的良好焊接，优选的承重板25及外壳11的镀层结构为在基材上镀镍，然后再镀金。为保证图2所示三维封装结构的结构强度，要求承重板25具有一定的厚度，优选的，承重板25的厚度在1mm～2mm之间。
其中，所述基板的基材材质为陶瓷，选用厚膜成膜工艺、薄膜成膜工艺、高温共烧陶瓷工艺、低温共烧陶瓷工艺制作。
并且，底层基板29、上层基板27底部有大面积的金属焊盘，分别用于将基板焊接在封装外壳11的底部和承重板25的表面。底层基板29、上层基板27上表面有布线层及表面焊盘，用于电子元器件的装配。
具体的，如图7所示，本实施例还提供一种上层基板27的具体结构，该上层基板27包括用于所述管脚23或弹性连接针30穿过的基板通孔28。
综上，本发明实施例提供的三维封装结构中，采用多个子基板，例如图2所示的双层基板的结构，极大提升了混合集成电路产品中电子元器件的组装密度，便于缩小产品的封装尺寸。
在上述实施例的基础上，本实施例还提供了一种混合集成电路的三维封装结构的制作方法，如图8所示，包括：
S81、提供一外壳，所述外壳具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚，所述侧板设置有支撑台阶环，所述底板以及所述侧板形成容纳电子元器件的腔体；
S82、在所述外壳的底板上焊接第一子基板，且在所述第一子基板表面的预设焊盘位置上焊接电子元器件和弹性连接针；
S83、提供一承重板；
S84、在所述承重板上焊接第二子基板，且在所述第二子基板表面的预设焊盘位置上焊接电子元器件；
S85、在所述支撑台阶环上焊接所述承重板；
S86、分别对所述第二子基板表面的预设焊盘和所述管脚、所述第二子基板表面的预设焊盘和所述弹性连接针进行焊接连接；
S87、对所述外壳进行密封。
示意性的，首先提供底层基板29、上层基板27、承重板25、封装外壳11。然后，完成底层基板29的装配。具体的，底层基板29的装配过程如下：
完成底层基板29与封装外壳11底部以及底层基板29表面元器件的焊接；完成底层基板29表面焊盘与管脚23的焊接连接；完成焊接清洗；完成底层基板29表面元器件的其它装配，如键合、磁性元件粘接装配，漆包线的手工焊接等。
之后，完成上层基板27与承重板25的装配。需要说明的是，完成上层基板与承重板的装配可以具体包括：完成上层基板27与承重板25，上层基板27表面元器件的焊接装配；完成焊接清洗；完成上底层基板27表面元器件的其它装配，如芯片粘接、键合等。
之后，将装配完成的上层基板27和承重板25焊接于所述封装外壳11的支撑台阶环21上。
具体的，采用纳米银32焊接连接承重板25和封装外壳11的支撑台阶环21。纳米银的典型焊接(烧结)温度低于三维封装结构的第一焊料31的熔点。纳米银的典型烧结温度为200℃，针对本发明的三维封装结构，可选用的第一焊料31成分包括Sn96.5Ag3.0Cu0.5(焊料熔点为217℃)。
之后，焊接连接所述上层基板27与所述管脚23、弹性连接针30。
具体为：采用第一焊料31焊接连接上层基板27表面焊盘和管脚23、弹性连接针30；对焊接焊点进行局部清洗。
最后，平行缝焊，完成产品的密封。
综上，本发明提供了一种混合集成电路的三维封装结构及其制造方法，该三维封装结构包括：外壳、基板、承重板以及弹性连接针。其中，外壳具有底板、环绕底板的侧板以及贯穿底板的管脚，侧板设置有支撑台阶环，底板以及侧板形成容纳电子元器件的腔体。基板包括至少两个子基板，子基板上设置有表面焊盘以及电子元器件，一个子基板设置在外壳的底板上。承重板设置在支撑台阶环上，另一个子基板设置在承重板上。多个子基板上的表面焊盘与弹性连接针、管脚相连。可见，本方案提供的三维封装结构，采用多个子基板的装配结构，极大提升了混合集成电路产品中电子元器件的组装密度，便于缩小产品的封装尺寸。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种混合集成电路的三维封装结构，其特征在于，包括：
外壳，所述外壳具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚，所述侧板设置有支撑台阶环，所述底板以及所述侧板形成容纳电子元器件的腔体；
基板，所述基板包括至少两个子基板，所述子基板上设置有表面焊盘以及所述电子元器件，一个所述子基板设置在所述外壳的底板上，另一个所述子基板设置在承重板上；
至少一个承重板，所述承重板设置在所述支撑台阶环上，所述承重板与所述支撑台阶环通过纳米银焊接固定；一个所述子基板与所述外壳的底板通过第一焊料焊接固定，一个所述子基板与所述承重板通过第一焊料焊接固定；所述第一焊料的成分为Sn96.5Ag3.0Cu0.5；所述纳米银烧结温度低于所述第一焊料的熔点；
所述承重板在一个所述子基板设置在所述外壳的底板上与另一个所述子基板设置在所述承重板上完成后设置；
弹性连接针，多个所述子基板上的表面焊盘通过所述弹性连接针以及所述管脚连接；所述弹性连接针包括针座、螺旋线、第二焊料以及第一胶体，所述第一胶体为硅橡胶；
所述针座通过所述第二焊料与所述螺旋线的一端固定连接；
所述针座通过所述第一胶体与所述螺旋线的另一端固定连接。
2.根据权利要求 1 所述的三维封装结构，其特征在于，沿平行于所述底板的第一方向，所述支撑台阶环在所述底板上的投影宽度小于等于 2 毫米。
3.根据权利要求 1 所述的三维封装结构，其特征在于，所述第二焊料为熔点高于所述第一焊料焊接温度的焊料。
4.根据权利要求 1 所述的三维封装结构，其特征在于，所述承重板为金属板，且所述承重板设置有镀层，所述镀层包括镍层以及设置在所述镍层上的金层。
5.根据权利要求 1 所述的三维封装结构，其特征在于， 所述承重板的厚度大于等于1mm 且小于等于 2mm。
6.一种混合集成电路的三维封装结构的制作方法，其特征在于，包括：
提供一外壳，所述外壳具有底板、环绕所述底板的侧板以及贯穿所述底板的管脚，所述侧板设置有支撑台阶环，所述底板以及所述侧板形成容纳电子元器件的腔体；
在所述外壳的底板上焊接第一子基板，且在所述第一子基板表面的预设焊盘位置上焊接电子元器件和弹性连接针；所述弹性连接针包括针座、螺旋线、第二焊料以及第一胶体，所述第一胶体为硅橡胶；所述针座通过所述第二焊料与所述螺旋线的一端固定连接；所述针座通过所述第一胶体与所述螺旋线的另一端固定连接；所述第一子基板与所述外壳的底板通过第一焊料焊接固定；所述第一焊料的成分为 Sn96.5Ag3.0Cu0.5；
提供一承重板；
在所述承重板上焊接第二子基板，且在所述第二子基板表面的预设焊盘位置上焊接电子元器件；所述第二子基板与所述承重板通过第一焊料焊接固定；
在所述支撑台阶环上焊接所述承重板；所述在所述支撑台阶环上焊接所述承重板的焊接材料为纳米银；所述纳米银烧结温度低于所述第一焊料的熔点；
分别对所述第二子基板表面的预设焊盘和所述管脚、所述第二子基板表面的预设焊盘和所述弹性连接针进行焊接连接；
对所述外壳进行密封。
CN201910384339.9A 2019-05-09 2019-05-09 一种混合集成电路的三维封装结构及其制作方法 Active CN110289245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910384339.9A CN110289245B (zh) 2019-05-09 2019-05-09 一种混合集成电路的三维封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910384339.9A CN110289245B (zh) 2019-05-09 2019-05-09 一种混合集成电路的三维封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110289245A CN110289245A (zh) 2019-09-27
CN110289245B true CN110289245B (zh) 2021-12-07

Family

ID=68002694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910384339.9A Active CN110289245B (zh) 2019-05-09 2019-05-09 一种混合集成电路的三维封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110289245B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854087B (zh) * 2019-11-27 2021-10-01 南通优睿半导体有限公司 一种具有调节结构的可散热式双基岛dsop芯片用封装机构
CN111180436B (zh) * 2020-01-22 2022-09-06 北京新雷能科技股份有限公司 一种混合集成电路的双层封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364679A (zh) * 2011-10-10 2012-02-29 常熟市广大电器有限公司 一种芯片封装结构
CN103066045A (zh) * 2012-12-30 2013-04-24 西安永电电气有限责任公司 智能功率模块
CN103435001A (zh) * 2013-08-05 2013-12-11 天水华天微电子股份有限公司 混合集成电路装置及封装方法
CN204102882U (zh) * 2014-08-19 2015-01-14 无锡中微高科电子有限公司 高密度陶瓷封装用弹性引脚

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364679A (zh) * 2011-10-10 2012-02-29 常熟市广大电器有限公司 一种芯片封装结构
CN103066045A (zh) * 2012-12-30 2013-04-24 西安永电电气有限责任公司 智能功率模块
CN103435001A (zh) * 2013-08-05 2013-12-11 天水华天微电子股份有限公司 混合集成电路装置及封装方法
CN204102882U (zh) * 2014-08-19 2015-01-14 无锡中微高科电子有限公司 高密度陶瓷封装用弹性引脚

Also Published As

Publication number Publication date
CN110289245A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US5350947A (en) Film carrier semiconductor device
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
US6486551B1 (en) Wired board and method of producing the same
CN110289245B (zh) 一种混合集成电路的三维封装结构及其制作方法
JP2011522396A (ja) チップ抵抗器とその製造方法
US11975400B2 (en) Ribbon wire bond
CN108962846B (zh) 一种厚膜混合集成电路的封装结构及其制作方法
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
TW201725669A (zh) 封裝基板
CN111180436B (zh) 一种混合集成电路的双层封装结构及其制作方法
US11640925B2 (en) System and method for a device package
JP2000508833A (ja) 直接リード装着方法を用いてマルチチップモジュールを製造するための方法
TW201804584A (zh) 雙側電子封裝件
US20090127695A1 (en) Surface mount package with enhanced strength solder joint
JP3377850B2 (ja) 表面実装型水晶発振器及びその製造方法
US20230260879A1 (en) Three-dimensional functional integration
CN101527292B (zh) 芯片封装结构
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JPH04139737A (ja) 半導体チップの実装方法
KR100585585B1 (ko) 반도체 패키지
US20030073266A1 (en) Semiconductor device and a method of manufacturing the same
CN115274467A (zh) 芯片的封装方法以及封装机构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant