JP2000508833A - 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 - Google Patents

直接リード装着方法を用いてマルチチップモジュールを製造するための方法

Info

Publication number
JP2000508833A
JP2000508833A JP9537184A JP53718497A JP2000508833A JP 2000508833 A JP2000508833 A JP 2000508833A JP 9537184 A JP9537184 A JP 9537184A JP 53718497 A JP53718497 A JP 53718497A JP 2000508833 A JP2000508833 A JP 2000508833A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
lead frame
pcb
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP9537184A
Other languages
English (en)
Inventor
バスケス,アルマンド・シィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JP2000508833A publication Critical patent/JP2000508833A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1034Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10924Leads formed from a punched metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components

Abstract

(57)【要約】 直接装着方法を用いることによりマルチチップモジュールが作られ、この直接装着方法は、直接装着方法を用いて複数のチップを製造し、かつマルチチップモジュールを密封することにより、マルチチップモジュールを製造するためのものである。製造のための直接装着方法は、特定的な設計の印刷回路板を設けるステップと、特定的に設計された印刷回路板およびチップを収容するための中央キャビティを含む特定的な設計特徴を有するリードフレームを製造するステップと、導電性エポキシを用いてリードフレームおよび印刷回路板を組立てるステップと、リードフレームおよび印刷回路板アセンブリを硬化するステップとを含む。特定的な設計の印刷回路板は、リードフレームと印刷回路板とを整列させるために用いられる複数の位置決め孔と、対応するリードフレームフィンガーを受入れるようにされた複数の周辺孔と、尖っていない角部と、銀または金の最終的なめっきと、乾燥フィルムとを含む。

Description

【発明の詳細な説明】 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 発明の背景 1.発明の分野 この発明はマルチチップモジュールの製造に関し、特に、直接装着方法を用い て複数のチップを製造し、マルチチップモジュールを密封することによって、マ ルチチップモジュールを作るための方法に関する。 日常的にチップと呼ばれる半導体装置は、日々の生活において欠かせないもの となった多くの電子装置の製造および動作に用いられる。電子装置の製造業者は 、機能性が向上し、よりよい品質を有する製品を作ることを余儀なくされている 。これはしばしば、所与の作業領域により多くのチップを入れる必要性(すなわ ちチップの密度を高めること)を意味する。 チップの密度を高めるというこの必要性を満たすためには、マルチチップモジ ュールの使用が考えられる。しかしながら、マルチチップモジュールを作るため の現在の方法では、時間がかかりコストが高くつき、この結果、アセンブリの歩 留まりが低下する場合が多い。既存のマルチチップモジュールの製造方法に用い られる2つの基本的なコンポーネントは、印刷回路板およびリードフレームであ る。製造プロセス中は、必要に応じて、印刷回路板上のすべてのコンポーネント が適切に動作するために十分な電圧を受ける導電経路を有するように、ある態様 で印刷回路板がリードフレームに導電接続される必要がある。 2.関連技術の説明 現在、印刷回路板とリードフレームとの間に導電接続をもたらすために2つの 周知の方法が用いられている。図1Aに示されるように、これらの方法のうちの 第1のものは、印刷回路板105とリードフレーム110との間に接続をもたら すようにワイヤアタッチメント100を用いることに関わる。この方法では、従 来の印刷回路板と従来のリードフレームとが用いられる。組立時に、印刷回路板 105はリードフレームの中央プラットホーム115の上に固定して取付けられ る。その後、チップを製造するための周知のワイヤボンディング手順の場合と同 様に、細いワイヤがまず印刷回路板のボンディングパッドまたは孔に結合され、 リードフレームフィンガーにかけられる。次に、ワイヤがリードフレームフィン ガーに結合される。最後に、ワイヤがクリップ止めされ、次の、印刷回路板のボ ンディングパッドまたは孔でこの全プロセスが繰返される。さらに、リードフレ ームフィンガーと特定的なコンポーネントとの間に導電経路をもたらすように、 特定的なコンポーネントおよびボンディングパッドからボンディングワイヤが延 びる。再び、上述の周知のワイヤボンディング手順を用いてコンポーネント/ボ ンディングパッド接続がもたらされる。これは概念的には簡単なプロセスである が、決定的に重要である。なぜなら、ワイヤは高精度で置かれる必要があり、す べてのワイヤは両端に良質の電気コンタクトを確立せねばならず、さらに、印刷 回路板のボンディングパッドまたは孔とリードフレームフィンガーとの間のスパ ンは、周囲のワイヤからある安全距離をおいて位置付けられた、キンクのない弧 形でなければならないからである。ワイヤボンディングは金のワイヤまたはアル ミニウムのワイヤのいずれかによって行なわれる。これらの材料はいずれも導電 性が高く十分な延性を有するため、ボンディングプロセス時の変形に耐え、なお かつ強度および信頼性が高い。 現在のところ、これらのボンディング材料に最もよく用いられているものは金 である。金は最もよく知られている室温導体および優れた伝熱体であり、酸化お よび腐食に対する抵抗力を有する。このため、金は、プロセス中に酸化すること なく、融解して印刷回路板のボンディングパッドまたは孔と強度の高い結合部を 形成する。 印刷回路板をリードフレームに装着するためにボンディングワイヤを用いるこ とには多くの欠点がある。たとえば、金は高価であるためそれをボンディングワ イヤの材料として用いると費用が高くつく。密封時にボンディングワイヤが折損 するとアセンブリの歩留まりが低下し、多くの製造業者にとって望ましくない状 況となる。金は誘導しやすく、誘導により回路にノイズが生じる。回路のノイズ により、モジュールが不適切に、または予期しない態様で動作するか、または全 く動作しないようになる。ボンディングワイヤを用いると、印刷回路板の両側に チップを取付けることができなくなり、このためチップの配置に利用できる表面 積が限られる。所与のモジュール上でのチップの配置に利用できる面積が減少す ると、作業領域を拡張しないかぎり、機能性で顧客の要求を満たす能力を高めな ければならない。ボンディングワイヤの使用にはワイヤを非常に高精度で配置す ることが必要があり、このような高精度には時間が要求され、それにより組立プ ロセスの速度が低下する。 リードフレームフィンガーとコンポーネントとの間に導電経路をもたらす、印 刷回路板を導電接続するための周知の2つの方法のうち第2のものは、ラミネー トされた印刷回路板200の使用に関わり、かつ図1bに示される。印刷回路板 205は、1つの構造を形成するようにラミネートされた多数の層を用いて作られ る。印刷回路板のラミネートプロセス時に、各リードフレームフィンガーの一部 分がラミネートの層内に固定されるように、リードフレームフィンガーが印刷回 路板200の中に挿入される。各リードフレームフィンガーの他の部分は、印刷 回路板の外周部から突出する。そのようなものとして、印刷回路板205および リードフレーム210を含む、ラミネートされた単一の印刷回路板ユニット20 0が得られる。 この方法にもまた多くの欠点がある。たとえば、この方法は、印刷回路板の製 造プロセスに、付加的な工程、すなわちリードフレームフィンガーを印刷回路板 の中に挿入するというステップが必要であるという点で時間がかかる。この製造 プロセスはまた、印刷回路板の製造時にリードフレームフィンガーに損傷を与え ないようにするために付加的な予防策をとる必要があるため、さらに長くなる。 ラミネート時にリードフレームフィンガーが印刷回路板の一部分となる、ラミ ネートされた印刷回路板を採用するマルチチップモジュールもまた、技術分野に おいて公知である。 発明の目的および概要 この発明は、直接装着方法を用いて複数のチップを製造し、その後マルチチッ プモジュールを密封することにより、マルチチップモジュールを製造するための 直接装着方法を用いて作られるマルチチップモジュールを特徴とする。方法は、 特定的な設計特徴を有するリードフレームを製造するステップと、特定的に設計 された印刷回路板を設けるステップと、導電性エポキシを用いて印刷回路板とリ ードフレームとを組立てて板−フレーム−エポキシモジュールにするステップと 、板−フレーム−エポキシモジュールを硬化するステップとを含む。 図面の簡単な説明 図1は、テーパされたリードフレームフィンガーを示す概略図である。 図2は、中央キャビティとリードフレームフィンガーとを有するリードフレー ムの概略ブロック図である。 図3は、テーパされたリードフレームフィンガーを示す概略図である。 図4は、屈曲したリードフレームフィンガーを示す概略図である。 図5は、エポキシで満たされた周辺孔に挿入された状態の、屈曲したリードフ レームを示すブロック図である。 図6は、位置決め孔、周辺孔および面取りされた角部を有する印刷回路板を示 す概略図である。 図7は、取付具アセンブリコンポーネントを示すブロック図である。 図8は、エポキシを堆積するために用いられるマスクのブロック図である。 好ましい実施例の詳細な説明 この発明の直接装着方法を用いたマルチチップモジュールの製造は、絵を額に 入れることに似ている。まず、中央キャビティを残してフレームが作られ、絵が 置かれてフレームに直接装着され得る。 図1Cはこの発明の一例を示す。フレームは後に説明する特定的な設計特徴を 有するリードフレーム185であり、アートワークは、後に説明するように特定 的に設計された印刷回路板190である。以下のパラグラフに示されるように、 作られた後、リードフレーム185および印刷回路板190が組立てられて単一 のマルチチップモジュール180を形成し、これは絵が額と組立てられて額に入 れられた絵が形成されることに非常によく似ている。 この発明によると、図2に示される特定的な設計特徴を有するリードフレーム 200が製造され得る。リードフレーム200は半導体チップを収容するように 設計されている。さらに、リードフレーム200は、単一チップまたはマルチチ ップアセンブリのいずれかである特定的に設計された(後に説明する)印刷回路 板にはまるように設計され得る。 図2に示されるように、この発明のリードフレーム200は、複数のリードフ レームフィンガー205と中央キャビティ210とを含む。リードフレームフィ ンガー205はリードフレーム200を印刷回路板に導電接続し得る。この発明 によると、リードフレームフィンガー205の各々はテーパされている。このよ うにテーパされていることにより組立てが容易になり、すなわち、テーパされた リードフレームフィンガーは、後に説明する印刷回路板の周辺孔の中に容易に挿 入される。図3に示されるように、各リードフレームフィンガー205のテーパ 角300は、リードフレームフィンガーの両側で等しくなければならない。テー パ角は、45度であるとうまくいくことがわかっている。 各リードフレームフィンガー205は、後に説明するようにリードフレームを 印刷回路板に組立てる際のエポキシの硬化段階においてボンディング特性を改善 するために、金または銀でめっきされてもよく、特にリードフレーム材料に銅が 用いられる場合には、めっきにより酸化または腐食も防止される。このようなめ っきは、当業者に周知である任意の好都合な態様で行なうことができる。 中央キャビティ210は、(たとえば切削またはエッチングによって)リード フレーム200の中央から材料を除去するか、またはこれに代えて、中央パッド なしでリードフレームを製造し、印刷回路板が置かれる場所にキャビティを形成 しておくことにより、形成することができる。中央キャビティなしでリードフレ ームを製造することは、当業者に周知の任意の好都合な態様で行なわれる。 図4に示されるように、テーパされた各リードフレームフィンガー205はリ ードフレーム400の面に対して屈曲し得る。屈曲は90度であるとうまくいく ことがわかっている。 図5に示されるように、屈曲したテーパされたリードフレームフィンガーによ り、各リードフレームフィンガー205と、後に説明する印刷回路板515に堆 積した導電性エポキシ510との間に表面積の大きなコンタクトがもたらされる 。例示の一例では、屈曲は、およそ18ミルの下向きの突出部500として示さ れる屈曲部をもたらすように形成されてもよい。より一般的には、屈曲は、機械 的 強度を高めて表面のコンタクトを増加するためにできるだけ大きく突出するが、 リードフレームフィンガーによって、後に説明するように印刷回路板の底面に堆 積された乾燥フィルム505に孔を開けないように形成される。屈曲は当業者に 周知である任意の好都合な態様で行なわれる。 図6を参照して、特定的に設計された印刷回路板600が作られる。印刷回路 板600は、構築されるアセンブリに特定な複数の位置決め孔605aから60 5dと、複数の周辺孔610と、複数の尖っていない角部615と、銀または金 の最終的なめっきと、少なくとも周辺孔の下方にある乾燥フィルムとを含む。 複数の位置決め孔605aから605dの各々は印刷回路板600の周辺に配 置され得る。印刷回路板600の角部に位置決め孔を配置するとうまくいくこと がわかっている。さらに、位置決め孔605aから605dは、導電能力のため には用いられず、組立時に印刷回路板600をリードフレームに対して配置する ことを助けるために用いられるため、めっきしたり、またはテント状のもので覆 う必要はない。位置決め孔605aから605dを用いると組立時間および組立 上の誤差が減る。これらの位置決め孔605aから605dは、当業者に周知で ある任意の好都合な態様で形成される。 印刷回路板600は、ほぼその周辺に複数の周辺孔610を含む。周辺孔61 0は当業者に周知である任意の好都合な態様で形成される。この発明において、 周辺孔610の数はリードフレームのリードフレームフィンガーの数と一致し得 る。周辺孔610は、たとえば金または銀によって十分にめっきされていてもよ い。めっきは、当業者に周知である任意の好都合な態様で行なわれる。 周辺孔610は、マサチューセッツ州ビルメリカ(Bilmerica,Massachusetts )にあるエポキシテクノロジー社(Epoxy Technology Co.)によって製造されるEp otec E-111エポキシなどの、導電性のエポキシ材料によって満たされ得る。導電 性エポキシの使用を、例示の目的のために説明する。エポキシが流出してリード フィンガー間に短絡をもたらさないようにするために、迅速に硬化するエポキシ を使用することが有用である。周辺孔610の各々を満たすために用いられる導 電性エポキシの量は、当業者には周知であるように、周辺孔610の直径と、印 刷回路板600の厚さとに依存して、約2×10-4グラム以 上4×10-4グラム以下であろう。導電性エポキシは、テーパされた屈曲リード フレームフィンガーの各々をそのそれぞれの対応する周辺孔610に固定するこ とにより、テーパされた屈曲リードフレームフィンガーを印刷回路板に導電接続 する役割を果たす。エポキシによって周辺孔610を満たすことは、当業者に周 知である任意の態様で行なわれる。はんだペースト、銅ペレットスラリー、スパ ーク溶接またはレーザ溶接などの、チップのリードとリードフレームとの間に導 電経路をもたらすための、当業者に公知である他の手段または連結技術が用いら れてもよい。 図6に示されるように、印刷回路板615の角部は面取りされており、すなわ ちトリミングされているか、またはさもなくば尖っていない角部を有するように 形成され得、これにより、部品のひび割れにつながるおそれのある不所望な応力 が組立時に減少することを助ける。 印刷回路板615の最終的なめっきには、銀または金が用いられ得る。印刷回 路板615のめっきに金を用いる場合、銅のトレースと、上述の周辺孔610な どの、全体がめっきされた孔とをめっきするために、ニッケル上に金を用いるこ とができる。一方、印刷回路板615をめっきに銀を用いる場合、銅のトレース と、上記の周辺孔610などの、全体がめっきされた孔とをめっきするために、 銅の上に銀を用いることができる。例示の一例では、金を用いるという産業上の 慣行とは対照的に、最終的なめっきに銀を用いる。したがって、銅のトレースと 周辺孔610とをめっきするために、銅の上に金が用いられる。ここでもまた、 めっきは、当業者に周知である任意の好都合な態様で行なうことができる。 印刷回路板600の周辺孔610はテント状のもので覆われ、すなわち、デュ ポン社(du Pont)によって製造されるVACRON系などの乾燥フィルム材料によっ て被覆される。乾燥フィルムは、当業者に周知であるように、トレースの厚さと 、印刷回路板の設計の他の局面とに依存して、約1ミルから約3.5ミルの厚さ であろう。乾燥フィルムは、導電性エポキシが周辺孔の中に流れ、異なった周辺 孔610にあるテーパされた屈曲リードフレームフィンガー間に短絡をもたらさ ないようにする役割を果たす。 これ以外の点ではこの発明の印刷回路板600は従来のものと同様であり、た とえば、単一または多数の層において(テフロン、ポリアミドおよびカプトンな どの)任意の好都合な材料を用いて形成することができる。 この発明によると、上述のリードフレームおよび印刷回路板は、板−フレーム −エポキシモジュールを形成するように組立てられ得る。当業者に公知である好 都合な態様においてリードフレームと印刷回路板とを組立てるために、従来の電 子アセンブラを用いてもよい。これに代えて、下請業者を雇って組立を行なって もよい。 組立は、図7に示される特定的な取付具を用いて行なわれてもよい。図7のア センブリ取付具は3つのコンポーネントを有し、すなわちこれらはウェイトコン ポーネント(ベースコンポーネント)700と、フレームホルダコンポーネント 705と、印刷回路板支持コンポーネント710とである。特定的な取付具のコ ンポーネントの各々は、当業者に公知である好都合な態様で作ることができる。 各コンポーネントは従来の材料によって形成され得る。さらに、各コンポーネン トは、似た熱膨張係数を有するよう同じ従来の材料から形成されてもよい。例示 の一例では、ベースコンポーネント700、フレームホルダコンポーネント70 5および印刷回路板支持コンポーネント710の各々が銅によって作られてもよ い。 図7に示される特定的な取付具の組立時に、フレームホルダコンポーネント7 05がリードフレームを収容し得る。さらに、フレームホルダコンポーネント7 05は中央キャビティを有して形成されてもよい。フレームホルダコンポーネン ト705はリードフレームと同じサイズおよびピッチを有してもよい。リードフ レームおよびフレームホルダコンポーネント705は、リードフレームのリード フレームフィンガーがフレームホルダコンポーネント705に対して下向きに突 出するように組立てられ得る。リードフレームおよびフレームホルダコンポーネ ント705は、当業者に公知である好都合な態様で組立てることができる。 印刷回路板コンポーネント710は、多くの印刷回路板を収容するための複数 のキャビティを含んでもよい。この発明では、キャビティの数は印刷回路板の数 と一致し得る。印刷回路板コンポーネント710が収容し得る印刷回路板の最大 数は、当業者に公知であるようにアセンブリの能力の選択によって決定し得る。 キャビティは、当業者に周知である任意の好都合な態様で形成される。 板−フレーム−エポキシモジュールの組立は、ベースコンポーネント700と 、フレームホルダコンポーネント705と、印刷回路板支持コンポーネント71 0とを清浄にして準備するステップと、1つまたはそれ以上の印刷回路板を印刷 回路板支持コンポーネント710に載せるステップと、1つまたはそれ以上の印 刷回路板が載せられた印刷回路板支持コンポーネント710を、選択された周辺 孔に導電性エポキシを堆積するための機械に載せるステップと、選択された周辺 孔の中にエポキシを堆積するステップと、1つまたはそれ以上の印刷回路板が載 せられた印刷回路板支持コンポーネント710をエポキシ堆積用機械から取除く ステップと、フレームホルダコンポーネント705の中にリードフレームを載せ るステップと、サンドイッチ状の態様で、1つまたはそれ以上の印刷回路板が載 せられた印刷回路板支持コンポーネント710が下に置かれ、リードフレームが 載せられたフレームホルダコンポーネント705が真ん中に置かれ、ベースコン ポーネント700が上に置かれるように、特定的なアセンブリ取付具を組立てる ステップと、オーブンで板−フレーム−エポキシモジュールを硬化するステップ と、板−フレーム−エポキシモジュールを最終的な装置に取付けるステップと、 最終的な装置を密封してマルチチップモジュールを形成するステップとを含む。 アセンブリ取付具コンポーネントを清浄にして準備するステップは、当業者に 周知である任意の好都合な方法を用いることにより行なわれ得る。 選択された孔にエポキシを堆積するステップは、図8に示されるスクリーン8 00などのスクリーンを用いることにより行なうことができる。スクリーン80 0は複数の孔805を含み、エポキシが印刷回路板の孔の中に堆積され得る。ス クリーン800は、印刷回路板の孔のうち中にエポキシが堆積される孔を選択す るために用いることができる。このような選択は、エポキシの堆積が望まれる、 印刷回路板上の孔に対応する孔815にエポキシを堆積することにより行なわれ 得る。このような堆積は、当業者に周知である任意の好都合な方法によって行な うことができる。ステンシルですり込んで分配するとうまくいくことがわかって いる。取付および密封ステップは、当業者に周知であるように、ワイヤボンディ ングを必要としない好都合な方法によって行なうことができる。 この発明の直接装着方法により、ギガヘルツで測定されるクロック速度で動作 する装置などの、1つまたはそれ以上の高速装置が、ボンディングワイヤを用い ると問題が生じる、キャパシタンス、インダクタンスまたは高い抵抗なしで組立 てられるようになる。さらに、この発明の方法により、現在一般的に販売されて いる標準的な装置の物理的および機械的特性を有するデバイスの組立が可能にな る。この発明は、印刷回路板をリードフレームに接続するためにボンディングワ イヤを使用しないことにより、アセンブリの歩留まりを高めることができる。そ れにより、ボンディングワイヤに必要な組立工程がなくなり、生産が増加し、金 のワイヤを銀の導電性エポキシと置換することにより、コストが節減される。 さらに、印刷回路板の両側にチップアセンブリが設けられるため、印刷回路板 の面積が有効に利用されるようになる。 この発明をその好ましい形態においてある程度特定的に説明したが、この開示 は例としてのみなされたことを理解されたい。部品の組合せおよび配置の細部お よび構成における多くの変更が、発明の精神および範囲から離れることなく明ら かとなるであろう。
【手続補正書】 【提出日】1998年10月13日(1998.10.13) 【補正内容】 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 発明の背景 1.発明の分野 この発明はマルチチップモジュールの製造に関し、特に、直接装着方法を用い て複数のチップを製造し、マルチチップモジュールを密封することによって、マ ルチチップモジュールを作るための方法に関する。 日常的にチップと呼ばれる半導体装置は、日々の生活において欠かせないもの となった多くの電子装置の製造および動作に用いられる。電子装置の製造業者は 、機能性が向上し、よりよい品質を有する製品を作ることを余儀なくされている 。これはしばしば、所与の作業領域により多くのチップを入れる必要性(すなわ ちチップの密度を高めること)を意味する。 チップの密度を高めるというこの必要性を満たすためには、マルチチップモジ ュールの使用が考えられる。しかしながら、マルチチップモジュールを作るため の現在の方法では、時間がかかりコストが高くつき、この結果、アセンブリの歩 留まりが低下する場合が多い。既存のマルチチップモジュールの製造方法に用い られる2つの基本的なコンポーネントは、印刷回路板およびリードフレームであ る。製造プロセス中は、必要に応じて、印刷回路板上のすべてのコンポーネント が適切に動作するために十分な電圧を受ける導電経路を有するように、ある態様 で印刷回路板がリードフレームに導電接続される必要がある。 2.関連技術の説明 現在、印刷回路板とリードフレームとの間に導電接続をもたらすために2つの 周知の方法が用いられている。図1Aに示されるように、これらの方法のうちの 第1のものは、印刷回路板105とリードフレーム110との間に接続をもたら すようにワイヤアタッチメント100を用いることに関わる。この方法では、従 来の印刷回路板と従来のリードフレームとが用いられる。組立時に、印刷回路板 105はリードフレームの中央プラットホーム115の上に固定して取付けられ る。その後、チップを製造するための周知のワイヤボンディング手順の場合と同 様に、細いワイヤがまず印刷回路板のボンディングパッドまたは孔に結合され、 リードフレームフィンガーにかけられる。次に、ワイヤがリードフレームフィン ガーに結合される。最後に、ワイヤがクリップ止めされ、次の、印刷回路板のボ ンディングパッドまたは孔でこの全プロセスが繰返される。さらに、リードフレ ームフィンガーと特定的なコンポーネントとの間に導電経路をもたらすように、 特定的なコンポーネントおよびボンディングパッドからボンディングワイヤが延 びる。再び、上述の周知のワイヤボンディング手順を用いてコンポーネント/ボ ンディングパッド接続がもたらされる。これは概念的には簡単なプロセスである が、決定的に重要である。なぜなら、ワイヤは高精度で置かれる必要があり、す べてのワイヤは両端に良質の電気コンタクトを確立せねばならず、さらに、印刷 回路板のボンディングパッドまたは孔とリードフレームフィンガーとの間のスパ ンは、周囲のワイヤからある安全距離をおいて位置付けられた、キンクのない弧 形でなければならないからである。ワイヤボンディングは金のワイヤまたはアル ミニウムのワイヤのいずれかによって行なわれる。これらの材料はいずれも導電 性が高く十分な延性を有するため、ボンディングプロセス時の変形に耐え、なお かつ強度および信頼性が高い。 現在のところ、これらのボンディング材料に最もよく用いられているものは金 である。金は最もよく知られている室温導体および優れた伝熱体であり、酸化お よび腐食に対する抵抗力を有する。このため、金は、プロセス中に酸化すること なく、融解して印刷回路板のボンディングパッドまたは孔と強度の高い結合部を 形成する。 印刷回路板をリードフレームに装着するためにボンディングワイヤを用いるこ とには多くの欠点がある。たとえば、金は高価であるためそれをボンディングワ イヤの材料として用いると費用が高くつく。密封時にボンディングワイヤが折損 するとアセンブリの歩留まりが低下し、多くの製造業者にとって望ましくない状 況となる。金は誘導しやすく、誘導により回路にノイズが生じる。回路のノイズ により、モジュールが不適切に、または予期しない態様で動作するか、または全 く動作しないようになる。ボンディングワイヤを用いると、印刷回路板の両側に チップを取付けることができなくなり、このためチップの配置に利用できる表面 積が限られる。所与のモジュール上でのチップの配置に利用できる面積が減少す ると、作業領域を拡張しないかぎり、機能性で顧客の要求を満たす能力を高めな ければならない。ボンディングワイヤの使用にはワイヤを非常に高精度で配置す ることが必要があり、このような高精度には時間が要求され、それにより組立プ ロセスの速度が低下する。 リードフレームフィンガーとコンポーネントとの間に導電経路をもたらす、印 刷回路板を導電接続するための周知の2つの方法のうち第2のものは、ラミネー トされた印刷回路板150の使用に関わり、かつ図1bに示される。印刷回路板 155は、1つの構造を形成するようにラミネートされた多数の層を用いて作ら れる。印刷回路板のラミネートプロセス時に、各リードフレームフィンガーの一 部分がラミネートの層内に固定されるように、リードフレームフィンガー160 が印刷回路板155の中に挿入される。各リードフレームフィンガーの他の部分 は、印刷回路板の外周部から突出する。そのようなものとして、印刷回路板15 5およびリードフレーム160を含む、ラミネートされた単一の印刷回路板ユニ ット150が得られる。このような方法の一例は、シーメンコンポーンネンツ社 (Seimens Components,Inc.)による「半導体および他の電子コンポーネントを 取付けるための印刷回路板(“Printed circuit board for mounting semicondu ctors and other electronic components”)」に関する、1993年11月3 日に公開された欧州特許出願第567814A1号に示される。 この方法にもまた多くの欠点がある。たとえば、この方法は、印刷回路板の製 造プロセスに、付加的な工程、すなわちリードフレームフィンガーを印刷回路板 の中に挿入するというステップが必要であるという点で時間がかかる。この製造 プロセスはまた、印刷回路板の製造時にリードフレームフィンガーに損傷を与え ないようにするために付加的な予防策をとる必要があるため、さらに長くなる。 したがって、ラミネート時にリードフレームフィンガーが印刷回路板の一部分 となる、ラミネートされた印刷回路板を採用するマルチチップモジュールは技術 分野において一般的に公知である。リードフレーム接続機構の例は、1998年 12月28日に特許が付与された、ミツヒロ コンドウ他(Mitsuhiro Kondo et al.)による「電子部品取付板および電子部品取付板フレーム(“Electronic- Parts Mounting Board and Electronic-Parts Mounting Board Frame”)」に関 する米国特許第5,274,197号と、1993年8月11日に公開された、 LSIロジックコーポレイション(LSI Logic Corporation)による「部分的に モールディングされたPCBチップキャリアパケージ(“Partially-molded PCB chip carrier package”)」に関する欧州特許出願第554893A2号と、 1995年2月28日に特許が付与された、カツミ セギサカ(Katsumi Segisa ka)の「半導体装置(“Semiconductor Devices”)」に関する来国特許第5, 394,298号と、1974年2月26日に特許が付与された、アーネスト・ ジー・バイランダ(Ernest G.Bylander)の「柔軟性絶縁膜の、エッチングされ た金属パターンを用いる集積回路アセンブリ(“An Integrated Circuit Assemb ly using Etched Metal Patterns of Flexible Insulting Film”)」に関する 米国特許第3,793,714号と、1993年4月12日に公開された、デル コエレクトロニクス(Delco Electronics)による「フリップチップデバイスの シリコンオーバーモールド(“Silicon Over-Mould of a flip chip device”) 」に関する欧州特許出願第620591A1号とに示されている。 発明の目的および概要 この発明は、直接装着方法を用いて複数のチップを製造し、その後マルチチッ プモジュールを密封することにより、マルチチップモジュールを製造するための 直接装着方法を用いて作られるマルチチップモジュールを特徴とする。方法は、 特定的な設計特徴を有するリードフレームを製造するステップと、特定的に設計 された印刷回路板を設けるステップと、導電性エポキシを用いて印刷回路板とリ ードフレームとを組立てて板−フレーム−エポキシモジュールにするステップと 、板−フレーム−エポキシモジュールを硬化するステップとを含む。 図面の簡単な説明 図1Aは、リードフレームに取付けられた印刷回路板の、先行技術の構成を示 す概略図である。 図1Bは、印刷回路板を取付けるための先行技術の別の構成を示す概略図であ る。 図1Cは、リードフレームに取付けられた印刷回路板を示す、この発明の好ま しい実施例の概略図である。 図2は、中央キャビティとリードフレームフィンガーとを有するリードフレー ムの概略ブロック図である。 図3は、テーパされたリードフレームフィンガーを示す概略図である。 図4は、屈曲したリードフレームフィンガーを示す概略図である。 図5は、エポキシで満たされた周辺孔に挿入された状態の、屈曲したリードフ レームを示すブロック図である。 図6は、位置決め孔、周辺孔および面取りされた角部を有する印刷回路板を示 す概略図である。 図7は、取付具アセンブリコンポーネントを示すブロック図である。 図8は、エポキシを堆積するために用いられるマスクのブロック図である。 好ましい実施例の詳細な説明 この発明の直接装着方法を用いたマルチチップモジュールの製造は、絵を額に 入れることに似ている。まず、中央キャビティを残してフレームが作られ、絵が 置かれてフレームに直接装着され得る。 図1Cはこの発明の一例を示す。フレームは後に説明する特定的な設計特徴を 有するリードフレーム185であり、アートワークは、後に説明するように特定 的に設計された印刷回路板190である。以下のパラグラフに示されるように、 作られた後、リードフレーム185および印刷回路板190が組立てられて単一 のマルチチップモジュール180を形成し、これは絵が額と組立てられて額に入 れられた絵が形成されることに非常によく似ている。 この発明によると、図2に示される特定的な設計特徴を有するリードフレーム 200が製造され得る。リードフレーム200は半導体チップを収容するように 設計されている。さらに、リードフレーム200は、単一チップまたはマルチチ ップアセンブリのいずれかである特定的に設計された(後に説明する)印刷回路 板にはまるように設計され得る。 図2に示されるように、この発明のリードフレーム200は、複数のリードフ レームフィンガー205と中央キャビティ210とを含む。リードフレームフィ ンガー205はリードフレーム200を印刷回路板に導電接続し得る。この発明 によると、リードフレームフィンガー205の各々はテーパされている。このよ うにテーパされていることにより組立てが容易になり、すなわち、テーパされた リードフレームフィンガーは、後に説明する印刷回路板の周辺孔の中に容易に挿 入される。図3に示されるように、各リードフレームフィンガー205のテーパ 角300は、リードフレームフィンガーの両側で等しくなければならない。テー パ角は、45度であるとうまくいくことがわかっている。 各リードフレームフィンガー205は、後に説明するようにリードフレームを 印刷回路板に組立てる際のエポキシの硬化段階においてボンディング特性を改善 するために、金または銀でめっきされてもよく、特にリードフレーム材料に銅が 用いられる場合には、めっきにより酸化または腐食も防止される。このようなめ っきは、当業者に周知である任意の好都合な態様で行なうことができる。 中央キャビティ210は、(たとえば切削またはエッチングによって)リード フレーム200の中央から材料を除去するか、またはこれに代えて、中央パッド なしでリードフレームを製造し、印刷回路板が置かれる場所にキャビティを形成 しておくことにより、形成することができる。中央キャビティなしでリードフレ ームを製造することは、当業者に周知の任意の好都合な態様で行なわれる。 図4に示されるように、テーパされた各リードフレームフィンガー205はリ ードフレーム400の面に対して屈曲し得る。屈曲は90度であるとうまくいく ことがわかっている。 図5に示されるように、屈曲したテーパされたリードフレームフィンガーによ り、各リードフレームフィンガー205と、後に説明する印刷回路板515に堆 積した導電性エポキシ510との間に表面積の大きなコンタクトがもたらされる 。例示の一例では、屈曲は、およそ18ミルの下向きの突出部500として示さ れる屈曲部をもたらすように形成されてもよい。より一般的には、屈曲は、機械 的強度を高めて表面のコンタクトを増加するためにできるだけ大きく突出するが 、リードフレームフィンガーによって、後に説明するように印刷回路板の底面に 堆積された乾燥フィルム505に孔を開けないように形成される。屈曲は当業者 に 周知である任意の好都合な態様で行なわれる。 図6を参照して、特定的に設計された印刷回路板600が作られる。印刷回路 板600は、構築されるアセンブリに特定な複数の位置決め孔605aから60 5dと、複数の周辺孔610と、複数の尖っていない角部615と、銀または金 の最終的なめっきと、少なくとも周辺孔の下方にある乾燥フィルムとを含む。 複数の位置決め孔605aから605dの各々は印刷回路板600の周辺に配 置され得る。印刷回路板600の角部に位置決め孔を配置するとうまくいくこと がわかっている。さらに、位置決め孔605aから605dは、導電能力のため には用いられず、組立時に印刷回路板600をリードフレームに対して配置する ことを助けるために用いられるため、めっきしたり、またはテント状のもので覆 う必要はない。位置決め孔605aから605dを用いると組立時間および組立 上の誤差が減る。これらの位置決め孔605aから605dは、当業者に周知で ある任意の好都合な態様で形成される。 印刷回路板600は、ほぼその周辺に複数の周辺孔610を含む。周辺孔61 0は当業者に周知である任意の好都合な態様で形成される。この発明において、 周辺孔610の数はリードフレームのリードフレームフィンガーの数と一致し得 る。周辺孔610は、たとえば金または銀によって十分にめっきされていてもよ い。めっきは、当業者に周知である任意の好都合な態様で行なわれる。 周辺孔610は、マサチューセッツ州ビルメリカ(Bilmerica,Massachusetts )にあるエポキシテクノロジー社(Epoxy Technology Co.)によって製造されるEp otec E−111エポキシなどの、導電性のエポキシ材料によって満たされ得る。導 電性エポキシの使用を、例示の目的のために説明する。エポキシが流出してリー ドフィンガー間に短絡をもたらさないようにするために、迅速に硬化するエポキ シを使用することが有用である。周辺孔610の各々を満たすために用いられる 導電性エポキシの量は、当業者には周知であるように、周辺孔610の直径と、 印刷回路板600の厚さとに依存して、約2×10-4グラム以上4×10-4グラ ム以下であろう。導電性エポキシは、テーパされた屈曲リードフレームフィンガ ーの各々をそのそれぞれの対応する周辺孔610に固定することにより、テーパ された屈曲リードフレームフィンガーを印刷回路板に導電接 続する役割を果たす。エポキシによって周辺孔610を満たすことは、当業者に 周知である任意の態様で行なわれる。はんだペースト、銅ペレットスラリー、ス パーク溶接またはレーザ溶接などの、チップのリードとリードフレームとの間に 導電経路をもたらすための、当業者に公知である他の手段または連結技術が用い られてもよい。 図6に示されるように、印刷回路板615の角部は面取りされており、すなわ ちトリミングされているか、またはさもなくば尖っていない角部を有するように 形成され得、これにより、部品のひび割れにつながるおそれのある不所望な応力 が組立時に減少することを助ける。 印刷回路板615の最終的なめっきには、銀または金が用いられ得る。印刷回 路板615のめっきに金を用いる場合、銅のトレースと、上述の周辺孔610な どの、全体がめっきされた孔とをめっきするために、ニッケル上に金を用いるこ とができる。一方、印刷回路板615をめっきに銀を用いる場合、銅のトレース と、上記の周辺孔610などの、全体がめっきされた孔とをめっきするために、 銅の上に銀を用いることができる。例示の一例では、金を用いるという産業上の 慣行とは対照的に、最終的なめっきに銀を用いる。したがって、銅のトレースと 周辺孔610とをめっきするために、銅の上に金が用いられる。ここでもまた、 めっきは、当業者に周知である任意の好都合な態様で行なうことができる。 印刷回路板600の周辺孔610はテント状のもので覆われ、すなわち、デュ ポン社(du Pont)によって製造されるVACRON系などの乾燥フィルム材料によっ て被覆される。乾燥フィルムは、当業者に周知であるように、トレースの厚さと 、印刷回路板の設計の他の局面とに依存して、約1ミルから約3.5ミルの厚さ であろう。乾燥フィルムは、導電性エポキシが周辺孔の中に流れ、異なった周辺 孔610にあるテーパされた屈曲リードフレームフィンガー間に短絡をもたらさ ないようにする役割を果たす。 これ以外の点ではこの発明の印刷回路板600は従来のものと同様であり、た とえば、単一または多数の層において(テフロン、ポリアミドおよびカプトンな どの)任意の好都合な材料を用いて形成することができる。 この発明によると、上述のリードフレームおよび印刷回路板は、板−フレーム −エポキシモジュールを形成するように組立てられ得る。当業者に公知である好 都合な態様においてリードフレームと印刷回路板とを組立てるために、従来の電 子アセンブラを用いてもよい。これに代えて、下請業者を雇って組立を行なって もよい。 組立は、図7に示される特定的な取付具を用いて行なわれてもよい。図7のア センブリ取付具は3つのコンポーネントを有し、すなわちこれらはウェイトコン ポーネント(ベースコンポーネント)700と、フレームホルダコンポーネント 705と、印刷回路板支持コンポーネント710とである。特定的な取付具のコ ンポーネントの各々は、当業者に公知である好都合な態様で作ることができる。 各コンポーネントは従来の材料によって形成され得る。さらに、各コンポーネン トは、似た熱膨張係数を有するよう同じ従来の材料から形成されてもよい。例示 の一例では、ベースコンポーネント700、フレームホルダコンポーネント70 5および印刷回路板支持コンポーネント710の各々が銅によって作られてもよ い。 図7に示される特定的な取付具の組立時に、フレームホルダコンポーネント7 05がリードフレームを収容し得る。さらに、フレームホルダコンポーネント7 05は中央キャビティを有して形成されてもよい。フレームホルダコンポーネン ト705はリードフレームと同じサイズおよびピッチを有してもよい。リードフ レームおよびフレームホルダコンポーネント705は、リードフレームのリード フレームフィンガーがフレームホルダコンポーネント705に対して下向きに突 出するように組立てられ得る。リードフレームおよびフレームホルダコンポーネ ント705は、当業者に公知である好都合な態様で組立てることができる。 印刷回路板コンポーネント710は、多くの印刷回路板を収容するための複数 のキャビティを含んでもよい。この発明では、キャビティの数は印刷回路板の数 と一致し得る。印刷回路板コンポーネント710が収容し得る印刷回路板の最大 数は、当業者に公知であるようにアセンブリの能力の選択によって決定し得る。 キャビティは、当業者に周知である任意の好都合な態様で形成される。 板−フレーム−エポキシモジュールの組立は、ベースコンポーネント700と 、フレームホルダコンポーネント705と、印刷回路板支持コンポーネント71 0 とを清浄にして準備するステップと、1つまたはそれ以上の印刷回路板を印刷回 路板支持コンポーネント710に載せるステップと、1つまたはそれ以上の印刷 回路板が載せられた印刷回路板支持コンポーネント710を、選択された周辺孔 に導電性エポキシを堆積するための機械に載せるステップと、選択された周辺孔 の中にエポキシを堆積するステップと、1つまたはそれ以上の印刷回路板が載せ られた印刷回路板支持コンポーネント710をエポキシ堆積用機械から取除くス テップと、フレームホルダコンポーネント705の中にリードフレームを載せる ステップと、サンドイッチ状の態様で、1つまたはそれ以上の印刷回路板が載せ られた印刷回路板支持コンポーネント710が下に置かれ、リードフレームが載 せられたフレームホルダコンポーネント705が真ん中に置かれ、ベースコンポ ーネント700が上に置かれるように、特定的なアセンブリ取付具を組立てるス テップと、オーブンで板−フレーム−エポキシモジュールを硬化するステップと 、板−フレーム−エポキシモジュールを最終的な装置に取付けるステップと、最 終的な装置を密封してマルチチップモジュールを形成するステップとを含む。 アセンブリ取付具コンポーネントを清浄にして準備するステップは、当業者に 周知である任意の好都合な方法を用いることにより行なわれ得る。 選択された孔にエポキシを堆積するステップは、図8に示されるスクリーン8 00などのスクリーンを用いることにより行なうことができる。スクリーン80 0は複数の孔805を含み、エポキシが印刷回路板の孔の中に堆積され得る。ス クリーン800は、印刷回路板の孔のうち中にエポキシが堆積される孔を選択す るために用いることができる。このような選択は、エポキシの堆積が望まれる、 印刷回路板上の孔に対応する孔815にエポキシを堆積することにより行なわれ 得る。このような堆積は、当業者に周知である任意の好都合な方法によって行な うことができる。ステンシルですり込んで分配するとうまくいくことがわかって いる。取付および密封ステップは、当業者に周知であるように、ワイヤボンディ ングを必要としない好都合な方法によって行なうことができる。 この発明の直接装着方法により、ギガヘルツで測定されるクロック速度で動作 する装置などの、1つまたはそれ以上の高速装置が、ボンディングワイヤを用い ると問題が生じる、キャパシタンス、インダクタンスまたは高い抵抗なしで組立 てられるようになる。さらに、この発明の方法により、現在一般的に販売されて いる標準的な装置の物理的および機械的特性を有するデバイスの組立が可能にな る。この発明は、印刷回路板をリードフレームに接続するためにボンディングワ イヤを使用しないことにより、アセンブリの歩留まりを高めることができる。そ れにより、ボンディングワイヤに必要な組立工程がなくなり、生産が増加し、金 のワイヤを銀の導電性エポキシと置換することにより、コストが節減される。 さらに、印刷回路板の両側にチップアセンブリが設けられるため、印刷回路板 の面積が有効に利用されるようになる。 この発明をその好ましい形態においてある程度特定的に説明したが、この開示 は例としてのみなされたことを理解されたい。部品の組合せおよび配置の細部お よび構成における多くの変更が、発明の精神および範囲から離れることなく明ら かとなるであろう。請求の範囲 1.複数のチップが印刷回路板(170)に取付けられる、マルチチップモジュ ール(180)を製造するための方法であって、前記印刷回路板は、複数のフィ ンガー(205)を有するリードフレーム(200)に装着され、前記方法は、 (a) 前記リードフレーム(200)の前記フィンガー(205)を受入れ るための複数の孔(610)をその周辺に有する特定的な設計の印刷回路板を設 けるステップと、 (b) 前記特定的な設計の印刷回路板を受入れるためのキャビティ(210 )をその中央に有するリードフレーム(200)を設けるステップとを含み、前 記リードフレーム(200)は、前記印刷回路板の方に、前記印刷回路板の周辺 の前記複数の孔(610)の中に延びる複数のフィンガー(205)を有し、さ らに (c) その中にフィンガーを有する、前記印刷回路板の前記周辺孔を導電性 材料で満たすステップと、 (d) 前記マルチチップモジュールを密封するステップとを含む、方法。 2.その中にフィンガーを有する前記印刷回路板の前記周辺孔を満たすために用 いられる前記導電性材料が導電性エポキシであり、前記方法は、 前記リードフレームおよび印刷回路板アセンブリを硬化するステップをさらに 含む、請求項1に記載の方法。 3.前記リードフレームが、複数のリードフレームフィンガーと中央キャビティ とを含む、請求項2に記載の方法。 4.前記リードフレームフィンガーが、前記リードフレームの面に対して屈曲す る、請求項2に記載の方法。 5.前記リードフレームフィンガーがテーパされる、請求項2に記載の方法。 6.前記リードフレームフィンガーが、約45度の角度でテーパされる、請求項 5に記載の方法。 7.前記テーパされたリードフィンガーが、約90度の角度で屈曲する、請求項 6に記載の方法。 8.前記印刷回路板が、 (a) 構築されるアセンブリに特定な複数の位置決め孔を含み、前記各位置 決め孔は、前記リードフレームと前記印刷回路板とを整列させるために用いられ 、さらに (b) 組立を容易にするための、尖っていない角部と、 (c) 導電性を与えて腐食を防止するための、前記アセンブリの銀または金 の最終的なめっきと、 (d) 少なくとも前記周辺孔の下方にある乾燥フィルムとを含む、請求項2 に記載の方法。 9.前記印刷回路板が多層板である、請求項8に記載の方法。 10.アセンブリ取付具を清浄にして準備するステップと、 前記印刷回路板を支持アセンブリ取付具の中に載せるステップと、 前記印刷回路板を収める前記支持アセンブリ取付具を分配機械の中に載せるス テップと、 前記分配機械を用いて、前記印刷回路板の、選択された周辺孔の中にエポキシ を堆積するステップと、 前記支持アセンブリを前記分配機械から取出すステップと、 前記支持アセンブリをフレームホルダコンポーネントの中に載せるステップと 、 前記支持アセンブリ−フレームホルダコンポーネントとベースコンポーネント とを組立てて、単一のフレーム板−エポキシ−ベースアセンブリを形成するステ ップと、 前記フレーム板−エポキシ−ベースアセンブリ全体をオーブンの中で硬化する ステップとをさらに含む、請求項2に記載の方法。 11.前記フレームおよびPCBを組立てるステップが、アセンブリ取付部を清 浄にして準備するステップと、前記PCBを支持コンポーネントアセンブリ取付 具の中に載せるステップと、前記PCBを収める前記支持コンポーネントアセン ブリ取付具を分配機械の中に載せるステップと、前記PCBの、選択された周辺 孔の中にエポキシを分配するステップと、前記分配機械から前記支持コンポーネ ント−PCBアセンブリを取出すステップと、前記支持コンポーネント−PCB アセンブリをフレームホルダコンポーネントアセンブリ取付具の中に載せるステ ップと、前記支持コンポーネント−PCBアセンブリ−フレームホルダコンポー ネントとベースコンポーネントとを組立てて、単一のフレーム板−エポキシ−ベ ースアセンブリを形成するステップと、前記フレーム板−エポキシ−ベースアセ ンブリをオーブンの中で硬化するステップとを含む、請求項1に記載の方法。 12.その上に取付けられた複数のチップを備えた印刷回路板(190)を有す るマルチチップモジュールであって、前記印刷回路板は、複数のフレームフィン ガー(205)を備えたリードフレーム(200)に装着され、前記マルチチッ プモジュールは、 (1) 前記印刷回路板を前記リードフレーム(200)上に置き、印刷回路 板−フレームアセンブリを形成するための、前記印刷回路板上にある複数の位置 決め孔(605a−605c)と、 (2) 複数の周辺孔とを含み、前記各周辺孔は、前記位置決め孔を適切に整 列させることにより決定されるようにフレームフィンガーを受入れるようにされ 、さらに (3) 少なくとも前記周辺孔に与えられた銀または金の最終的なめっきと、 (4) 前記周辺孔をテント状に覆うための、少なくとも前記周辺孔の下方に ある乾燥フィルム(505)とを含み、 前記リードフレーム(200)は、前記印刷回路板を受入れるためのキャビテ ィ(210)を有し、 前記リードフレーム(200)の導電性フィンガー(605)は、前記導電性 フィンガーの、前記印刷回路板の前記周辺孔への配置を容易にするために、テー パされており(300)、かつ前記リードフレームの面に対して屈曲する(50 0)、マルチチップモジュール。 13.その中に取付けられた複数のチップを備える印刷回路板(190)を有す るマルチチップモジュールであって、前記印刷回路板は、複数の導電性フィンガ ー(205)を有するリードフレーム(200)に装着され、前記マルチチップ モジュールは、 前記リードフレーム(200)が、 (1) 前記リードフレームの面に対して屈曲するテーパされた複数のフィ ンガー(205)と、 (2) 前記テーパされたフィンガーが、前記リードフレームを前記印刷回 路板に導電接続するために用いられるように、印刷回路板を受入れるようにされ た中央キャビティ(210)とを含むことを特徴とし、 (b) 前記印刷回路板は前記中央キャビティ(210)に置かれ、かつ (1) 前記屈曲してテーパされたフィンガーを受入れるようにされた複数 の周辺孔(605)と、 (2) 前記印刷回路板と前記リードフレームとの間に前記周辺孔を介して 導電接続を与えるための銀または金の最終的なめっきと、 (3) 少なくとも前記周辺孔の下方にある乾燥フィルム(505)とを含 む、マルチチップモジュール。

Claims (1)

  1. 【特許請求の範囲】 1.マルチチップモジュールを製造するための方法であって、 (a) 直接装着方法を用いて複数のチップを製造するステップと、 (b) 前記マルチチップモジュールを密封するステップとを含む、方法。 2.前記チップを製造するための直接装着方法が、 (a) 特定的な設計の印刷回路板(PCB)を設けるステップと、 (b) 前記特定的に設計された印刷回路板と半導体チップとを収容するため の特定的な設計特徴を有するリードフレームを製造するステップと、 (c) 導電性エポキシを用いて前記リードフレームと前記PCBとを組立て るステップと、 (d) 前記リードフレームおよびPCBアセンブリとを硬化するステップと を含む、請求項1に記載の方法。 3.前記リードフレームが、複数のリードフレームフィンガーと中央キャビティ とを含む、請求項2に記載の方法。 4.前記リードフレームフィンガーが、前記リードフレームの面に対して屈曲す る、請求項3に記載の方法。 5.前記リードフレームフィンガーがテーパされる、請求項3に記載の方法。 6.前記リードフレームフィンガーが、約45度の角度でテーパされる、請求項 5に記載の方法。 7.前記テーパされたリードフィンガーが、約90度の角度で屈曲する、請求項 4に記載の方法。 8.前記PCBが、 (a) 構築される前記アセンブリに特定な複数の位置決め孔を含み、前記各 位置決め孔は、前記リードフレームと前記PCBとを整列させるために用いられ 、さらに (b) 対応するリードフレームフィンガーを受入れるようにされた複数の周 辺孔を含み、前記対応するリードフレームフィンガーは前記位置決め孔を整列さ せることにより特定され、さらに (c) 組立を容易にするための、尖っていない角部と、 (d) 導電性を与えて腐食を防止するための、前記アセンブリの、銀または 金の最終的なめっきと、 (e) 少なくとも前記周辺孔の下方にある乾燥フィルムとを含む、請求項2 に記載の方法。 9.前記PCBが多層の板である、請求項4に記載の方法。 10.前記フレームおよびPCBを組立てるステップが、アセンブリ取付具を清 浄にして準備するステップと、前記PCBを支持コンポーネントアセンブリ取付 部の中に載せるステップと、前記PCBを収める前記支持コンポーネントアセン ブリ取付具を印刷機械の中に載せるステップと、前記印刷機械を用いてエポキシ を前記PCBの、選択された周辺孔の中に堆積するステップと、前記支持コンポ ーネント−PCBアセンブリを分配機械から取出すステップと、前記支持コンポ ーネント−PCBアセンブリをフレームホルダコンボーネントアセンブリ取付部 の中に載せるステップと、前記支持コンポーネント−PCBアセンブリーフレー ムホルダコンポーネントとベースコンポーネントとを組立てて、単一のフレーム 板−エポキシ−ベースアセンブリを形成するステップと、フレーム板−エポキシ −ベースアセンブリをオーブンの中で硬化させるステップとを含む、請求項1に 記載の方法。 11.前記フレームおよびPCBを組立てるステップが、アセンブリ取付部を清 浄にして準備するステップと、前記PCBを支持コンポーネントアセンブリ取付 具の中に載せるステップと、前記PCBを収める前記支持コンポーネントアセン ブリ取付具を分配機械の中に載せるステップと、前記PCBの、選択された周辺 孔の中にエポキシを分配するステップと、前記分配機械から前記支持コンポーネ ント−PCBアセンブリを取出すステップと、前記支持コンポーネント−PCB アセンブリをフレームホルダコンポーネントアセンブリ取付具の中に載せるステ ップと、前記支持コンポーネント−PCBアセンブリ−フレームホルダコンポー ネントとベースコンポーネントとを組立てて、単一のフレーム板−エポキシ−ベ ースアセンブリを形成するステップと、前記フレーム板−エポキシ−重量アセン ブリをオーブンの中で硬化するステップとを含む、請求項1に記載の方法。 12.マルチチップモジュールであって、 (a) 印刷回路板(PCB)を備え、前記印刷回路板は、 (1) 前記PCBを配置し、かつPCB−フレームアセンブリを形成する ための複数の位置決め孔と、 (2) 複数の周辺孔とを含み、前記各周辺孔は、前記位置決め孔を適切に 整列させることにより決定されたとおりにフレームフィンガーを受入れるように され、さらに前記印刷回路板は、 (3) 前記PCBおよびリードフレームの組立を容易にする、尖っていな い角部と、 (4) 少なくとも前記周辺孔に与えられた、銀または金の最終的なめっき と、 (5) 少なくとも前記周辺孔の下方にある乾燥フィルムとを含み、前記マ ルチチップモジュールはさらに (b) 前記PCBと実質的に同一面上にあるリードフレームを備え、前記リ ードフレームは、 (1) 前記リードフレームの面に対して屈曲し、かつ前記PCB板の前記 周辺孔の中に突出する、テーパされた複数のフィンガーと、 (2) 中央キャビティとを含み、前記中央キャビティには前記PCBが置 かれ、前記リードフレームフィンガーの、前記周辺孔の中への配置を容易にする 、マルチチップモジュール。 13.マルチチップモジュールであって、 (a) リードフレームを備え、前記リードフレームは、 (1) 前記リードフレームの面に対して屈曲したテーパされた複数のフィ ンガーと、 (2) 中央キャビティとを含み、前記中央キャビティは、印刷回路板(P CB)を受入れるようにされ、それにより、前記テーパされたフィンガーが、前 記リードフレームを前記印刷回路板に導電接続するために用いられ、前記マルチ チップモジュールはさらに、 (b) 前記中央キャビティに置かれた印刷回路板(PCB)を備え、前記印 刷回路板は、 (1) 前記屈曲してテーパされたフィンガーを受入れるための複数の周辺 孔と、 (2) 前記PCBと前記リードフレームとの間に周辺孔を介して導電性接 続を与えるための、銀または金の最終的なめっきと、 (3) 少なくとも前記周辺孔の下方にある乾燥フィルムとを含み、さらに (c) 前記テーパされたフィンガーは、前記PCB板の、それぞれの対応す る周辺孔の中に突出する、マルチチップモジュール。 14.マルチチップモジュールのためのリードフレームであって、 (a) 前記リードフレームのほぼ周辺に置かれた複数のリードフレームフィ ンガーを含み、前記リードフィンガーは、前記リードフレームの面に対して屈曲 し、さらに (b) 中央キャビティを含む、リードフレーム。
JP9537184A 1996-04-12 1997-04-10 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 Ceased JP2000508833A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/629,926 1996-04-12
US08/629,926 US5940686A (en) 1996-04-12 1996-04-12 Method for manufacturing multi-chip modules utilizing direct lead attach
PCT/US1997/005850 WO1997039483A1 (en) 1996-04-12 1997-04-10 Method for manufacturing multi-chip modules utilizing direct lead attach

Publications (1)

Publication Number Publication Date
JP2000508833A true JP2000508833A (ja) 2000-07-11

Family

ID=24525046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9537184A Ceased JP2000508833A (ja) 1996-04-12 1997-04-10 直接リード装着方法を用いてマルチチップモジュールを製造するための方法

Country Status (5)

Country Link
US (1) US5940686A (ja)
EP (1) EP0892987B1 (ja)
JP (1) JP2000508833A (ja)
DE (1) DE69714236T2 (ja)
WO (1) WO1997039483A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313811B1 (en) 1997-02-19 2007-12-25 General Instrument Corporation Optical conversion device
US6978474B1 (en) 1997-02-19 2005-12-20 Next Level Communications, Inc Media interface device
CN1211723C (zh) * 2000-04-04 2005-07-20 胜开科技股份有限公司 计算机卡制作方法
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
JP5398773B2 (ja) * 2011-04-07 2014-01-29 富士フイルム株式会社 放射線検出装置
US9089051B2 (en) 2013-06-27 2015-07-21 International Business Machines Corporation Multichip module with stiffening frame and associated covers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
US4948375A (en) * 1987-08-25 1990-08-14 Howard Lawrence Adaptor assembly for circuit boards
US4967042A (en) * 1988-12-22 1990-10-30 Texas Instruments Incorporated System for enhancing current carrying capacity of printed wiring board
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5169805A (en) * 1990-01-29 1992-12-08 International Business Machines Corporation Method of resiliently mounting an integrated circuit chip to enable conformal heat dissipation
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04213867A (ja) * 1990-11-27 1992-08-04 Ibiden Co Ltd 電子部品搭載用基板フレーム
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置
EP0620591A1 (en) * 1993-04-12 1994-10-19 Delco Electronics Corporation Silicone over-mould of a flip-chip device
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5686698A (en) * 1994-06-30 1997-11-11 Motorola, Inc. Package for electrical components having a molded structure with a port extending into the molded structure
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process

Also Published As

Publication number Publication date
WO1997039483A1 (en) 1997-10-23
DE69714236T2 (de) 2002-12-05
US5940686A (en) 1999-08-17
EP0892987B1 (en) 2002-07-24
EP0892987A1 (en) 1999-01-27
DE69714236D1 (de) 2002-08-29

Similar Documents

Publication Publication Date Title
KR950001181B1 (ko) 칩 지지체 장치
US4791075A (en) Process for making a hermetic low cost pin grid array package
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP3619773B2 (ja) 半導体装置の製造方法
JP2725637B2 (ja) 電子回路装置およびその製造方法
EP0617465A1 (en) A semiconductor device and package
US5736790A (en) Semiconductor chip, package and semiconductor device
US6486551B1 (en) Wired board and method of producing the same
JP2837355B2 (ja) 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JP2002217514A (ja) マルチチップ半導体装置
JP2586835B2 (ja) 半導体集積回路
JP2000508833A (ja) 直接リード装着方法を用いてマルチチップモジュールを製造するための方法
CN110289245B (zh) 一种混合集成电路的三维封装结构及其制作方法
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH10189815A (ja) 半導体素子搭載基板の実装構造
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
CN220155542U (zh) 一种贴片式igbt模块
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP3398556B2 (ja) 半導体装置の製造方法
KR100666990B1 (ko) Bga 패키지 및 그 제조방법
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20050221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125