CN102364679A - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN102364679A
CN102364679A CN201110304125XA CN201110304125A CN102364679A CN 102364679 A CN102364679 A CN 102364679A CN 201110304125X A CN201110304125X A CN 201110304125XA CN 201110304125 A CN201110304125 A CN 201110304125A CN 102364679 A CN102364679 A CN 102364679A
Authority
CN
China
Prior art keywords
chip
pin
packaging structure
welding
outer pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110304125XA
Other languages
English (en)
Inventor
徐子旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Original Assignee
CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd filed Critical CHANGSHU CITY GUANGDA ELECTRIC APPLIANCE Co Ltd
Priority to CN201110304125XA priority Critical patent/CN102364679A/zh
Publication of CN102364679A publication Critical patent/CN102364679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种芯片封装结构，该芯片封装结构包括线路层、防焊层、芯片封装体和引脚体，其特征在于，所述的引脚体由内引脚、外引脚和引脚架组成，其中，内引脚插入芯片封装体，通过导线与芯片上的焊接点相连，而外引脚通过防焊层上的开口与线路层上的焊接点相连，所述的芯片封装体与防焊层之间设有弹性粘环，有利于提高芯片封装体的稳定性。本发明揭示了一种芯片封装结构，该芯片封装结构可实现外引脚与线路层之间良好的电性连接，外引脚特殊的螺旋线结构则有效提高了焊接质量和焊接强度；同时，芯片封装体与防焊层之间的弹性粘环，可消除焊缝的收缩应力，进一步提高了芯片封装体的稳定性。

Description

一种芯片封装结构
技术领域
本发明涉及一种芯片封装结构，尤其涉及一种使用引脚体电性连接芯片与线路板的芯片封装结构，属于芯片封装技术领域。
背景技术
在集成电路的制作中，芯片是通过晶圆制作、形成集成电路以及切割晶圆等步骤而获得。在晶圆的集成电路制作完成之后，由晶圆切割所形成的芯片可以向外电性连接到承载器上；其中，承载器可以是引脚体或是基板，而芯片可以采用打线结合或覆晶结合的方式电性连接至承载器。如果芯片和承载器是以打线结合的方式电性连接，则进入到填入封胶的制作步骤以构成芯片封装体。芯片封装技术就是将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体，乃至水蒸气都会腐蚀芯片上的精密电路，进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大，封装后对内存芯片自身性能的发挥也起到至关重要的作用。随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，因此芯片元件的封装形式也不断得到改进。
中国发明专利“200710138447.5”，名称为“芯片封装结构”，揭示了一种新型的芯片封装结构，该封装结构中芯片与承载器之间电性连接性能优良，封装结构可靠度高，成本低廉，易于实施，但引脚体外引脚与线路层之间的热导性能一般，焊接质量降差，同时，焊接后材料的收缩应力难以去除，影响了芯片封装体的稳定性。
发明内容
针对上述需求，本发明提供了一种芯片封装结构，该芯片封装结构确保了外引脚与线路层之间良好的电性连接，而外引脚结构则有效提高了焊接质量和焊接强度；同时，芯片封装体与防焊层之间设置的弹性粘环，可有效提高芯片封装体的稳定性。 
本发明是一种芯片封装结构，该芯片封装结构包括线路层、防焊层、芯片封装体和引脚体，其特征在于，所述的引脚体由内引脚、外引脚和引脚架组成，其中，内引脚插入芯片封装体，通过导线与芯片上的焊接点相连，而外引脚通过防焊层上的开口与线路层上的焊接点相连，所述的芯片封装体与防焊层之间设有弹性粘环，有利于提高芯片封装体的稳定性。
在本发明一较佳实施例中，所述的外引脚采用螺旋线结构，有效提高了焊接时的热导性能，提高焊接质量；同时，该结构符合工程力学原理，有利于提高外引脚的强度。
在本发明一较佳实施例中，所述的外引脚的螺旋线结构使焊料在焊接过程中能嵌入到螺旋线间隙内，产生包覆效果，有效的提高了焊接强度。
在本发明一较佳实施例中，所述的螺旋线类似于阿基米德螺旋线。
在本发明一较佳实施例中，所述的弹性粘环的厚度略大于芯片封装体与防焊层之间的距离，使芯片封装体与防焊层之间存在一定的压应力。
在本发明一较佳实施例中，所述的压应力用于抵消外引脚与线路层焊接后产生的收缩应力，进一步提高芯片封装体的安装稳定性。
在本发明一较佳实施例中，所述的弹性粘环可设置2-4个，一般采用PU材料。
本发明揭示了一种芯片封装结构，该芯片封装结构可实现外引脚与线路层之间良好的电性连接，外引脚特殊的螺旋线结构则有效提高了焊接质量和焊接强度；同时，芯片封装体与防焊层之间的弹性粘环，可消除焊缝的收缩应力，进一步提高了芯片封装体的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例芯片封装结构的结构示意图；
图2是本发明实施例芯片封装结构外引脚的结构示意图；
附图中各部件的标记如下： 1、线路层，2、防焊层，3、芯片封装体，4、引脚体，5、内引脚，6、外引脚，7、引脚架，8、导线，9、芯片，10-11、焊接点，12、弹性粘环，13、焊料。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
图1是本发明实施例芯片封装结构的结构示意图；图2是本发明实施例芯片封装结构外引脚的结构示意图；该芯片封装结构包括线路层1、防焊层2、芯片封装体3和引脚体4，其特征在于，所述的引脚体4由内引脚5、外引脚6和引脚架7组成，其中，内引脚5插入芯片封装体3，通过导线8与芯片9上的焊接点10相连，而外引脚6通过防焊层2上的开口与线路层1上的焊接点11相连，所述的芯片封装体3与防焊层2之间设有弹性粘环12，有利于提高芯片封装体3的稳定性。
本发明中提及的芯片封装结构的外引脚6采用螺旋线结构，可有效提高焊接时的热导性能，提高焊接质量；同时，该结构符合工程力学原理，有利于提高外引脚6的强度；在焊接过程中，外引脚6的螺旋线结构使焊料13能够嵌入到螺旋线间隙内，产生包覆效果，有效的提高了焊接强度；其中，螺旋线类似于阿基米德螺旋线。
弹性粘环12的厚度略大于芯片封装体3与防焊层2之间的距离，使芯片封装体3与防焊层2之间存在一定的压应力，该压应力用于抵消外引脚6与线路层1焊接后产生的收缩应力，进一步提高芯片封装体3的安装稳定性；其中，弹性粘环12可设置2-4个，一般采用PU材料。
本发明揭示了一种芯片封装结构,其特点是：该芯片封装结构可实现外引脚与线路层之间良好的电性连接，外引脚特殊的螺旋线结构则有效提高了焊接质量和焊接强度；同时，芯片封装体与防焊层之间的弹性粘环，可消除焊缝的收缩应力，进一步提高了芯片封装体的稳定性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (7)

1.一种芯片封装结构，该芯片封装结构包括线路层、防焊层、芯片封装体和引脚体，其特征在于，所述的引脚体由内引脚、外引脚和引脚架组成，其中，内引脚插入芯片封装体，通过导线与芯片上的焊接点相连，而外引脚通过防焊层上的开口与线路层上的焊接点相连，所述的芯片封装体与防焊层之间设有弹性粘环，有利于提高芯片封装体的稳定性。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述的外引脚采用螺旋线结构，有效提高了焊接时的热导性能，提高焊接质量；同时，该结构符合工程力学原理，有利于提高外引脚的强度。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述的外引脚的螺旋线结构使焊料在焊接过程中能嵌入到螺旋线间隙内，产生包覆效果，有效的提高了焊接强度。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述的螺旋线类似于阿基米德螺旋线。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述的弹性粘环的厚度略大于芯片封装体与防焊层之间的距离，使芯片封装体与防焊层之间存在一定的压应力。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述的压应力用于抵消外引脚与线路层焊接后产生的收缩应力，进一步提高芯片封装体的安装稳定性。
7.根据权利要求5所述的芯片封装结构，其特征在于，所述的弹性粘环可设置2-4个，一般采用PU材料。
CN201110304125XA 2011-10-10 2011-10-10 一种芯片封装结构 Pending CN102364679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110304125XA CN102364679A (zh) 2011-10-10 2011-10-10 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110304125XA CN102364679A (zh) 2011-10-10 2011-10-10 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN102364679A true CN102364679A (zh) 2012-02-29

Family

ID=45691237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110304125XA Pending CN102364679A (zh) 2011-10-10 2011-10-10 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN102364679A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979095A (zh) * 2015-05-10 2015-10-14 长兴华强电子有限公司 一种贴片式led灯电容器
CN109637938A (zh) * 2018-11-21 2019-04-16 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN110289245A (zh) * 2019-05-09 2019-09-27 北京新雷能科技股份有限公司 一种混合集成电路的三维封装结构及其制作方法
WO2019205150A1 (zh) * 2018-04-28 2019-10-31 深圳市柔宇科技有限公司 基板、电子装置、接合结构及其接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
JPH06260514A (ja) * 1993-03-02 1994-09-16 Oki Electric Ind Co Ltd ベアチップｉｃ実装構造
US20080157305A1 (en) * 2007-01-03 2008-07-03 Advanced Semiconductor Engineering, Inc. Chip package structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
JPH06260514A (ja) * 1993-03-02 1994-09-16 Oki Electric Ind Co Ltd ベアチップｉｃ実装構造
US20080157305A1 (en) * 2007-01-03 2008-07-03 Advanced Semiconductor Engineering, Inc. Chip package structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979095A (zh) * 2015-05-10 2015-10-14 长兴华强电子有限公司 一种贴片式led灯电容器
WO2019205150A1 (zh) * 2018-04-28 2019-10-31 深圳市柔宇科技有限公司 基板、电子装置、接合结构及其接合方法
US11304296B2 (en) 2018-04-28 2022-04-12 Shenzhen Royole Technologies Co., Ltd. Substrate, electronic device, and bonding method
CN109637938A (zh) * 2018-11-21 2019-04-16 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN110289245A (zh) * 2019-05-09 2019-09-27 北京新雷能科技股份有限公司 一种混合集成电路的三维封装结构及其制作方法
CN110289245B (zh) * 2019-05-09 2021-12-07 北京新雷能科技股份有限公司 一种混合集成电路的三维封装结构及其制作方法

Similar Documents

Publication Publication Date Title
WO2007146307A3 (en) Stack die packages
WO2007089723A3 (en) Thermal enhanced package
CN104733598B (zh) 半导体发光结构及半导体封装结构
CN1033909A (zh) 模制引线底座
CN102364679A (zh) 一种芯片封装结构
WO2007111610A8 (en) Hybrid chip fuse assembly having wire leads and fabrication method therefor
EP2530786A4 (en) CONDUCTIVE CONNECTION SHEET, TERMINAL CONNECTION METHOD, CONNECTION TERMINAL FORMATION METHOD, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
CN102856468B (zh) 发光二极管封装结构及其制造方法
CN104350586A (zh) 半导体装置
CN101908595A (zh) 发光装置及其制造方法
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
WO2009072493A1 (ja) 感光性接着剤、半導体装置及び半導体装置の製造方法
TW200737381A (en) Semiconductor device and method for manufacturing the same
CN102368484A (zh) 一种多芯片集成电路封装结构
CN103268870B (zh) 玻璃封接电子元器件的封装结构
CN203300633U (zh) 玻璃封接电子元器件的封装结构
CN203967124U (zh) 一种倒装封装多面发光的led灯
CN102364678A (zh) 一种芯片封装新结构
CN103996583B (zh) 一种微型贴片式耐高压保护元件及其制备方法
CN102403281A (zh) 一种高性能芯片封装结构
CN203205400U (zh) 一种表面贴装用气密性金属外壳
CN201754404U (zh) 一种贴片式面接触型玻璃封装整流管
CN105405825A (zh) 一种覆晶薄膜封装结构
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN104701436A (zh) 发光二极管封装元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120229