CN110060985B - 一种小型集成多路模拟开关 - Google Patents

一种小型集成多路模拟开关 Download PDF

Info

Publication number
CN110060985B
CN110060985B CN201910342074.6A CN201910342074A CN110060985B CN 110060985 B CN110060985 B CN 110060985B CN 201910342074 A CN201910342074 A CN 201910342074A CN 110060985 B CN110060985 B CN 110060985B
Authority
CN
China
Prior art keywords
pin
analog switch
chips
share
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910342074.6A
Other languages
English (en)
Other versions
CN110060985A (zh
Inventor
郭清军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201910342074.6A priority Critical patent/CN110060985B/zh
Publication of CN110060985A publication Critical patent/CN110060985A/zh
Application granted granted Critical
Publication of CN110060985B publication Critical patent/CN110060985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种小型集成多路模拟开关，包括外壳，外壳内部设有基板和多片芯片，芯片呈阵列布设于基板上，每片芯片具有多个模拟开关；在外壳外部设有多个引脚。多个芯片分成两组，一组的输入或输出合并为一个引脚公共端，控制端各自控制一个开关，输出或输入分别受控制端控制；另一组的输入或输出合并为一个引脚成公共端，同时将每个开关的控制端也合并为一个引脚，大大减少了封装引脚。将多个芯片组成开关阵列，集成在一个外壳内，实现一个小的封装体有多路的模拟开关，减小了整体模拟开关电路的体积和面积，提高了模拟开关的整体使用性能。芯片的组装和基板的安装全部是焊接工艺，不用含有机成份的粘接剂，使电路内部水汽含量很低。

Description

一种小型集成多路模拟开关
技术领域
本发明属于混合集成电路领域，具体涉及一种小型集成多路模拟开关。
背景技术
目前的模拟开关均是单片封装形式，一是集成的模拟开关路数/通道数量少，一般是4路，最多是16通道；二是工作温度范围在-40℃～+85℃；三是质量等级可靠性不高。
混合集成模拟开关受封装引脚数量的限制，集成的路数不多，没有通用的产品，目前混合集成电路的内部均使用了含有有机成份的粘接剂，军用混合集成电路的质量等级一般是GJB2438 H级，不满足有更高要求的质量要求。
发明内容
本发明的目的在于提供一种小型集成多路模拟开关，实现一个小的封装体有多路的模拟开关，减小了整体模拟开关电路的体积和面积，提高了模拟开关的整体使用性能。
本发明是通过以下技术方案来实现：
一种小型集成多路模拟开关，包括外壳，外壳内部设有基板和多片芯片，芯片呈阵列布设于基板上，每片芯片具有多个模拟开关；在外壳外部设有多个引脚；
芯片真空钎焊在基板上，基板真空钎焊在外壳内腔底部，外壳上设有盖板，外壳与盖板通过封焊环密封；
多路模拟开关分为两组，记为N路，每组有N/2路模拟开关，每路模拟开关有输入端、输出端和控制端；
其中一组的输入端公用一个引脚公共端，或输出端公用一个引脚公共端；另一组的输入端公用一个引脚公共端，或输出端公用一个引脚公共端，且所有控制端也公用一个引脚端。
进一步，芯片采用键合丝与基板电连接。
进一步，键合丝采用硅铝丝。
进一步，芯片设有15片，呈3×5的阵列排列，组成模拟开关阵列。
进一步，外壳采用陶瓷针栅阵列封装。
进一步，引脚采用11×11的针栅阵列。
与现有技术相比，本发明具有以下有益的技术效果：
本发明公开的小型集成多路模拟开关，将多个裸芯片组成开关阵列，集成在一个外壳内，实现一个小的封装体有多路的模拟开关，减小了整体模拟开关电路的体积和面积，提高了模拟开关的整体使用性能。
进一步，芯片的组装和基板的安装全部是焊接工艺，芯片与基板是真空焊接，基板与外壳是焊接，不用含有机成份的粘接剂，降低了电路内部水汽含量，电路内部的气氛成份和含量能有效的控制。
进一步，芯片与基板的是铝丝键合，是非异质键合，能提高芯片键合的长期可靠性，达到高等级的混合集成电路，避免了异质键合可能出现的金铝键合的可靠性问题。
进一步，用MAX系列或ADG系列芯片组成60路模拟开关需要15片电路，若用成品器件，仅器件的面积是2500mm2左右，还不包括在PCB板上所需布线的面积。本发明的小型集成多路模拟开关集成了15片芯片，组成60路模拟开关，外形尺寸是32mm×32mm×6.2mm，实现相同功能和性能，所占PCB板的面积是1024mm2，不到用分立器件面积的1/3，节省了使用时所占的面积。
进一步，多路模拟开关的输入输出所需的引脚数多，本发明60路模拟开关电路的引脚数最少需要97个，按一般的混合集成电路是全金属封装外壳，出脚方式是双边，最多是四边出脚，按标准2.54mm间距计算每边25个引脚外壳的封装面积至少在68×68mm2以上，而且从应用角度考虑，电源和地的引脚应多设置，因此实际的引脚数和所需的封装面积至少要大于72×72mm。本发明设计的陶瓷针栅阵列CPGA外壳的封装不到传统的1/5，解决了小封装多引脚的矛盾。
进一步，若将60路开关的每一个开关的输入、输出、控制端全部单独引出，加上电源和地，共需要至少184个封装引脚。本发明在线路设计上将15片芯片以3×5阵列排布，60路开关分成每30路为一组，一组的输入端或输出端为一个引脚公共端，控制端各自控制一个开关，所需的功能引脚是61个；另一组的输入端或输出端合并为一个引脚公共端，同时将每个开关的控制端也合并为一个引脚端，这样需要的引脚数是32个。因此设计的60路模拟开关模块所需的功能引脚数是93个，加上3路电源1路地，共计至少需要97个引脚，大大减少了封装引脚。
附图说明
图1为封装外形结构图；
图2为多路模拟开关集成电路原理图；
图3为MAX312引脚定义/功能图/真值表；
图4为本发明的小型集成多路模拟开关的引脚布设图；
图5为多路模拟开关混合集成电路原理图。
其中，1为引脚，2为外壳，3为盖板，4为键合丝，5为芯片，6为基板，7为封焊环。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如图1所示，本发明的一种小型集成多路模拟开关，包括外壳2，外壳2内部设有基板6和多个芯片5，芯片5呈阵列布设于基板6上，外壳2外部设有多个引脚1。
芯片5在基板6上的组装是焊接工艺，具体是真空钎焊，基板6焊接在外壳2内腔底部，电路内部不使用含有机成份的粘接剂，可有效地控制电路内部的水汽和气氛的成份和含量，全焊接工艺降低了电路内部水汽含量。
芯片5的组装和基板6的安装全部是焊接工艺，芯片5与基板6是真空焊接，基板6与外壳2是焊接，不用含有机成份的粘接剂，使电路内部水汽含量很低，其他气氛含量能有效的控制。
芯片5与基板6上导带的键合是硅铝丝键合，是非异质键合，能提高芯片5键合的长期可靠性，达到高等级的混合集成电路，避免了异质键合可能出现的金铝键合的可靠性问题。
混合电路中基板6是承载芯片5的，起结构支撑、物理连接和电信号连接的作用，电信号的互连设计决定着集成度，直接影响所用基板6的面积，最终影响的是模块的尺寸。
承载芯片5和电连接互连的基板6是厚膜多层基板，基板6面积为22mm×22mm。芯片5组装在多层基板6上，芯片5用键合丝4进行与基板6的电连接，再将基板6和装好的芯片5组装在外壳2内，最后进行封焊环7密封，电路结构图见图1所示。
以MAX312裸芯片为例进行说明本发明的设计思路，将15片MAX312裸芯片直接安装封装在一个封装体内。
(1)多路模拟开关的线路设计
本发明中的电路的基板6是厚膜多层布线，集成的裸芯片按3×5阵列排布，组成模拟开关阵列，15片MAX312芯片按纵向分为3列，每列放置5片电路芯片5，多层基板6布线层是3层，芯片5安装于基板6表面层，通过键合丝4与基板6导带相连，达到芯片5间的互连。每片MAX312有4个模拟开关，15片MAX312共有60路模拟开关，分成A、B两组，每组30路开关，原理图见图2。
本发明选用MAX312单刀单掷四路CMOS模拟开关，MAX312器件内部包含四路独立的模拟开关，同一供电电源，选用15片MAX312可组成60路的模拟开关。MAX312器件是一种通用的模拟开关，开关导通电阻小于10欧姆。MAX312器件功能图见图3。
(2)封装引脚数的优化
每个模拟开关有输入端、输出端和控制端，若将60路模拟开关的每一个开关的输入端、输出端及控制端全部单独引出，60路模拟开关需要180个引脚1，加上3路电源和1路接地，共需要至少184个封装引脚1。
本发明将15片MAX312芯片分为3×5排布，60路模拟开关分成两组，每30路模拟开关为一组。其中一组的输入端合并为一个引脚公共端或输出端合并为一个引脚公共端，控制端各自控制一路开关，输出端或输入端分别受控制端控制，所需的功能引脚是61个；另一组的输入端合并为一个引脚公共端，或输出端合并为一个引脚公共端，同时将每个开关的控制端也合并为一个引脚端，这样需要的引脚数是32个。因此设计的60路模拟开关模块所需的功能引脚数是93个，加上3路电源和1路接地，共计至少需要97个引脚，大大减少了封装引脚，模块引出脚的减少有利于模块的小型化封装。
参见图2，AE1-AE30代表A路开关逻辑控制，共30路，AD代表A路开关输入/输出，AS1-AS30代表A路开关输出/输入，共30路；BE代表B路开关逻辑控制，BS1-BS30代表B路开关输入/输出，共30路，BD代表B路开关输出/输入。
本发明将60路模拟开关按每30路一组，每组按应用将控制端或输入/输出端合并，减少模块的引脚数。其中一组将输入端或输出端合并；另一组将输入端或输出端合并，同时将控制端也合并为一个引脚端，再加上3路电源1路地，共需97个引脚，减少一半。
这种多路模拟开关的线路设计具有广泛的通用性，能适应大多数的应用场合。
根据模块所需的封装引脚数较多，封装体的尺寸要小，本模块设计了针栅阵列陶瓷外壳CPGA，引脚1间距2.54mm，引脚1设计成11×11的针栅阵列引脚，中间去掉3×3+4＝13个，本模块的封装外壳引脚是108脚，封装尺寸32mm×32mm×6.2mm，平行缝焊封装，引脚布设图见图4。
本发明的一种多路模拟开关混合集成电路，内部集成60路高性能的模拟开关芯片，陶瓷针栅阵列PGA封装，设计的封装外壳采用CPGA108。
(3)封装小型化
用MAX312器件组成60路模拟开关需要15片电路，若用成品器件，仅器件的面积是2500mm2左右，还不包括在PCB板上所需布线的面积。本发明的混合小型集成多路模拟开关集成15片MAX312组成60路模拟开关，设计的封装CPGA108作为外壳，外形尺寸是32mm×32mm×6.2mm，实现相同功能和性能，所占PCB板的面积是1024mm2，不到用分立器件面积的1/3，节省了使用时所占的面积。
多路模拟开关的输入输出所需的引脚数多，本发明60路模拟开关电路的引脚数最少需要97个，按一般的混合集成电路是全金属封装外壳，出脚方式是双边，最多是四边出脚，按标准2.54mm间距计算每边25个引脚，外壳的封装面积至少在68×68mm2以上，而且从应用角度考虑，电源和地的引脚应多设置，因此实际的引脚数和所需的封装面积至少要大于72×72mm2。本发明设计的陶瓷针栅阵列CPGA外壳的封装不到传统的1/5，解决了小封装多引脚的矛盾。
本发明的多路模拟开关混合集成电路通过线路设计、封装外壳设计、多层基板的布局布线设计和全焊接工艺、非异质键合，实现了多路模拟开关混合集成电路的小型化，同时电路的可靠性质量达到高等级的军用要求。
本发明的多路模拟开关混合集成电路是LHB530混合集成电路，内部集成15片MAX312裸芯片，共有60路高性能的模拟开关，芯片5按3×5布局，纵向3列，每列5片，每列5片MAX312包含20个开关，每个MAX312芯片有两种开关逻辑，见图5线路原理图中的A、B两种方式，每列包含各10个不同的控制形式的开关通道，(AD、AE1-10、AS1-10和BD、BE、BS1-10)是一组，(AD、AE11-20、AS11-20和BD、BE、BS11-20)是一组，(AD、AE21-30、AS21-30和BD、BE、BS21-30)是一组。实际应用中每列可作为一个方向的通道，3列可有3个通道，可作为X、Y、Z三个方向。
多路模拟开关LHB530电路的供电电压是±12V、+5V；最高工作频率20kHZ；主要性能指标有：开关阻抗≤10Ω、各开关阻抗差异≤2Ω、开关时间≤400ns、关断时间≤200ns、开关通过的连续最大电流±100mA，封装是陶瓷针栅阵列PGA108封装，引脚数108pin，封装尺寸32mm×32mm×6.2mm，封装外形图见图1。
本发明的多路模拟开关混合集成电路LHB530是全焊接工艺，芯片5与基板6的焊接有效面积大于85％，芯片5与基板6的键合是硅铝丝键合，电路的漏率达到R1≤1×10-3Pa·cm3/s，电路经过1000小时寿命试验后，在100℃时内部水汽含量＜400ppm、氧气含量＜100ppm、氢气含量＜100ppm、二氧化碳含量＜300ppm。质量等级达到《混合集成电路通用规范》GJB2438A-2002H级。
本发明的多路模拟开关混合集成电路通过线路设计、封装外壳设计、多层基板的布局布线设计和全焊接工艺、非异质键合，实现了多路模拟开关混合集成电路的小型化，同时电路的可靠性质量达到高等级的军用要求。
本发明是以LHB530内部集成四路模拟开关MAX312芯片为例阐述的，同样也可以集成MAX313/MAX314芯片，也可以集成ADG201A/ADG202A芯片等等，均可实现小的封装的多路模拟开关。以本发明的设计思路衍生出的多路模拟开关均属于本发明的保护范围。

Claims (5)

1.一种小型集成多路模拟开关，其特征在于，包括外壳(2)，外壳(2)内部设有基板(6)和多片芯片(5)，多片芯片（5）共为15片，呈3×5的阵列排列，每片芯片（5）有4个模拟开关，多片芯片(5)呈阵列布设于基板(6)上，多片芯片(5)形成多路模拟开关；在外壳(2)外部设有多个引脚(1)；
多个芯片(5)真空钎焊在基板(6)上，基板(6)真空钎焊在外壳(2)内腔底部，外壳(2)上设有盖板(3)，外壳(2)与盖板(3)通过封焊环(7)密封；
多路模拟开关分为两组，记为N路，每组有N/2路模拟开关，每路模拟开关有输入端、输出端和控制端；
其中一组的输入端公用一个引脚公共端，输出端不公用引脚，控制端不公用引脚，或输出端公用一个引脚公共端，输入端不公用引脚，控制端不公用引脚；另一组的输入端公用一个引脚公共端，输出端不公用引脚，控制端公用一个引脚端，或输出端公用一个引脚公共端，输入端不公用引脚，控制端公用一个引脚端。
2.根据权利要求1所述的小型集成多路模拟开关，其特征在于，芯片(5)采用键合丝(4)与基板(6)电连接。
3.根据权利要求2所述的小型集成多路模拟开关，其特征在于，键合丝(4)采用硅铝丝。
4.根据权利要求1所述的小型集成多路模拟开关，其特征在于，外壳(2)采用陶瓷针栅阵列封装。
5.根据权利要求4所述的小型集成多路模拟开关，其特征在于，引脚采用11×11的针栅阵列。
CN201910342074.6A 2019-04-26 2019-04-26 一种小型集成多路模拟开关 Active CN110060985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910342074.6A CN110060985B (zh) 2019-04-26 2019-04-26 一种小型集成多路模拟开关

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910342074.6A CN110060985B (zh) 2019-04-26 2019-04-26 一种小型集成多路模拟开关

Publications (2)

Publication Number Publication Date
CN110060985A CN110060985A (zh) 2019-07-26
CN110060985B true CN110060985B (zh) 2021-07-23

Family

ID=67321038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910342074.6A Active CN110060985B (zh) 2019-04-26 2019-04-26 一种小型集成多路模拟开关

Country Status (1)

Country Link
CN (1) CN110060985B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203386752U (zh) * 2013-08-16 2014-01-08 江西航天海虹测控技术有限责任公司 模拟量变换电路集成块
CN204538019U (zh) * 2015-04-28 2015-08-05 锦州辽晶电子科技有限公司 八路整流二极管阵列
CN205177839U (zh) * 2015-12-11 2016-04-20 苏州捷研芯纳米科技有限公司 一种气密型陶瓷封装的系统级封装电路
CN205863161U (zh) * 2016-06-28 2017-01-04 中国电子科技集团公司第十三研究所 氮化铝多层陶瓷针栅阵列封装外壳
CN206099933U (zh) * 2016-08-22 2017-04-12 江苏卓胜微电子有限公司 一种组合拆分射频开关及基于该开关连接而成的芯片
CN108962846A (zh) * 2018-07-27 2018-12-07 北京新雷能科技股份有限公司 一种厚膜混合集成电路的封装结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753476B (zh) * 2013-12-30 2018-05-18 国民技术股份有限公司 多模多频功率放大器
CN203761311U (zh) * 2014-02-17 2014-08-06 无锡天和电子有限公司 H桥型直流电机驱动器
CN206022344U (zh) * 2016-09-29 2017-03-15 西安微电子技术研究所 一种小间距四边引脚的mcp陶瓷外壳
CN206757584U (zh) * 2017-03-30 2017-12-15 深圳市顺盟科技有限公司 一种增加设备的存储容量的电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203386752U (zh) * 2013-08-16 2014-01-08 江西航天海虹测控技术有限责任公司 模拟量变换电路集成块
CN204538019U (zh) * 2015-04-28 2015-08-05 锦州辽晶电子科技有限公司 八路整流二极管阵列
CN205177839U (zh) * 2015-12-11 2016-04-20 苏州捷研芯纳米科技有限公司 一种气密型陶瓷封装的系统级封装电路
CN205863161U (zh) * 2016-06-28 2017-01-04 中国电子科技集团公司第十三研究所 氮化铝多层陶瓷针栅阵列封装外壳
CN206099933U (zh) * 2016-08-22 2017-04-12 江苏卓胜微电子有限公司 一种组合拆分射频开关及基于该开关连接而成的芯片
CN108962846A (zh) * 2018-07-27 2018-12-07 北京新雷能科技股份有限公司 一种厚膜混合集成电路的封装结构及其制作方法

Also Published As

Publication number Publication date
CN110060985A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US7154760B2 (en) Power amplifier module
CN100428462C (zh) 半导体集成电路器件
JP2015519760A (ja) 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
JP6065839B2 (ja) 半導体装置及びその製造方法
CN110060985B (zh) 一种小型集成多路模拟开关
TWI405319B (zh) 堆疊之積體電路晶片組成件
CN105374808A (zh) 一种功率模块
US8120162B2 (en) Package with improved connection of a decoupling capacitor
CN107768340B (zh) 一种功率模块陶瓷衬板
CN215600357U (zh) 一种高功率密度的sop8l封装引线框架
CN212676248U (zh) 一种双面散热的半导体堆叠封装结构
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
CN113097186A (zh) 一种功率芯片压接封装结构及其制造方法
CN215815875U (zh) 射频功率芯片封装结构
CN220569660U (zh) 一种基于覆铜陶瓷基板的igbt封装结构
CN117673064B (zh) 智能功率模块和电子设备
CN117673067B (zh) 智能功率模块和电子设备
CN216054694U (zh) 一种采用陶瓷基板封装的芯片
CN220672562U (zh) 一种氮化镓半桥模块
CN117673065B (zh) 智能功率模块和电子设备
CN220627804U (zh) 一种dpim功率半导体h桥模块
CN212393047U (zh) 一种输出电流增强的功率模块
CN220652013U (zh) 半桥电路封装结构及表面贴装器件
CN216354215U (zh) 混合功率开关电路及具有其的电子装置
CN112768426B (zh) 一种多芯片模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant