JP2015519760A - 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール - Google Patents

複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール Download PDF

Info

Publication number
JP2015519760A
JP2015519760A JP2015516563A JP2015516563A JP2015519760A JP 2015519760 A JP2015519760 A JP 2015519760A JP 2015516563 A JP2015516563 A JP 2015516563A JP 2015516563 A JP2015516563 A JP 2015516563A JP 2015519760 A JP2015519760 A JP 2015519760A
Authority
JP
Japan
Prior art keywords
metallization
gate
substrate
power
metal coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015516563A
Other languages
English (en)
Other versions
JP5876970B2 (ja
Inventor
ハートマン，サミュエル
トリューセル，ドミニク
Original Assignee
アーベーベー・テクノロジー・アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーベーベー・テクノロジー・アーゲー filed Critical アーベーベー・テクノロジー・アーゲー
Publication of JP2015519760A publication Critical patent/JP2015519760A/ja
Application granted granted Critical
Publication of JP5876970B2 publication Critical patent/JP5876970B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本発明は、複数のパワートランジスタ（２１，３０）を上に搭載するための基板（１）を提供する。基板（１）は第１の金属被覆（３）を含み、第１の金属被覆（３）の上には、パワートランジスタ（２１，３０）がそれらのコレクタまたはエミッタで共通に搭載可能であり、第１の金属被覆（３）は基板（１）上の少なくとも１本のライン（５）において延在する。基板（１）はさらに第２の金属被覆（９）を含み、第２の金属被覆（９）は、パワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第１の金属被覆（３）の少なくとも１本のライン（５）に隣接する区域（１１）において延在する。基板（１）はさらに、パワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のための第３の金属被覆（１３）を含み、第３の金属被覆（１３）は、接着手段（１９）によって相互接続可能であるゲートコンタクト（１５）および少なくとも２つのゲート金属被覆区域（１６，１８）を含む。ゲート金属被覆区域（１６，１８）は、少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、少なくとも１つのゲート金属被覆区域は、基板（１）上において第２の金属被覆（９）によって囲まれたゲートアイランド（１６）として設けられる。第２の金属被覆（９）は、その上にそれらのコレクタまたはエミッタで複数のパワートランジスタ（２１，３０）が搭載されるよう適合され、パワートランジスタ（２１，３０）は、第１の金属被覆（３）上に搭載されたパワートランジスタ（２１，３０）と同じ配向を有する。基板（１）は第４の金属被覆（４２）を含み、第４の金属被覆（４２）は、第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第２の金属被覆（９）に隣接する区域（４４）において延在する。第５の金属被覆（４６）は、第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のために設けられ、第５の金属被覆（４６）は、接着手段（１９）によって相互接続可能である少なくとも２つのゲート金属被覆区域（１６，１８）を含む。ゲート金属被覆区域（１６，１８）は少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、少なくとも１つのゲート金属被覆区域が、基板（１）上において第４の金属被覆（４２）によって囲まれたゲートアイランド（１６）として設けられる。

Description

技術分野
本発明は、複数のパワートランジスタを上に搭載するための基板、および、このような基板およびパワートランジスタを含むパワー半導体モジュールの分野に関する。
背景技術
パワー半導体モジュールは、高電圧および高電流を切替えるための高電力用途で用いられ、複数のパワー半導体を含む。各々の単一の半導体が最大電圧および最大電流を有しているので、パワー半導体は、高電力用途で使用できるようにするために、パワー半導体モジュール内において並列および／または直列に組合わされなければならない。このようなモジュールの製造を容易にするために、これらモジュールは、一般に、パワー半導体が上に搭載されている複数の基板を含む。これら基板は、エミッタ、コレクタおよびベース用の共通の接点を備えているため、パワー半導体モジュール内において容易に接続することができる。
最先端技術に従った基板を図１に示す。基板１は第１の金属被覆３を含む。第１の金属被覆３は、基板１の両側の端縁７に沿って延在する２本の相互接続されたライン５に延在する。第２の金属被覆９は、第１の金属被覆３の２本のライン５間における区域１１において延在する。基板１はさらに、ボンディングワイヤ１９によって相互接続されたゲートコンタクト１５およびゲート区域１７を備えた第３の金属被覆１３を含む。第３の金属被覆１３のゲート区域１７は、第１の金属被覆３の２本のライン５間における区域１１において延在し、これにより、第２の金属被覆９を２つの脚部２０に分割する。図１から分かるように、複数のＲＣ−ＩＧＢＴ ２１は、それらのコレクタで第１の金属被覆３上に共通に搭載されている。ＲＣ−ＩＧＢＴ ２１のエミッタパッド２３は、ボンディングワイヤ１９によって第２の金属被覆９に接着され、ＲＣ−ＩＧＢＴ ２１のゲートパッド２５は各々が、単一のボンディングワイヤ１９によって第３の金属被覆１３に接着される。
基板は、典型的には、パワー半導体モジュールのハウジングの一部であり得るかまたはパワー半導体モジュールのハウジング内に保持され得る共通のベースプレート上に搭載される。現在のパワー半導体モジュールにおいては、典型的には、４つまたは６つの基板が組み合わされており、その各々は、４〜６個のパワー半導体を備える。これらパワー半導体は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）もしくは逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ：reverse conducting insulated gate bipolar transistor）のようなパワートランジスタ、パワーダイオード、または高電力用途に適した他のパワー半導体を含む。たとえば、基板は４つのＩＧＢＴおよび２つのパワーダイオードを含み得る。
パワー半導体モジュールの重要な特徴として、サイズ、発熱、冷却および最大電力が挙げられる。パワー半導体モジュールを使用し易くするために、搭載用スペースをほとんど必要とせず、高電流で使用できるコンパクトサイズのモジュールを設けることが望ましい。
ＤＥ １９５ ４９ ０１１ Ａ１は、第１の金属被覆、第２の金属被覆および第３の金属被覆で複数のパワートランジスタを上に搭載するための基板を開示する。さらに、ＵＳ２００２／００１８３５３ Ａ１は、同じ配向を有するパワートランジスタが搭載された２つの並列の金属被覆を備えた低インダクタンス回路構成を開示する。さらに、ＥＰ ０ ４５５ ３２２ Ａ１は、アイランド状のゲート金属被覆区域を備えた半導体デバイスを示す。
発明の開示
本発明の目的は、高電流の高電力用途で使用するのに好適であり、小型であり、容易かつ経済的に搭載可能である上述の種類の基板およびパワー半導体モジュールを提供することである。
この目的は独立請求項によって達成される。有利な実施形態が従属請求項において与えられる。
特に、本発明は、複数のパワートランジスタを上に搭載するための基板を提供する。基板は第１の金属被覆を含む。第１の金属被覆の上には、パワートランジスタが、それらのコレクタまたはエミッタで共通に搭載可能であり、基板上の少なくとも１本のラインにおいて延在する。基板はさらに第２の金属被覆を含む。第２の金属被覆は、パワートランジスタのエミッタまたはコレクタのうち残りの一方への接続のために、第１の金属被覆の少なくとも１本のラインに隣接した区域において延在する。基板はさらに、パワートランジスタのゲートコンタクトパッドへの接続のための第３の金属被覆を含む。第３の金属被覆は、接着手段によって相互に接続可能であるゲートコンタクトおよび少なくとも２つのゲート金属被覆区域を含む。ゲート金属被覆区域は、少なくとも１本のラインに対して平行に配置され、少なくとも１本のラインの長手方向に間隔をあけて配置され、少なくとも１つのゲート金属被覆区域が、基板上において第２の金属被覆によって囲まれたゲートアイランドとして設けられる。
本発明はまた、上述の基板のうち少なくとも１つを含むパワー半導体モジュールを提供する。複数のパワートランジスタは、それらのコレクタまたはエミッタで少なくとも１つの基板の第１の金属被覆上に共通に搭載され、パワートランジスタのエミッタまたはコレクタのうち残りの一方が第２の金属被覆に接続され、パワートランジスタのゲートパッドが第３の金属被覆に接続され、ゲートコンタクトおよび少なくとも２つのゲート金属被覆区域が接着手段によって相互に接続される。
本発明の基本的概念は、基板上に搭載可能なパワー半導体のために第２の金属被覆の有効幅が増やされるように、第２の金属被覆内においてゲート金属被覆に少なくとも１つのゲートアイランドを設けることである。したがって、電流がパワー半導体から第２の金属被覆の幅全体を越えて流れ出ることが可能となるため、高い最大電流に対して基板が使用できるようになる。好ましくは、第２の金属被覆内に小さい延在部を有するゲート金属被覆区域が設けられ、これにより、基板上において余分なスペースがほとんど必要とされなくなり、基板を小さく維持できるようになる。さらに、第２の金属被覆のスペースは接着手段を接続するために増やすことができる。第２の金属被覆の幅が拡げられているので、第２の金属被覆を含む電流電力経路の誘導性が低下する。ゲートアイランドが第２の金属被覆に囲まれている状態では、負荷電流をゲート信号に平衡に結合することができる。パワートランジスタのゲートパッドは、ゲート金属被覆区域を適切に配置することによって容易に接着させることができる。このため、パワー半導体への第２の金属被覆の接着を改善させることができる。
本発明の変形実施形態に従うと、第２の金属被覆は、それらのコレクタまたはエミッタで複数のパワートランジスタを共通に搭載するように適合される。パワートランジスタは、第１の金属被覆上に搭載されたパワートランジスタと同じ配向を有する。基板はさらに第４の金属被覆を含む。第４の金属被覆は、第２の金属被覆上に搭載可能なパワートランジスタのエミッタまたはコレクタのうち残りの一方への接続のために、第２の金属被覆に隣接した区域において延在する。基板はさらに、第２の金属被覆上に搭載可能なパワートランジスタのゲートコンタクトパッドへの接続のための第５の金属被覆を含む。第５の金属被覆は、接着手段によって相互に接続可能であるゲートコンタクトおよび少なくとも２つのゲート金属被覆区域を含む。ゲート金属被覆区域は、少なくとも１本のラインに対して平行に配置され、少なくとも１つのラインの長手方向に間隔を空けて配置される。少なくとも１つのゲート金属被覆区域が、基板上において第４の金属被覆によって囲まれたゲートアイランドとして設けられる。この配置により、直列に搭載可能であるパワー半導体のための基板がもたらされる。したがって、第２の金属被覆は、その上にパワートランジスタを搭載できるようなサイズを有する。第１の金属被覆、第２の金属被覆および第３の金属被覆に適用可能なこの原理は、第２の金属被覆、第４の金属被覆および第５の金属被覆にそれぞれ等しく適用される。結果として得られる基板は、その上の回路経路の幅が広くなっているため、第１の金属被覆と第４の金属被覆との間を低抵抗で接続することを可能にする。より概略的には、高負荷電流を伝えるすべての回路経路はその断面を広く設けることができ、結果として抵抗が小さくなる。基板をこのように設計することにより、第２の金属被覆および第４の金属被覆をパワー半導体のエミッタまたはコレクタに接着するために短い接着手段を使用することができるようになり、これにより、パワー半導体モジュールの寿命が延び、その抵抗が小さくなる。ゲート電圧への負荷電流の結合を減らすことができる。というのも、第３の金属被覆および第５の金属被覆が、シールド同軸ケーブルと同様に、第２の金属被覆および第４の金属被覆によって囲まれているからである。
パワー半導体は、上述のパワートランジスタおよび任意にはパワーダイオードを含んでもよい。３つの金属被覆は、基板上では互いから電気的に分離されている。基板は、好ましくは、基板の接続のために、少なくとも第１の金属被覆および第２の金属被覆のための接点を備えた接続区域を有する。任意には、接続区域は、第３の金属被覆のために付加的な接点を備える。第２の金属被覆および第３の金属被覆は、ボンディングリボンおよびボンディングワイヤを含む接着手段によってパワー半導体に接着することができる。ゲートコンタクトおよび少なくとも２つのゲート金属被覆区域は、特定された接着手段で相互に接続することができる。第１の金属被覆のラインは、好ましくは、基板の端縁に対して平行に延在する真直ぐなラインである。しかしながら、ラインは、さまざまな形状を有していてもよく、基板上のさまざまな位置にあってもよい。たとえば、第１の金属被覆および第２の金属被覆はＬ字型またはＵ字形であってもよく、互いに対して平行に延在してもよい。さらに好ましくは、第２の金属被覆は、第１の金属被覆の少なくとも１本のラインに対して平行に延在する。
変形実施形態に従うと、第１の金属被覆が基板の両側の端縁に沿って延在する相互接続された２本のラインを含み、第２の金属被覆が第１の金属被覆の２本のライン間の区域において延在することが想到可能である。第２の金属被覆は、２本のラインですべての半導体を接続するための均等な領域として提供することができる。したがって、さらなる改善を達成することができる。というのも、第１の金属被覆の各ラインのパワー半導体を通る電流が第２の金属被覆の幅全体を越えて流れ得るからである。また、基板の表面の用途が改善されているので、パワー半導体を第２の金属被覆に容易に接着することができる。
さらなる実施形態に従うと、第１の金属被覆はＵ字形に設けられており、基板の接続区域を通って延在する。接続区域は、基板の接続のために少なくとも第１の金属被覆および第２の金属被覆に接点を提供する。任意には、接続区域は第３の金属被覆のための付加的な接点を備える。第１の金属被覆は、Ｕ字形であれば、基板の３つの端縁に沿って延在し、基板上において容易に製造することができる。
変形実施形態に従うと、少なくとも１つのゲート金属被覆区域を２本のラインのパワートランジスタのゲートコンタクトパッド間において中心に配置することが想到可能である。これにより、長さの短い接着手段を用いてゲートコンタクトパッドと少なくとも１つのゲート金属被覆区域とを接続することが可能となり、第３の金属被覆にゲートパッドを接着することが容易になる。２本のラインに属するパワートランジスタのゲートパッドは、同じ長さを有する接着手段で接続することができる。また、少なくとも１つのゲートアイランドへのゲートパッドの接着が改善されているので、第２の金属被覆へのパワートランジスタ上のエミッタまたはコレクタのパッドの接着を改善させることができる。好ましくは、少なくとも１つのゲート金属被覆区域は、２つのパワートランジスタのゲートパッド間において中心に位置する。
このような基板を備えたそれぞれのパワー半導体モジュールは、それらのコレクタまたはエミッタで第２の金属被覆上に共通に搭載される複数のパワートランジスタを含む。パワートランジスタのエミッタまたはコレクタのうち残りの一方は第４の金属被覆に接続され、パワートランジスタのゲートパッドは第５の金属被覆に接続され、ゲートコンタクトおよび少なくとも２つのゲート金属被覆区域は接着手段によって相互に接続される。このパワー半導体モジュールは、直列接続された２個のスイッチを含むため、高電圧用に使用することができる。第２の金属被覆上のパワー半導体の配向は、第１の金属被覆上のパワー半導体の配向と同じである。すなわち、パワー半導体はすべて、それらのコレクタまたはエミッタでそれぞれの金属被覆上において搭載される。好ましくは、同じ数のパワートランジスタが第１の金属被覆および第２の金属被覆上に搭載される。さらに好ましくは、同じタイプのパワートランジスタが第１の金属被覆および第２の金属被覆上に搭載される。基板およびパワー半導体モジュールは、１つのモジュール内において直列接続されたさらなるパワー半導体を設けるためのさらに別の金属被覆を含んでもよい。これにより、上述と同じ原理が適用される。
本発明の変形実施形態に従うと、第３の金属被覆は、接着手段によって少なくとも２つのゲート金属被覆区域と相互に接続可能なゲートコンタクトを含む。ゲートコンタクトは、基板上において第３の金属被覆の接続のために用いられる。さらに好ましくは、ゲートコンタクトは接続区域に位置しており、これにより、基板の接続のための接点が第１の金属被覆および第２の金属被覆に設けられる。代替的には、第３の金属被覆は接着手段を用いて基板上に接触させることができる。たとえば、半導体モジュールに搭載されると、第３の金属被覆のゲート金属被覆区域は、隣接する基板のそれぞれの金属被覆からのボンディングワイヤと直接接触させることができる。
本発明の変形実施形態に従うと、第３の金属被覆は複数のゲートアイランドを含む。複数のゲートアイランドは、パワートランジスタのゲートパッドの各々の付近に設けることができ、これにより、パワートランジスタのゲートパッドとゲート金属被覆区域との間の接着が容易になる。これにより、パワー半導体と第２の金属被覆との間の接着も容易になり、改善される。
本発明の変形実施形態に従うと、少なくとも１本のラインの長手方向における少なくとも１つのゲートアイランドの長さは、その方向へのパワートランジスタの延在部よりも小さい。このため、第２の金属被覆の全幅がパワー半導体の各々において使用可能となる。狭い通路（Bottlenecks）が生じるのを防止する。
本発明の変形実施形態に従うと、第１の金属被覆のうちの少なくとも１本のラインに対して垂直な方向における少なくとも１つのゲートアイランドのサイズは、０．５ｍｍ〜３．０ｍｍ、好ましくは１．０ｍｍ〜２．０ｍｍである。少なくとも１つのゲートアイランドがこの幅を有していれば、第２の金属被覆は、第１の金属被覆の少なくとも１本のラインに対して垂直な方向におけるサイズがほんのわずかだけ小さくなるため、第２の金属被覆によって高電流を伝送することができる。
本発明の変形実施形態に従うと、少なくとも２つのゲート金属被覆区域は、第２の金属被覆において、第１の金属被覆の少なくとも１本のラインに垂直な方向に対して中心に位置する。言いかえれば、ゲート金属被覆区域は第２の金属被覆内において中心線に配置されており、これにより、ゲート金属被覆区域の両側において対称的に第２の金属被覆が設けられる。両方のラインに属するパワートランジスタのゲートパッドは、同じ長さを有する接着手段で等しく接続することができる。
本発明の変形実施形態に従うと、少なくとも２つのゲート金属被覆区域は各々、０．５ｍｍから２．０ｍｍの範囲の幅だけ間隔を空けて第２の金属被覆から分離される。第２の金属被覆と第３の金属被覆とが確実に分離されると、基板およびパワー半導体モジュールの寸法を小さくすることができる。
本発明の変形実施形態に従うと、１つのゲート金属被覆区域がゲート半島として設けられており、基板上において基板の第２の金属被覆および端縁によって囲まれている。基板の角部においては、角部の隣りに位置するパワー半導体からの電流が第２の金属被覆においてはほとんど流れないので、この半島は第２の金属被覆における電流の流れに対してほんのわずかな影響しか及ぼさない。好ましくは、ゲート半島は、両側のラインに対して垂直な基板の端縁に設けられる。
本発明の変形実施形態に従うと、レジスタはゲートコンタクトの上に設けられ、ゲートコンタクトに接続される。ゲート金属被覆区域はレジスタを介してゲートコンタクトに接着される。ゲートレジスタは、パワートランジスタの動的挙動を制御するために用いることができ、基板上にスペースを追加する必要なしに、ゲートコンタクト上に容易に搭載することができる。
本発明の変形実施形態に従うと、第２の金属被覆はＬ字形に設けられ、基板の接続区域を通って延在する。接続区域は、基板の接続のために、少なくとも第１の金属被覆および第２の金属被覆に接点を提供する。任意には、接続区域は第３の金属被覆のために付加的な接点を提供する。第２の金属被覆は、Ｌ字形であれば、第１の金属被覆の少なくとも１本のラインに沿って延在し、接続区域において容易に接触させることができる。
本発明の変形実施形態に従うと、パワートランジスタは複数の絶縁ゲートバイポーラトランジスタを含み、少なくとも１つのパワーダイオードは１つの接点で第１の金属被覆上に搭載され、その他の接点についてはその接続パッドで第２の金属被覆に接続される。パワートランジスタとパワーダイオードとをこのように組合せることにより、パワー半導体モジュールのために好適な特徴の組合せが提供される。さらに好ましくは、３つのＩＧＢＴおよび２つのパワーダイオードが第１の金属被覆上に搭載される。
本発明の変形実施形態に従うと、パワートランジスタは、逆導通型絶縁ゲートバイポーラトランジスタを含む。逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）は、パワーダイオードの機能が組み込まれているので、パワーダイオードなしでも用いることができる。基板に嵌合させるために或る一種のパワートランジスタを用いることができ、これにより、パワー半導体モジュールを容易に製造することができるようになる。さらに好ましくは、５つのＲＣ−ＩＧＢＴが各基板上に設けられる。基板が第４の金属被覆および第５の金属被覆を備えた状態で、３つのＲＣ−ＩＧＢＴが第１の金属被覆および第２の金属被覆の各々の上に搭載される。
図面の簡単な説明
本発明のこれらおよび他の局面が以下に記載される実施形態から明らかになり、これら実施形態を参照して説明されるだろう。
最先端技術に従った、複数のパワートランジスタが搭載された基板を示す概略図である。 複数のパワートランジスタが搭載された、第１の実施形態に従った基板を示す概略図である。 複数のパワートランジスタおよびパワーダイオードが搭載された、第２の実施形態に従った基板を示す概略図である。 図２の実施形態と比べてゲートレジスタが追加されている、第３の実施形態に従った基板を示す概略図である。 直列に配置された２個のスイッチを形成する２つの群に複数のパワートランジスタが搭載されている、第４の実施形態に従った基板を示す概略図である。
発明の詳細な説明
図２は第１の実施形態に従った基板１を示す。基板１は、Ｕ字形に設けられた第１の金属被覆３を含む。したがって、第１の金属被覆３は、基板１の両側の端縁７に沿って、かつ両側の端縁７を接続する１つの接続端縁８に沿って延在する２本の相互接続されたライン５に延在する。
基板１はさらに第２の金属被覆９を含む。第２の金属被覆９はＬ字形に設けられ、第１の金属被覆３の２本のライン５間にある区域１１において延在する。
基板１はまた、個々のゲートコンタクト１５および３つの別個のゲート金属被覆区域１６，１８を備えた第３の金属被覆１３を含む。ゲート金属被覆区域１６，１８は、２本のライン５間に配置され、２本のライン５に対して平行な方向に間隔を空けて配置される。２つのゲート金属被覆区域１６はゲートアイランドとして設けられており、基板１上において全体が第２の金属被覆９によって囲まれている。第１の金属被覆３のライン５に対して垂直な方向におけるゲートアイランド１６のサイズは、この実施形態においては２ｍｍである。第３のゲート金属被覆区域１８はゲート半島として設けられており、Ｔ字型に設けられ、基板１上において基板１の第２の金属被覆９および接続端縁８によって囲まれている。ゲート金属被覆区域１６，１８は各々、この実施形態においては幅１．０ｍｍの間隔２２だけ第２の金属被覆９から分離されている。
基板１は、３つの金属被覆３、９および１３と接触させるための接続区域２４を含む。したがって、第１の金属被覆３および第２の金属被覆９は接続区域２４を通って延在し、第３の金属被覆１３のゲートコンタクト１５は接続区域２４に位置決めされる。
図２から分かるように、５つのパワートランジスタ２１は、この実施形態においては同じ逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）であり、それらのコレクタで第１の金属被覆３上に共通に搭載される。ＲＣ−ＩＧＢＴ ２１のエミッタパッド２３は、ボンディングワイヤ１９によって第２の金属被覆９に接着され、ＲＣ−ＩＧＢＴ ２１のゲートパッド２５は各々、単一のボンディングワイヤ１９によって第３の金属被覆１３のゲート金属被覆区域１６，１８に接着される。搭載された基板１上においては、ゲートコンタクト１５、ゲートアイランド１６およびゲート半島１８がボンディングワイヤ１９によって相互に接続される。
図２に従うと、ゲートアイランド１６およびゲート半島１８は、第２の金属被覆９において、第１の金属被覆３の２本のライン５に垂直な方向に対して中心に位置する。ゲートアイランド１６はさらに、両側のライン５のＲＣ−ＩＧＢＴ ２１のゲートパッド２５間において中心に位置する。２本のライン５の長手方向におけるゲートアイランド１６の長さはＲＣ−ＩＧＢＴ ２１のそれぞれの延在部よりも短い。
この実施形態に従ったパワー半導体モジュールは、図面には示されていないが、その上にベースプレートおよび複数の基板１が搭載されている。基板１は、同じ形状および設計を有しており、上述のとおり、同様にパワートランジスタ５を備える。
図３は第２の実施形態に従った基板１を示す。第２の実施形態が第１の実施形態とほぼ同じであるので、同様の構成要素には同じ参照番号が用いられる。
第２の実施形態は、異なるパワー半導体３０および３２が基板１上に搭載されている点においてのみ第１の実施形態とは異なる。パワー半導体３０および３２は、この実施形態においては、３つの絶縁ゲートバイポーラトランジスタ３０（ＩＧＢＴ）および２つのパワーダイオード３２を含む。第２の実施形態に従ったＩＧＢＴ ３０は、第１の実施形態のＲＣ−ＩＧＢＴ ２１と同じように搭載および接続される。パワーダイオード３２は、第１の金属被覆３上の１つの接点と、第２の金属被覆９に接着された他の接点用の接続パッド３４とで装着される。したがって、ＩＧＢＴ ３０のゲートパッド２５だけがゲートアイランド１６およびゲート半島１８に接着される。
図４は第３の実施形態に従った基板１を示す。第３の実施形態が第１の実施形態とほぼ同じであるので、同様の構成要素には同じ参照番号が用いられる。
第３の実施形態は、レジスタ４０がゲートコンタクト１５上に設けられ、ボンディングワイヤ１９によってそこに電気的に接続されている点においてのみ、第１の実施形態とは異なる。ゲート金属被覆区域１６，１８はレジスタ４０を介してゲートコンタクト１５に接着される。
図５は第４の実施形態に従った基板１を示す。第４の実施形態が第１の実施形態とほぼ同じであるので、同様の構成要素には同じ参照番号が用いられる。
第４の実施形態の基板１は、基板１の端縁７に沿って延在する１本のライン５に設けられる第１の金属被覆３を含む。
基板１はさらに第２の金属被覆９を含む。第２の金属被覆９は、第１の金属被覆３のライン５に沿った区域１１において延在し、パワー半導体を搭載するのに十分に広い幅を有する。
基板１はまた、個々のゲートコンタクト１５と、基板１上において全体が第２の金属被覆９によって囲まれた３つの別個のゲートアイランド１６とを備えた第３の金属被覆１３を含む。第１の金属被覆３のライン５に対して垂直な方向におけるゲートアイランド１６のサイズは、この実施形態においては２ｍｍである。ゲートアイランド１６は、ライン５に対して平行な方向に間隔を空けて配置される。ゲートアイランド１６は各々、この実施形態においては、幅１．０ｍｍの間隔２２だけ第２の金属被覆９から分離されている。
基板１は第４の金属被覆４２を含む。第４の金属被覆４２はＬ字形を有し、第２の金属被覆３に隣接する区域４４において延在する。基板１はさらに、ゲートコンタクト１５を備えた第５の金属被覆４６と、ゲート相互接続区域４８と、ゲートアイランドとして設けられ基板１上において第４の金属被覆４２によって囲まれた４つのゲート金属被覆区域１６とを含む。ゲートアイランド１６は、ボンディングワイヤ１９によって相互に接続される。ゲートアイランド１６は、第１の金属被覆３および第２の金属被覆９のライン５に対して平行に配置され、これらのライン５の長手方向に間隔を空けて配置される。
第３および第５の金属被覆４６のゲートコンタクト１５の上には、ボンディングワイヤ１９によってそこに接続されたレジスタ４０が設けられる。ゲートアイランド１６はレジスタ４０を介してそれぞれのゲートコンタクト１５に接着される。
基板１は、金属被覆３、９、１３、４２、４６と接触させるために２つの接続区域２４を含む。接続区域２４は、第１の金属被覆３および第２の金属被覆９のライン５に対して垂直な接続端縁８に沿って位置決めされる。
図５からさらに分かるように、６つのパワートランジスタ２１は、この実施形態においては同一の逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）であり、第１の金属被覆３および第２の金属被覆９上においてそれらのコレクタで共通に搭載される。３つのＲＣ−ＩＧＢＴ ２１が第１の金属被覆３上に搭載され、３つのＲＣ−ＩＧＢＴ ２１が第２の金属被覆９上に搭載される。ＲＣ−ＩＧＢＴ ２１のエミッタパッド２３はそれぞれ、ボンディングワイヤ１９によって第２の金属被覆９および第４の金属被覆４２に接着され、ＲＣ−ＩＧＢＴ ２１のゲートパッド２５は各々、１本のボンディングワイヤ１９によって、第３の金属被覆１３および第５の金属被覆４６のゲートアイランド１６に接着される。搭載された基板１上においては、ゲートアイランド１６、ゲートコンタクトおよび相互接続区域が、ボンディングワイヤ１９によって相互に接続されている。図５から分かるように、第３の金属被覆のゲートアイランド１６は、第２の金属被覆９のうちパワートランジスタ２１によって覆われていない空間において、第１の金属被覆３および第２の金属被覆９のライン５に垂直な方向に対して中心に位置する。第５の金属被覆のゲートアイランド１６は、第４の金属被覆４２の空間において、第１の金属被覆３および第２の金属被覆９のライン５に垂直な方向に対して中心に位置する。
ＲＣ−ＩＧＢＴ ２１は、独立した２つのスイッチ５０、５２と、第１の金属被覆３と第２の金属被覆９との間における第１のスイッチ５０と、第２の金属被覆９と第４の金属被覆４２との間における第２のスイッチ５２とを備える基板上に配置される。第１のスイッチ５０は第３の金属被覆１３によって制御され、第２のスイッチ５２は第５の金属被覆４６によって制御される。したがって、第３の金属被覆１３によって与えられる制御信号は、第２の金属被覆９の電位に対して規定されなければならず、第５の金属被覆４６を介して与えられる制御信号は、第４の金属被覆４４の電位に対して規定されなければならない。
この実施形態に従ったパワー半導体モジュールは、図には示されていないが、ベースプレートおよび複数の基板１が上に搭載されている。基板１は、同じ形状および設計を有しており、上述のとおり同様にパワートランジスタ５を備える。
本発明を図面において例示し、上述の説明において詳細に記載してきたが、このような図示および説明は例示的なものまたは記載例とみなされるべきであり、限定的なものとみなされるべきではない。本発明は開示された実施形態に限定されない。開示された実施形態である他の変形例は、添付の図面、開示および添付の特許請求の範囲を検討することで、要求されている発明を実施する際に当業者によって理解および実現され得る。請求項においては、「含む（comprising）」という語は他の要素またはステップを除外するものではなく、不定冠詞「ａ」または「ａｎ」は複数の要素を除外するものではない。いくつかの寸法が相互に異なる従属請求項に記載されているという事実は、これらの寸法の組合せの有利な使用が不可能であることを示すものではない。請求項における如何なる参照符号も範囲を限定するものと解釈されるべきでない。
１ 基板
３ 第１の金属被覆
５ ライン
７ 端縁
８ 接続端縁
９ 第２の金属被覆
１１ ライン間における区域
１３ 第３の金属被覆
１５ ゲートコンタクト
１６ ゲート金属被覆区域、ゲートアイランド
１７ ゲート区域
１８ ゲート金属被覆区域、ゲート半島
１９ ボンディングワイヤ
２０ 脚部
２１ パワートランジスタ、ＲＣ−ＩＧＢＴ
２２ 間隔
２３ エミッタパッド
２４ 接続区域
２５ ゲートパッド
３０ パワートランジスタ、ＩＧＢＴ
３２ パワーダイオード
３４ コンタクトパッド
４０ レジスタ
４２ 第４の金属被覆
４４ 区域
４６ 第５の金属被覆
４８ 相互接続区域
５０ 第１のスイッチ
５２ 第２のスイッチ。

Claims (11)

  1. 複数のパワートランジスタ（２１，３０）を上に搭載するための基板（１）であって、
    第１の金属被覆（３）を含み、第１の金属被覆（３）の上には、パワートランジスタ（２１，３０）がそれらのコレクタまたはエミッタで共通に搭載可能であり、第１の金属被覆（３）は、基板（１）上の少なくとも１本のライン（５）に延在し、前記基板（１）はさらに、
    第２の金属被覆（９）を含み、第２の金属被覆（９）は、パワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第１の金属被覆（３）の少なくとも１本のライン（５）に隣接する区域（１１）において延在し、前記基板（１）はさらに、
    パワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のための第３の金属被覆（１３）を含み、
    第３の金属被覆（１３）は、接着手段（１９）によって相互接続可能である少なくとも２つのゲート金属被覆区域（１６，１８）を含み、
    ゲート金属被覆区域（１６，１８）は少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、
    少なくとも１つのゲート金属被覆区域は、基板（１）上において第２の金属被覆（９）によって囲まれたゲートアイランド（１６）として設けられ、
    第２の金属被覆（９）は、その上にそれらのコレクタまたはエミッタで複数のパワートランジスタ（２１，３０）が搭載されるよう適合され、パワートランジスタ（２１，３０）は、第１の金属被覆（３）上に搭載されたパワートランジスタ（２１，３０）と同じ配向を有し、
    基板（１）は第４の金属被覆（４２）を含み、第４の金属被覆（４２）は、第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第２の金属被覆（９）に隣接する区域（４４）において延在し、前記基板（１）はさらに、
    第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のための第５の金属被覆（４６）を含み、
    第５の金属被覆（４６）は、接着手段（１９）によって相互接続可能である少なくとも２つのゲート金属被覆区域（１６，１８）を含み、
    ゲート金属被覆区域（１６，１８）は少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、少なくとも１つのゲート金属被覆区域が、基板（１）上において第４の金属被覆（４２）によって囲まれたゲートアイランド（１６）として設けられる、基板（１）。
  2. 第３の金属被覆（１３）は、接着手段（１９）によって少なくとも２つのゲート金属被覆区域（１６，１８）と相互接続可能であるゲートコンタクト（１５）を含む、請求項１に記載の基板（１）。
  3. 少なくとも１本のライン（５）の長手方向における少なくとも１つのゲートアイランド（１６）の長さは、その方向へのパワートランジスタ（２１，３０）の延在部よりも短い、請求項１または２に記載の基板（１）。
  4. 第１の金属被覆（３）の少なくとも１本のライン（５）に対して垂直な方向における少なくとも１つのゲートアイランド（１６）のサイズは０．５ｍｍ〜３．０ｍｍ、好ましくは１．０ｍｍ〜２．０ｍｍである、請求項１から３のいずれかに記載の基板（１）。
  5. 少なくとも２つのゲート金属被覆区域（１６，１８）は、第２の金属被覆（９）において、第１の金属被覆（３）の少なくとも１本のライン（５）に垂直な方向に対して中心に位置する、請求項１から４のいずれかに記載の基板（１）。
  6. 少なくとも２つのゲート金属被覆区域（１６，１８）は各々、０．５ｍｍから２．０ｍｍの幅の間隔（２２）だけ第２の金属被覆（９）から分離される、請求項１から５のいずれかに記載の基板（１）。
  7. １つのゲート金属被覆区域が、基板（１）上において基板（１）の第２の金属被覆（９）および端縁（８）によって囲まれるゲート半島（１８）として設けられる、請求項１から６のいずれかに記載の基板（１）。
  8. 第２の金属被覆（９）はＬ字形に設けられ、基板（１）の接続区域（２４）を通って延在する、請求項１から７のいずれかに記載の基板（１）。
  9. レジスタ（４０）はゲートコンタクト（１５）上に設けられ、ゲートコンタクト（１５）に接続され、ゲート金属被覆区域（１６，１８）はレジスタ（４０）を介してゲートコンタクト（１５）に接着される、請求項１から８のいずれかに記載の基板（１）。
  10. 請求項１から９のいずれかに記載の少なくとも１つの基板（１）を含むパワー半導体モジュールであって、
    複数のパワートランジスタ（２１，３０）は、それらのコレクタまたはエミッタで、少なくとも１つの基板（１）の第１の金属被覆（３）上において共通に搭載され、
    パワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方は第２の金属被覆（９）に接続され、
    パワートランジスタ（２１，３０）のゲートパッド（２５）は第３の金属被覆（１３）に接続され、
    ゲートコンタクト（１５）および少なくとも２つのゲート金属被覆区域（１６，１８）は接着手段（１９）によって相互に接続される、パワー半導体モジュール。
  11. 請求項１から９のいずれかに記載の少なくとも１つの基板が設けられ、
    複数のパワートランジスタ（２１，３０）が、それらのコレクタまたはエミッタで第２の金属被覆（９）上に共通に搭載され、
    パワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方は、第４の金属被覆（）に接続され、
    パワートランジスタ（２１，３０）のゲートパッド（２５）は第５の金属被覆（１３）に接続され、
    ゲートコンタクト（１５）および少なくとも２つのゲート金属被覆区域（１６，１８）は接着手段（１９）によって相互に接続される、請求項１０に記載のパワー半導体モジュール。
JP2015516563A 2012-06-19 2013-06-06 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール Expired - Fee Related JP5876970B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12172514.7 2012-06-19
EP12172514 2012-06-19
PCT/EP2013/061735 WO2013189756A1 (en) 2012-06-19 2013-06-06 Substrate for mounting multiple power transistors thereon and power semiconductor module

Publications (2)

Publication Number Publication Date
JP2015519760A true JP2015519760A (ja) 2015-07-09
JP5876970B2 JP5876970B2 (ja) 2016-03-02

Family

ID=48626435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015516563A Expired - Fee Related JP5876970B2 (ja) 2012-06-19 2013-06-06 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール

Country Status (5)

Country Link
US (1) US9431376B2 (ja)
EP (1) EP2862202B1 (ja)
JP (1) JP5876970B2 (ja)
CN (1) CN104380463B (ja)
WO (1) WO2013189756A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
JP6344197B2 (ja) * 2014-10-30 2018-06-20 富士電機株式会社 半導体装置
WO2016084622A1 (ja) * 2014-11-28 2016-06-02 富士電機株式会社 半導体装置
WO2017071976A1 (en) * 2015-10-29 2017-05-04 Abb Schweiz Ag Semiconductor module
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
JP6598739B2 (ja) * 2016-07-14 2019-10-30 三菱電機株式会社 半導体モジュール
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
CN111987089A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块
CN113053850A (zh) * 2021-03-16 2021-06-29 苏州悉智科技有限公司 功率模块封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110742A (ja) * 1986-10-22 1988-05-16 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH09172140A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
DE19549011A1 (de) * 1995-12-28 1997-07-03 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
US20060267185A1 (en) * 2003-04-09 2006-11-30 Ixys Semiconductor Gmbh Encapsulated power semiconductor assembly
US20130147540A1 (en) * 2011-12-07 2013-06-13 Transphorm Inc. Semiconductor modules and methods of forming the same
JP2013243356A (ja) * 2012-05-02 2013-12-05 Abb Technology Ag パワー半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263363A (ja) * 1990-02-23 1991-11-22 Fuji Electric Co Ltd 半導体装置
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
DE10037533C1 (de) * 2000-08-01 2002-01-31 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung
ATE339013T1 (de) * 2002-01-29 2006-09-15 Advanced Power Technology Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
WO2004073065A1 (ja) * 2003-02-14 2004-08-26 Hitachi, Ltd. 半導体素子駆動用集積回路及び電力変換装置
DE102006038479B4 (de) * 2006-08-17 2011-01-27 Infineon Technologies Ag Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
JP4988784B2 (ja) * 2009-03-30 2012-08-01 株式会社日立製作所 パワー半導体装置
EP2483922A1 (en) * 2009-09-28 2012-08-08 ABB Technology AG Circuit arrangement and manufacturing method thereof
JP5312386B2 (ja) * 2010-03-23 2013-10-09 日立オートモティブシステムズ株式会社 電力変換装置
JP5789264B2 (ja) * 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8487407B2 (en) * 2011-10-13 2013-07-16 Infineon Technologies Ag Low impedance gate control method and apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110742A (ja) * 1986-10-22 1988-05-16 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH09172140A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
DE19549011A1 (de) * 1995-12-28 1997-07-03 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
US20060267185A1 (en) * 2003-04-09 2006-11-30 Ixys Semiconductor Gmbh Encapsulated power semiconductor assembly
US20130147540A1 (en) * 2011-12-07 2013-06-13 Transphorm Inc. Semiconductor modules and methods of forming the same
JP2013243356A (ja) * 2012-05-02 2013-12-05 Abb Technology Ag パワー半導体モジュール

Also Published As

Publication number Publication date
US20150069463A1 (en) 2015-03-12
CN104380463B (zh) 2017-05-10
CN104380463A (zh) 2015-02-25
JP5876970B2 (ja) 2016-03-02
EP2862202A1 (en) 2015-04-22
US9431376B2 (en) 2016-08-30
EP2862202B1 (en) 2016-04-27
WO2013189756A1 (en) 2013-12-27

Similar Documents

Publication Publication Date Title
JP5876970B2 (ja) 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
US7821128B2 (en) Power semiconductor device having lines within a housing
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
JP6623283B2 (ja) パワー半導体モジュール
JP5293473B2 (ja) 半導体パワーモジュール
JP4532303B2 (ja) 半導体モジュール
US9196572B2 (en) Power semiconductor module
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US8736040B2 (en) Power module with current routing
WO2020054806A1 (ja) 半導体装置
CN108933116B (zh) 具有引线框的半导体封装
WO2017056176A1 (ja) 半導体装置およびそれを備える半導体モジュール
KR20190095144A (ko) 반도체 장치
US9129960B2 (en) Semiconductor device and manufacturing method thereof
JP2022536792A (ja) パワーエレクトロニクス用のパッケージ
KR20120105920A (ko) 반도체 패키지
US5457604A (en) Semiconductor module device having a desired electrical circuit constituted by combination of seminconductor devices formed on circuit boards
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
JP5704190B2 (ja) 半導体パワーモジュール
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
CN110943062B (zh) 半导体装置
JP2001308264A (ja) 半導体装置
JP2016001644A (ja) 半導体モジュール
JP3311935B2 (ja) 半導体装置およびその計測方法
WO2023112743A1 (ja) 電子装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A525

Effective date: 20141210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160122

R150 Certificate of patent or registration of utility model

Ref document number: 5876970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees