KR20120105920A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20120105920A
KR20120105920A KR1020110023645A KR20110023645A KR20120105920A KR 20120105920 A KR20120105920 A KR 20120105920A KR 1020110023645 A KR1020110023645 A KR 1020110023645A KR 20110023645 A KR20110023645 A KR 20110023645A KR 20120105920 A KR20120105920 A KR 20120105920A
Authority
KR
South Korea
Prior art keywords
dcb
pcb
lead frame
pins
semiconductor package
Prior art date
Application number
KR1020110023645A
Other languages
English (en)
Other versions
KR101231792B1 (ko
Inventor
박성범
Original Assignee
엘에스파워세미텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스파워세미텍 주식회사 filed Critical 엘에스파워세미텍 주식회사
Priority to KR1020110023645A priority Critical patent/KR101231792B1/ko
Publication of KR20120105920A publication Critical patent/KR20120105920A/ko
Application granted granted Critical
Publication of KR101231792B1 publication Critical patent/KR101231792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 PCB, DCB 및 리드 프레임의 전기적 연결에 사용되는 와이어와 동일한 와이어를 이용하여 PCB, DCB 및 리드 프레임들의 구조적 연결을 구현한 반도체 패키지를 개시(introduce)한다. 상기 반도체 패키지는, 리드 프레임, PCB 및 DCB를 포함한다. 상기 리드 프레임은 복수 개의 핀들을 포함한다. 상기 PCB는 상기 복수 개의 핀들 중 일부의 핀들과 전기적으로 연결된다. 상기 DCB는 상기 복수 개의 핀들 중 나머지 핀들 및 상기 PCB의 해당 부분과 전기적으로 연결된다. 상기 리드 프레임과 상기 PCB 사이, 상기 리드 프레임과 상기 DCB 사이 그리고 상기 PCB와 상기 DCB 사이 중 적어도 하나는 구조적으로 분리되어 있으며, 상기 전기적으로 서로 연결하는 와이어의 두께, 와이어의 개수 및 와이어의 재질 중 적어도 하나를 조절하여 상기 리드 프레임, 상기 PCB 및 상기 DCB를 구조적으로 연결한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 특히 전력용 반도체 소자를 포함하는 반도체 패키지에 관한 것이다.
전력용 반도체 소자를 포함하는 반도체 장치의 패키지에는, 전력용 반도체 소자로부터 발생하는 열을 패키지의 외부로 방출하기 위한 DCB(Direct Copper Bond) 기판 및 신호를 처리하는 회로가 구현된 PCB(Printed Circuit Board)가 포함된다.
전력용 반도체 소자를 포함하는 반도체 장치에 대한 패키지 공정이 진행되는 동안 상기 PCB 및 상기 DCB는 패키지를 구성하는 다른 구성요소인 리드 프레임(lead frame)과 전기적 및 구조적으로 연결되어 있어야 한다.
본 발명이 해결하고자 하는 기술적 과제는, PCB, DCB 및 리드 프레임의 전기적 연결에 사용되는 와이어와 동일 또는 별도의 와이어를 이용하여 PCB, DCB 및 리드 프레임들의 구조적 연결을 구현한 반도체 패키지를 제공하는 것에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일면(one aspect)에 따른 반도체 패키지는, 리드 프레임, PCB 및 DCB를 포함한다. 상기 리드 프레임은 복수 개의 핀들을 포함한다. 상기 PCB는 상기 복수 개의 핀들 중 일부의 핀들과 전기적으로 연결된다. 상기 DCB는 상기 복수 개의 핀들 중 나머지 핀들 및 상기 PCB의 해당 부분과 전기적으로 연결된다. 상기 리드 프레임과 상기 PCB 사이, 상기 리드 프레임과 상기 DCB 사이 그리고 상기 PCB와 상기 DCB 사이 중 적어도 하나는 구조적으로 분리되어 있으며, 상기 전기적으로 서로 연결하는 와이어의 두께, 와이어의 개수 및 와이어의 재질 중 적어도 하나를 조절하여 상기 리드 프레임, 상기 PCB 및 상기 DCB를 구조적으로 연결한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일면(another aspect)에 따른 반도체 패키지는, 리드 프레임, PCB 및 DCB를 포함한다. 상기 리드 프레임은 복수 개의 핀들을 포함한다. 상기 PCB는 상기 복수 개의 핀들 중 일부의 핀들과 전기적으로 연결된다. 상기 DCB는 상기 복수 개의 핀들 중 나머지 핀들 및 상기 PCB의 해당 부분과 전기적으로 연결된다. 상기 리드 프레임과 상기 PCB 사이, 상기 리드 프레임과 상기 DCB 사이 그리고 상기 PCB와 상기 DCB 사이 중 적어도 하나는 구조적으로 분리되어 있으며, 상기 DCB와 상기 리드 프레임 그리고 상기 PCB와 상기 리드 프레임은 이들을 전기적으로 연결하는 와이어의 두께, 와이어의 개수 및 와이어의 종류를 조절함으로써 구조적으로 연결되며, 상기 PCB와 상기 DCB는 이들을 전기적으로 연결하는 와이어 이외의 별도의 더미 와이어(dummy wire)에 의해 구조적으로 연결된다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지는 전기적 연결에 사용되는 와이어를 구조적 연결에도 사용함으로써, 구조적 연결을 위해 종래의 공정에서 필수적으로 수행하여야 했던 PCB와 리드 프레임 사이 그리고 DCB와 리드 프레임 사이의 납땜 공정을 하지 않아도 되는 장점이 있다.
납땜 공정을 수행하지 않아도 되므로 공정이 단순화되고 결국 조립공간 및 공정수행시간도 감소시킬 수 있는 장점이 있다.
마지막으로 와이어를 이용하여 전기적 연결과 구조적 연결을 동시에 수행할 수 있으므로 패키지 내부도 효율적으로 배치할 수 있는 장점이 있다.
도 1은 본 발명에 따른 반도체 패키지의 평면도이다.
도 2는 도 1에 도시된 반도체 패키지의 단면도(A-A')이다.
도 3은 IGBT의 등가 회로도이다.
도 4는 IGBT를 나타내는 표시이다.
도 5는 IGBT의 수직 단면도이다.
도 6은 고전력 스위칭용 반도체 소자가 포함된 패키지의 수직 단면도이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명의 핵심 아이디어는 전력 반도체 소자가 포함된 반도체 장치의 패키지를 구성하는 리드 프레임, PCB 및 DCB들 사이의 전기적 연결에 사용되는 와이어를 구조적 연결에도 사용하는 것이다.
도 1은 본 발명에 따른 반도체 패키지의 평면도이다.
도 2는 도 1에 도시된 반도체 패키지의 단면도(A-A')이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 반도체 패키지(100)는 리드 프레임(110_1, 110_2), PCB(120) 및 DCB(130)를 포함한다. 리드 프레임(110_1, 110_2)은 복수 개의 저전력 신호가 입출력되는 핀(110_2)들과 고전력 전압이 인가되는 핀(110_1)들을 포함하는 개념으로 이하의 설명에서는 핀의 개념과 혼용된다. PCB(120)에는 일정한 기능을 수행하는 회로를 구성하는 수동소자들 및 반도체 집적회로가 설치되어 있고, DCB(130)에는 반도체 소자들(150)이 설치되어 있다.
여기서 반도체 소자는 일반적인 반도체 소자일 수도 있지만, 고전력 스위칭용 반도체 소자, 전력용 다이오드 및 전력 모스 트랜지스터(MOSFET)와 같은 전력용 반도체 소자를 포함한다. 수동소자들로 이루어지는 회로의 일정한 노드들과 반도체 소자들(150) 사이의 전기적 연결은 와이어들(140, 도 2)을 통하여 실현된다. 본 발명에서는 전기적 연결을 실현하는 와이어들을 리드 프레임(110_1, 1010_2), PCB(120) 및 DCB(130)의 구조적 연결을 달성하는데도 사용할 것을 제안한다.
도 1에서 와이어(140)는 두께가 다르게 도시되어 있는데, 이는 와이어의 물리적 두께가 다른 것을 의미한다. 이하의 설명에서는 동일한 종류의 와이어를 사용하는 것으로 설명하겠지만, 서로 다른 종류의 와이어를 사용하여 본 발명을 실시하는 것도 본 발명의 권리범위에 속한다.
도 1을 참조하면, 두께가 두꺼운 와이어(142, 도 1) 및 두께가 가는 와이어(141, 도 1)는 전기적 연결뿐만 아니라 구조적 연결에도 사용된다는 것을 알 수 있다. 동일한 노드를 전기적으로 연결하는 와이어의 두께 및 개수는 해당 지점들 사이에 흐르는 전류의 양에 따라 결정된다. 더미 와이어(143, 도 1)는, 다른 복수 개의 와이어들(141, 142)에 선택적으로 추가되는 것으로서, 두 지점 사이의 전기적 연결에는 사용하지 않고 구조적 연결에만 사용하는 와이어이다. 더미 와이어(143)의 재질은 다른 와이어들(141, 142)과 동일한 재질로 구현할 수도 있지만 다른 재질로 구현하는 것도 가능하다. 또한 동일한 지점을 연결하는 더미 와이어(143)의 개수 및 두께는 필요에 따라 결정하면 된다.
일반적으로 전기적 연결을 위한 와이어로는 알루미늄 와이어와 알루미늄과 금을 혼합한 와이어가 사용된다. 본 발명에서도 상기 2가지의 와이어 중 하나를 선택하여 사용하는 것이 가능하지만, 알루미늄 와이어를 사용하는 것이 금과 알루미늄을 혼합한 와이어를 사용하는 것에 비해 구조적 연결의 강도가 상대적으로 클 것이다.
도 1을 참조하면, 고전력 스위칭용 반도체 소자가 장착된 DCB(130)와 전기적으로 연결된 하부의 핀들(110_1)과 PCB(120)에 설치된 회로소자들의 입출력신호의 송수신 통로가 되는 상부의 핀들(110_2)의 개수 및 두께가 다르게 되어있다. 이는 PCB(120)와 연결되어 상부의 핀(110_2)으로 입출력되는 신호의 크기 즉 전력은 낮고 DCB(130)와 연결되어 하부의 핀(110_1)으로부터 공급되는 전력은 높다는 점을 고려한 것이다. 또한 전력용으로 사용되는 핀들(110_1)의 개수가 소신호들의 입출력으로 사용되는 핀들(110_2)의 개수에 비해 적다는 점도 반영되었다. 도 2에 도시된 핀(160)은 도 1에 도시된 핀(160)을 일정한 각도로 절곡시킨 것이다.
리드 프레임(110_1, 110_2), PCB(120) 및 DCB(130)의 위치는 몰딩 컴파운드(molding compound)에 의해 하나로 조립됨으로써 고정될 것이다.
DCB(130)에 포함되는 고전력 스위칭용 반도체 소자, 전력용 다이오드 및 전력 모스 트랜지스터(MOSFET)와 같은 전력용 반도체 소자 중 발명의 이해를 돕기 위하여 고전력 스위칭용 반도체 소자IGBT(Insulated Gate Bipolar Transistor)에 대하여 설명한다.
IGBT는 는 스위칭 속도가 빠르고 스위칭 되는 전력의 손실이 적다.
도 3은 IGBT의 등가 회로도이다.
도 4는 IGBT를 나타내는 표시이다.
도 5는 IGBT의 수직 단면도이다.
도 3을 참조하면 IGBT의 등가 회로(Equivalent Circuit)는 바이폴라 트랜지스터(bipolar transistor)와 모스트랜지스터(metal oxide silicon field effect transistor)의 장점을 조합한 트랜지스터라는 것을 알 수 있다. 도 3과 도 5를 대비하면, 바이폴라 트랜지스터와 모스트랜지스터가 연결되는 구조를 쉽게 이해할 수 있다.
IGBT의 컬렉터(C)부분이 DCB(130)와 접합 될 때, IGBT의 컬렉터(C)부분이 DCB(130)와 물리적으로 연결될 뿐만 아니라 전기적으로도 연결된다. 따라서 IGBT의 컬렉터(C)와 전기적으로 연결하고자 하는 경우 DCB(130)에 전기적으로 연결하면 된다.
도 1 및 도 2를 참조하면, PCB(120)는 상부의 리드 프레임(110_2)과 구조적으로 연결되어 있고 DCB(130)는 리드 프레임(110_1, 110_2)과 구조적으로 분리되어 있는 것으로 도시되어 있다. 그러나 이는 예를 들어 설명하기 위한 것으로 본 발명은 DCB(130)와 하부 리드 프레임(110_1)이 분리되어 있는 경우 이외에도 PCB(120)가 상부 리드 프레임(110_1)과 분리되어 있는 경우도 포함한다.
본 발명의 효과를 설명하기 위하여 이하에서는 종래의 패키지에 대하여 설명한다.
도 6은 고전력 스위칭용 반도체 소자가 포함된 패키지의 수직 단면도이다.
도 6을 참조하면, DCB 및 PCB는 리드 프레임과 구조적으로 각각 연결되어 있다. DCB 및 PCB을 리드 프레임에 구조적으로 연결하는 방법은 이들을 납땜하는 것인데, 일반적으로 납땜 공정을 위한 공간이 필요하고 납땜 공정에 필요한 시간을 감안한다면, 납땜 공정을 없애는 것이 조립 공정의 단순화 및 조립 공정에 필요한 공간의 최적화에 도움이 될 것이다.
본 발명에서는 PCB, DCB와 리드 프레임의 구조적 연결을 달성하기 위하여 복잡하고 환경에도 좋지 않은 납땜 공정을 없애는 대신, 종래의 조립 공정에 포함되어 있는 와이어링 공정에서 와이어의 두께 및 와이어의 개수를 변경하는 단순한 작업의 변경을 수행하도록 하였다.
이렇게 함으로써, 공정의 단순화 및 공정 비용을 절감할 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
100: 반도체 패키지 110_1, 110_2: 리드 프레임(핀)
120: PCB 130: DCB
141, 142, 143: 와이어 150: 반도체 장치 (chip)

Claims (11)

  1. 복수 개의 핀(pin)들을 포함하는 리드 프레임(lead frame);
    상기 복수 개의 핀들 중 일부의 핀들과 전기적으로 연결되는 PCB(Printed Circuit Board); 및
    상기 복수 개의 핀들 중 나머지 핀들 및 상기 PCB의 해당 부분과 전기적으로 연결되는 DCB(Direct Copper Bond)를 포함하며,
    상기 리드 프레임과 상기 PCB 사이, 상기 리드 프레임과 상기 DCB 사이 그리고 상기 PCB와 상기 DCB 사이 중 적어도 하나는 구조적으로 분리되어 있으며,
    상기 전기적으로 서로 연결하는 와이어의 두께, 와이어의 개수 및 와이어의 재질 중 적어도 하나를 조절하여 상기 리드 프레임, 상기 PCB 및 상기 DCB를 구조적으로 연결하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 와이어의 재질은 알루미늄인 반도체 패키지.
  3. 제2항에 있어서, 상기 DCB에는,
    전력용 반도체 소자가 부착되는 반도체 패키지.
  4. 제3항에 있어서, 상기 전력용 반도체 소자는,
    IGBT(Insulated Gate Bipolar Transistor), 전력용 다이오드 및 전력용 모스 트랜지스터 중 하나인 반도체 패키지.
  5. 제1항에 있어서,
    상기 리드 프레임, 상기 PCB 및 상기 DCB의 위치는 몰딩 컴파운드에 의해 하나로 조립됨으로써 고정되는 반도체 패키지.
  6. 복수 개의 핀을 포함하는 리드 프레임;
    상기 복수 개의 핀들 중 일부의 핀들과 전기적으로 연결되는 PCB; 및
    상기 복수 개의 핀들 중 나머지 핀들 및 상기 PCB의 해당 부분과 전기적으로 연결되는 DCB를 포함하며,
    상기 리드 프레임과 상기 PCB 사이, 상기 리드 프레임과 상기 DCB 사이 그리고 상기 PCB와 상기 DCB 사이 중 적어도 하나는 구조적으로 분리되어 있으며,
    상기 DCB와 상기 리드 프레임 그리고 상기 PCB와 상기 리드 프레임은 이들을 전기적으로 연결하는 와이어의 두께, 와이어의 개수 및 와이어의 종류를 조절함으로써 구조적으로 연결되며,
    상기 PCB와 상기 DCB는 이들을 전기적으로 연결하는 와이어 이외의 별도의 더미 와이어(dummy wire)에 의해 구조적으로 연결되는 반도체 패키지.
  7. 제6항에 있어서, 상기 별도의 더미 와이어는,
    상기 전기적으로 연결하는 와이어와 재질은 동일한 반도체 패키지.
  8. 제7항에 있어서, 상기 와이어의 재질은,
    알루미늄인 반도체 패키지.
  9. 제6항에 있어서, 상기 DCB에는,
    전력용 반도체 소자가 부착되는 반도체 패키지.
  10. 제9항에 있어서, 상기 전력용 반도체 소자는,
    IGBT, 전력용 다이오드 및 전력 모스 트랜지스터 중 하나인 반도체 패키지.
  11. 제6항에 있어서,
    상기 리드 프레임, 상기 PCB 및 상기 DCB의 위치는 몰딩 컴파운드에 의해 하나로 조립됨으로써 고정되는 반도체 패키지.
KR1020110023645A 2011-03-17 2011-03-17 반도체 패키지 KR101231792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110023645A KR101231792B1 (ko) 2011-03-17 2011-03-17 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110023645A KR101231792B1 (ko) 2011-03-17 2011-03-17 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20120105920A true KR20120105920A (ko) 2012-09-26
KR101231792B1 KR101231792B1 (ko) 2013-02-08

Family

ID=47112700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110023645A KR101231792B1 (ko) 2011-03-17 2011-03-17 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101231792B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882428A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 塑封式ipm模块安装结构
CN104900541A (zh) * 2014-03-03 2015-09-09 西安永电电气有限责任公司 一种塑封式ipm可调节焊接工装及其使用方法
CN109616420A (zh) * 2018-11-21 2019-04-12 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN109756127A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121845A (zh) 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装
KR102481099B1 (ko) 2020-09-08 2022-12-27 제엠제코(주) 복합 반도체 패키지 제조방법
KR102272112B1 (ko) 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3843185B2 (ja) * 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR101505552B1 (ko) * 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882428A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 塑封式ipm模块安装结构
CN104900541A (zh) * 2014-03-03 2015-09-09 西安永电电气有限责任公司 一种塑封式ipm可调节焊接工装及其使用方法
WO2015131481A1 (zh) * 2014-03-03 2015-09-11 西安永电电气有限责任公司 一种塑封式ipm可调节焊接工装及其使用方法
CN109756127A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
CN109756127B (zh) * 2017-11-02 2020-11-20 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
CN109616420A (zh) * 2018-11-21 2019-04-12 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组

Also Published As

Publication number Publication date
KR101231792B1 (ko) 2013-02-08

Similar Documents

Publication Publication Date Title
KR101231792B1 (ko) 반도체 패키지
US9842797B2 (en) Stacked die power converter
US20120228696A1 (en) Stacked die power converter
JP6520437B2 (ja) 半導体装置
US20180138828A1 (en) Semiconductor module
US9468087B1 (en) Power module with improved cooling and method for making
US7592688B2 (en) Semiconductor package
US10256640B2 (en) Semiconductor device
US10698021B2 (en) Device including a compound semiconductor chip
US20140118956A1 (en) All-in-one power semiconductor module
KR20150140600A (ko) 전력용 반도체장치
US20140210061A1 (en) Chip arrangement and chip package
JP7320083B2 (ja) パワーエレクトロニクス用のパッケージ
US8614503B2 (en) Common drain exposed conductive clip for high power semiconductor packages
US9991183B2 (en) Semiconductor component having inner and outer semiconductor component housings
US9655265B2 (en) Electronic module
US20180301398A1 (en) SMD Package
WO2019171804A1 (ja) 半導体装置
JP6727328B2 (ja) 半導体モジュール
JP2016001644A (ja) 半導体モジュール
JP2013187266A (ja) リードフレーム及び半導体モジュール
US9648776B2 (en) Electronic module, electronic system and method of manufacturing the same
KR20210115821A (ko) 반도체 패키지용 연결장치 및 그 제조방법
JP2013207168A (ja) 半導体モジュール
CN117174706A (zh) 半桥电路封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 8