CN114121845A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN114121845A
CN114121845A CN202110612372.XA CN202110612372A CN114121845A CN 114121845 A CN114121845 A CN 114121845A CN 202110612372 A CN202110612372 A CN 202110612372A CN 114121845 A CN114121845 A CN 114121845A
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
semiconductor
semiconductor package
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110612372.XA
Other languages
English (en)
Inventor
崔伦华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jmj Korea Co ltd
Original Assignee
Jmj Korea Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jmj Korea Co ltd filed Critical Jmj Korea Co ltd
Publication of CN114121845A publication Critical patent/CN114121845A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装，包括：一个以上的第1基板(110)，其形成有电性图案；一个以上的第1半导体芯片(120)，其在所述第1基板上安装；一个以上的第2基板(130)，其分别与一个以上的所述第1基板(110)及一个以上的所述第1半导体芯片(120)电性连接；一个以上的第2半导体芯片(140)，其在所述第2基板(130)上安装，而与一个以上的所述第1基板(110)电性连接；及封止材料(150)，其包裹所述第1半导体芯片(120)及所述第2半导体芯片(140),并且，通过在所述第1半导体芯片(120)上面与所述第2半导体芯片(140)下面之间介入形成的绝缘层(145)电性地绝缘，而使得所述第1半导体芯片(120)和所述第2半导体芯片(140)形成垂直层积结构，由此，聚集多个半导体芯片而实现封装的小型化及多功能化。

Description

半导体封装
技术领域
本发明涉及一种在执行不同功能的半导体芯片之间介入形成绝缘层而电性地绝缘形成层积结构，由此，聚集多个半导体芯片而实现封装的小型化及多功能化的半导体封装。
背景技术
一般而言，半导体封装是将一个以上的半导体芯片搭载于引线框或印刷电路基板上并通过密封树脂密封制造后，在主机板或印刷电路基板上安装使用。
并且，随着电子设备的高速化、大容量化及高集成化，需要适用于电子设备的电力元件实现小型化、轻量化及多功能化。
因此，提供了一种在一个半导体芯片上聚集多个功率用半导体芯片和控制用半导体芯片的功率模块封装。
作为与其有关的先行技术，公开了韩国登录专利公报第10-1505552号，以往的复合半导体封装及其制造方法，包括：第1封装100'，第2封装200'，及将第1封装100'与第2封装200'电性连接的连接部件310'，并且，在连接部件310'上安装第2封装200'，连接部件310'通过Al或Au金属线343'与封装基板110'的上部导电膜113'电性连接，或与半导体芯片120'电性连接，并且，第1引线341'与封装基板110'的上部导电膜113'通过焊料电性连接，第2引线345'通过焊料与连接部件310'电性连接，从而，能够在功率模块封装内安装小型封装。
但，将封装相互连接时，通过金属线电性地连接而使得封装形成小型化方面存在限制，并且，因冷却半导体芯片的发热时的结构性限制，存在无法确保结构稳定性和热性稳定性的问题。
【先行技术文献】
【专利文献】
(专利文献0001)韩国登录专利公报第10-1208332号(半导体封装用夹子结构及利用其的半导体封装,2012.12.05)
(专利文献0002)韩国登录专利公报第10-1008534号(功率用半导体模块封装及其制造方法，2011.01.14)
(专利文献0003)韩国登录专利公报第10-1231792号(半导体封装,2013.02.08)
(专利文献0004)韩国登录专利公报第10-1505552号(复合半导体封装及其制造方法,2015.03.24)
发明内容
发明要解决的技术问题
本发明要解决的技术问题是提供一种半导体封装，在执行不同功能的半导体芯片之间介入形成绝缘层而电性地绝缘形成层积结构，聚集多个半导体芯片而实现封装的小型化及多功能化。
解决问题的技术方案
为了实现上述的目的，本发明提供一种半导体封装，包括：一个以上的第1基板，其形成有电性图案；一个以上的第1半导体芯片，其在所述第1基板上安装；一个以上的第2基板，其分别与一个以上的所述第1基板及一个以上的所述第1半导体芯片电性连接；一个以上的第2半导体芯片，其在所述第2基板上安装，而与一个以上的所述第1基板电性连接；及封止材料，其包裹所述第1半导体芯片及所述第2半导体芯片,并且，通过在所述第1半导体芯片上面与所述第2半导体芯片下面之间介入形成的绝缘层电性地绝缘。
在此，所述第1基板为由金属材质形成的引线框。
并且，所述引线框包括：一个以上的衬垫，其安装所述第1半导体芯片；一个以上的内引线，其与所述第2半导体芯片电性连接；外引线，其从所述内引线延伸而向所述封止材料外侧裸露，接收电信号。
并且，所述第1基板包括一个以上的金属层和一个以上的绝缘层。
并且，所述第1半导体芯片为IGBT、MOSFET或二极管。
并且，在与一个以上的所述第1半导体芯片电性连接的所述第2基板的金属层与一个以上的所述第2半导体芯片的下面之间介入形成一个以上的绝缘层。
并且，所述第2基板为形成有一个以上的绝缘层的绝缘基板。
并且，所述绝缘基板为形成有一个以上的金属层的陶瓷绝缘基板或PCB。
并且，所述第2基板为金属夹子，在所述金属夹子与所述第2半导体芯片之间介入形成有绝缘层。
并且，所述绝缘层的绝缘材质为包含环氧基成分的浆料，并且，在100℃以上的温度热硬化而形成。
并且，所述绝缘层的绝缘材质以薄片形态介入形成于所述金属夹子与所述第2半导体芯片之间。
并且，所述绝缘层的绝缘材质首先粘接在所述第2半导体芯片的下面，然后粘接在所述金属夹子。
并且，在所述第2半导体芯片的上面电性连接5个以上的端子。
并且，所述第2半导体芯片为HVIC或LVIC电路。
并且，所述第2半导体芯片下面的表面包含Si成分80％以上。
并且，所述第1半导体芯片的上面或下面的最外廓金属层包含Ag成分或Au成分80％以上。
并且，一个以上的所述第1半导体芯片下面与所述第1基板通过焊料系列的材质电性连接。
并且，所述第2半导体芯片通过以超音波焊接结合的金属材质与所述第1基板电性连接。
并且，所述金属材质的超音波焊接时，向所述第2半导体芯片施加100℃以上的温度而电性连接。
并且，所述第2半导体芯片通过焊接结合的金属材质与所述第1基板电性连接。
并且，所述第1基板的至少一部分向所述封止材料的上面或下面裸露。
并且，所述绝缘层的厚度为10μm至400μm。
并且，向所述封止材料外部裸露的所述外引线的螺距为1mm以上。
并且，通过所述封止材料模制的所述第1基板的最上位表面以Ag,Au或Ni镀敷，镀敷面积的和为2mm*2mm以上。
发明的效果
根据本发明，具有如下效果：在执行不同功能的半导体芯片之间介入形成绝缘层而电性地绝缘形成层积结构，聚集多个半导体芯片而实现封装的小型化及多功能化，并且，有效地冷却从层积结构的半导体发生的发热，而提供热性稳定性。
附图说明
图1示例根据以往技术的半导体封装用夹子结构及利用其的半导体封装；
图2分别表示根据本发明的实施例的半导体封装的立体图；
图3表示图2的半导体封装的内部结构；
图4表示图3的半导体封装的截面结构；
图5表示图2的半导体封装的分解立体图；
图6至图9分别表示图2的半导体封装的制造工艺。
附图标记说明
110:第1基板 111:衬垫
112:内引线 113:外引线
120:第1半导体芯片 121:焊料系列的材质
130:第2基板 131:导电性粘接剂
140:第2半导体芯片 145:绝缘层
146:金属线 150:封止材料
具体实施方式
以下，参照附图详细说明本发明的实施例，以便本发明的技术领域的普通技术人员容易实施。本发明可以各种不同的形态实施，并非限定于在此说明的实施例。
本发明的实施例的半导体封装，包括：一个以上的第1基板110，其形成有电性图案；一个以上的第1半导体芯片120，其在第1基板110上安装；一个以上的第2基板130，其分别与一个以上的第1基板110及一个以上的第1半导体芯片120电性连接；一个以上的第2半导体芯片140，其在第2基板130上安装，而与一个以上的第1基板110电性连接；及封止材料150，其包裹第1半导体芯片120及第2半导体芯片140，并且，通过在第1半导体芯片120上面与第2半导体芯片140下面之间介入形成的绝缘层145电性地绝缘，使得第1半导体芯片120和第2半导体芯片140形成垂直层积结构，从而，将多个半导体芯片聚集而实现封装的小型化及多功能化。
以下，参照图2至图9详细说明上述的结构的半导体封装。
首先，第1基板110由形成有电性图案的一个以上形成，在第1基板110的上端安装有第1半导体芯片120。
在此，第1基板110为由金属材质形成的引线框(lead frame)，如图2至图5所示，引线框包括：一个以上的衬垫111，其安装第1半导体芯片120；一个以上的内引线(innerlead)112，其与第2半导体芯片140电性连接；外引线(outer lead)113，其从内引线112延伸向封止材料150外侧裸露而接收电信号。
并且，内引线112及外引线113为了与邻接的其他内引线112及外引线113绝缘而隔着间隙地形成图案，并且，衬垫111的一部分由内引线112弯曲延伸形成而与第1半导体芯片120电性连接。
并且，虽未图示，第1基板110可包括一个以上的金属层和一个以上的绝缘层。
并且，向封止材料150外部露出的外引线113的螺距形成1mm以上，而能够确保用于提供外部信号的稳定的连接性。
并且，在通过封止材料150模制而位于内部的第1基板110的最上位表面镀敷Ag,Au或Ni，并且，镀敷面积的和形成2mm*2mm以上，从而，能够确保与在第1基板110上端安装的第1半导体芯片120的良好的导电性及导热性。
然后，第1半导体芯片120由一个以上形成，在第1基板110上安装而与第1基板110电性连接。
并且，第1半导体芯片120的上面或下面的最外廓金属层包括Ag成分或Au成分80％以上，从而，能够确保向与第1半导体芯片120的上面电性连接的第2基板130或与下面电性连接的第1基板110的良好导电性和导热性。
并且，如图4及图5所示,一个以上的第1半导体芯片120下面与第1基板110可通过焊料系列的材质121电性连接。
然后，第2基板130形成一个以上，分别与一个以上的第1基板110及一个以上的第1半导体芯片120电性连接。
例如，参照图3及图5，第2基板130在第1基板110及第1半导体芯片120上部层积形成，第2基板130的底面与下部的第1基板110和第1半导体芯片120相对地以既定高度突出形成而分别电性连接，并且，如图3中扩大图示，第2基板130的底面一侧与第1基板110接触而电性连接，另一侧与第1半导体芯片120接触而电性连接。
并且，第2基板130可为形成有一个以上的绝缘层的绝缘基板，并且，绝缘基板可为形成有一个以上的金属层的通过直接敷铜(Direct Bonded Copper)或活性金属钎焊(Active Metal Brazing)的制造工艺生成的陶瓷绝缘基板或PCB。
或者，第2基板130为金属夹子，在金属夹子与第2半导体芯片140之间介入形成有绝缘层145。
在此，形成绝缘层145的绝缘材质为包括环氧基成分的浆料，可在100℃以上的温度下将浆料热硬化而形成绝缘层145，并且，如图8的a及b所示，先将绝缘材质粘接在第2半导体芯片140的下面，然后粘接在金属夹子形态的第2基板130。
或者，绝缘材质为薄片形态而在金属夹子与第2半导体芯片140之间介入而形成绝缘层145。
然后，第2半导体芯片140被安装在第2基板130上而与一个以上的第1基板110电性连接。
在此，借助于在第1半导体芯片120上面与第2半导体芯片140下面之间介入形成的绝缘层145电性地绝缘，第1半导体芯片120可为转换元件的绝缘栅门极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)或二极管，并且，第2半导体芯片140可为控制集成电路的高压集成电路(High-Voltage IC)或低压集成电路(Low-VoltageIC)，从而，第1半导体芯片120和第2半导体芯片140在相同的空间层积并通过绝缘层145电性地绝缘而执行相互不同的功能。
例如，如图4中扩大图示，与一个以上的第1半导体芯片120电性连接的第2基板130的金属层与一个以上的第2半导体芯片140的下面之间介入形成有绝缘层145,从而，第2半导体芯片140和与第1半导体芯片120电性连接的第2基板130通过绝缘层145维持绝缘状态。
在此，绝缘层145的厚度形成10μm至400μm，为了确保与第2基板130的绝缘性，形成最小10μm以上，并且，为了确保小型化的层积结构，可形成最大400μm以下。
并且，参照图3，在第2半导体芯片140的上面电性连接5个以上端子，例如金属线146，并且，第2半导体芯片140下面的表面包含Si成分80％以上，而能够提供良好的强度和热性稳定性和绝缘性。
并且，第2半导体芯片140可通过超音波焊接的金属材质与第1基板110电性连接,并且，在进行金属材质的超音波焊接时向第2半导体芯片140施加100℃以上的温度而电性地连接。
或者,第2半导体芯片140可通过焊接结合的金属材质与第1基板110电性连接。
例如，第2半导体芯片140可与第1基板110通过金属线146电性连接。
然后，如图2所示，封止材料150将第1半导体芯片120及第2半导体芯片140包裹进行保护。
并且，虽未图示，第1基板110的至少一部分向封止材料150的上面或下面裸露地形成，而将因第1半导体芯片120的驱动引起的发热第1基板110向封止材料150外部传送，并借助于另外的散热设备进行冷却，从而，提供热稳定性。
图6至图9分别表示图2的半导体封装的制造工艺，参照其简略说明半导体封装的制造工艺。
首先，参照图6的a,准备形成有衬垫111和内引线112和外引线113的电性图案的一个以上的第1基板110。
然后，参照图6的b，通过焊料系列的材质121将一个以上的第1半导体芯片120下面与第1基板110进行电性连接。
然后，参照图7的a,介入形成导电性粘接剂131而使得第2基板130分别与一个以上的第1基板110及一个以上的第1半导体芯片120电性连接，由此，在第1半导体芯片120上层积第2基板130。
然后，在第2基板130上介入绝缘层145而安装第2半导体芯片140，由此，形成第1半导体芯片120和第2半导体芯片140的垂直方向的层积结构。
然后，将第2半导体芯片140的上面与第1基板110的内引线112通过金属线146进行电性连接。
最终，模制封止材料150将第1半导体芯片120及第2半导体芯片140包裹进行保护。
由此，通过上述的半导体封装的构成，在执行不同功能的半导体芯片之间介入形成绝缘层而电性地绝缘后形成层积结构，聚集多个半导体芯片实现封装的小型化及多功能化，并且，能够有效地冷却从层积结构的半导体发生的发热，提供热性稳定性。
以上，参照附图中表示的实施例说明了本发明。但，本发明并非限定于此，本发明的技术领域的普通技术人员可进行与本发明均等的范围内的各种变形例或其他实施例。因此，本发明的真正的保护范围应当通过权利要求范围而定义。

Claims (24)

1.一种半导体封装，其特征在于，包括：
一个以上的第1基板，其形成有电性图案；
一个以上的第1半导体芯片，其在所述第1基板上安装；
一个以上的第2基板，其分别与一个以上的所述第1基板及一个以上的所述第1半导体芯片电性连接；
一个以上的第2半导体芯片，其在所述第2基板上安装，而与一个以上的所述第1基板电性连接；及
封止材料，其包裹所述第1半导体芯片及所述第2半导体芯片,
并且，通过在所述第1半导体芯片上面与所述第2半导体芯片下面之间介入形成的绝缘层电性地绝缘，而使得所述第1半导体芯片和所述第2半导体芯片形成层积结构。
2.根据权利要求1所述的半导体封装，其特征在于，
所述第1基板为由金属材质形成的引线框。
3.根据权利要求2所述的半导体封装，其特征在于，
所述引线框包括：
一个以上的衬垫，其安装所述第1半导体芯片；
一个以上的内引线，其与所述第2半导体芯片电性连接；
外引线，其从所述内引线延伸而向所述封止材料外侧裸露，接收电信号。
4.根据权利要求1所述的半导体封装，其特征在于，
所述第1基板包括一个以上的金属层和一个以上的绝缘层。
5.根据权利要求1所述的半导体封装，其特征在于，
所述第1半导体芯片为IGBT、MOSFET或二极管。
6.根据权利要求1所述的半导体封装，其特征在于，
在与一个以上的所述第1半导体芯片电性连接的所述第2基板的金属层与一个以上的所述第2半导体芯片的下面之间介入形成一个以上的绝缘层。
7.根据权利要求1所述的半导体封装，其特征在于，
所述第2基板为形成有一个以上的绝缘层的绝缘基板。
8.根据权利要求7所述的半导体封装，其特征在于，
所述绝缘基板为形成有一个以上的金属层的陶瓷绝缘基板或PCB。
9.根据权利要求1所述的半导体封装，其特征在于，
所述第2基板为金属夹子，在所述金属夹子与所述第2半导体芯片之间介入形成有绝缘层。
10.根据权利要求9所述的半导体封装，其特征在于，
所述绝缘层的绝缘材质为包含环氧基成分的浆料，并且，在100℃以上的温度热硬化而形成。
11.根据权利要求9所述的半导体封装，其特征在于，
所述绝缘层的绝缘材质以薄片形态介入形成于所述金属夹子与所述第2半导体芯片之间。
12.根据权利要求9所述的半导体封装，其特征在于，
所述绝缘层的绝缘材质首先粘接在所述第2半导体芯片的下面，然后粘接在所述金属夹子。
13.根据权利要求1所述的半导体封装，其特征在于，
在所述第2半导体芯片的上面电性连接5个以上的端子。
14.根据权利要求1所述的半导体封装，其特征在于，
所述第2半导体芯片为HVIC或LVIC电路。
15.根据权利要求1所述的半导体封装，其特征在于，
所述第2半导体芯片下面的表面包含Si成分80％以上。
16.根据权利要求1所述的半导体封装，其特征在于，
所述第1半导体芯片的上面或下面的最外廓金属层包含Ag成分或Au成分80％以上。
17.根据权利要求1所述的半导体封装，其特征在于，
一个以上的所述第1半导体芯片下面与所述第1基板通过焊料系列的材质电性连接。
18.根据权利要求1所述的半导体封装，其特征在于，
所述第2半导体芯片通过以超音波焊接结合的金属材质与所述第1基板电性连接。
19.根据权利要求18所述的半导体封装，其特征在于，
所述金属材质的超音波焊接时，向所述第2半导体芯片施加100℃以上的温度而电性连接。
20.根据权利要求1所述的半导体封装，其特征在于，
所述第2半导体芯片通过焊接结合的金属材质与所述第1基板电性连接。
21.根据权利要求1所述的半导体封装，其特征在于，
所述第1基板的至少一部分向所述封止材料的上面或下面裸露。
22.根据权利要求1所述的半导体封装，其特征在于，
所述绝缘层的厚度为10μm至400μm。
23.根据权利要求3所述的半导体封装，其特征在于，
向所述封止材料外部裸露的所述外引线的螺距为1mm以上。
24.根据权利要求1所述的半导体封装，其特征在于，
通过所述封止材料模制的所述第1基板的最上位表面以Ag,Au或Ni镀敷，镀敷面积的和为2mm*2mm以上。
CN202110612372.XA 2020-09-01 2021-06-02 半导体封装 Pending CN114121845A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200110808 2020-09-01
KR10-2020-0110808 2020-09-01

Publications (1)

Publication Number Publication Date
CN114121845A true CN114121845A (zh) 2022-03-01

Family

ID=80359353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110612372.XA Pending CN114121845A (zh) 2020-09-01 2021-06-02 半导体封装

Country Status (2)

Country Link
KR (1) KR102552424B1 (zh)
CN (1) CN114121845A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607759A (ja) * 1983-06-28 1985-01-16 Internatl Rectifier Corp Japan Ltd 半導体装置の製造方法
CN1164765A (zh) * 1996-03-06 1997-11-12 现代电子产业株式会社 半导体封装件
KR20020013287A (ko) * 2000-08-14 2002-02-20 마이클 디. 오브라이언 반도체패키지
US20030127736A1 (en) * 2002-01-04 2003-07-10 Kabushiki Kaisha Toshiba Stacked semiconductor package
KR20060005969A (ko) * 2004-07-14 2006-01-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US20060014364A1 (en) * 2004-06-30 2006-01-19 Nec Electronics Corporation Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
CN209843696U (zh) * 2018-03-13 2019-12-24 Jmj韩国株式会社 利用导电性金属结构体的半导体封装

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008534B1 (ko) 2003-02-20 2011-01-14 페어차일드코리아반도체 주식회사 전력용 반도체모듈패키지 및 그 제조방법
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101505552B1 (ko) 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
KR101208332B1 (ko) * 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101231792B1 (ko) 2011-03-17 2013-02-08 엘에스파워세미텍 주식회사 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607759A (ja) * 1983-06-28 1985-01-16 Internatl Rectifier Corp Japan Ltd 半導体装置の製造方法
CN1164765A (zh) * 1996-03-06 1997-11-12 现代电子产业株式会社 半导体封装件
KR20020013287A (ko) * 2000-08-14 2002-02-20 마이클 디. 오브라이언 반도체패키지
US20030127736A1 (en) * 2002-01-04 2003-07-10 Kabushiki Kaisha Toshiba Stacked semiconductor package
US20060014364A1 (en) * 2004-06-30 2006-01-19 Nec Electronics Corporation Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR20060005969A (ko) * 2004-07-14 2006-01-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
CN209843696U (zh) * 2018-03-13 2019-12-24 Jmj韩国株式会社 利用导电性金属结构体的半导体封装

Also Published As

Publication number Publication date
KR20220029345A (ko) 2022-03-08
KR102552424B1 (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
CN108447857B (zh) 三维空间封装结构及其制造方法
KR100454376B1 (ko) 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US9142473B2 (en) Stacked type power device module
US7859079B2 (en) Power semiconductor device
US10096562B2 (en) Power module package
JP5614286B2 (ja) 半導体装置及び電源回路
KR101519062B1 (ko) 반도체 소자 패키지
US20120075816A1 (en) Circuit device and method of manufacturing the same
US6857470B2 (en) Stacked chip package with heat transfer wires
KR20080031446A (ko) 회로 장치 및 그 제조 방법
KR100606295B1 (ko) 회로 모듈
EP3577684B1 (en) Power semiconductor module
WO2018084957A1 (en) Stacked electronics package and method of manufacturing thereof
JP2019071412A (ja) チップパッケージ
CN108346651B (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
US11024702B2 (en) Stacked electronic structure
CN110914975A (zh) 功率半导体模块
JP2002026067A (ja) 半導体装置及びその実装方法
CN114121845A (zh) 半导体封装
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2008017540A (ja) 超小型電力変換装置
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
JP2021082794A (ja) 電子部品および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination