CN113097186A - 一种功率芯片压接封装结构及其制造方法 - Google Patents

一种功率芯片压接封装结构及其制造方法 Download PDF

Info

Publication number
CN113097186A
CN113097186A CN202110476937.6A CN202110476937A CN113097186A CN 113097186 A CN113097186 A CN 113097186A CN 202110476937 A CN202110476937 A CN 202110476937A CN 113097186 A CN113097186 A CN 113097186A
Authority
CN
China
Prior art keywords
copper
plate
clad ceramic
multilayer pcb
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110476937.6A
Other languages
English (en)
Inventor
王亮
石浩
孙帅
陈陶
胡婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
Yantai Power Supply Co of State Grid Shandong Electric Power Co Ltd
Original Assignee
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
Yantai Power Supply Co of State Grid Shandong Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Global Energy Interconnection Research Institute, Yantai Power Supply Co of State Grid Shandong Electric Power Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202110476937.6A priority Critical patent/CN113097186A/zh
Publication of CN113097186A publication Critical patent/CN113097186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率芯片压接封装结构及其制造方法。功率芯片压接封装结构包括底板，底板上设置有多个IGBT芯片和多个覆铜陶瓷板；各个IGBT芯片和各个覆铜陶瓷板上均设置有金属柱，各金属柱的顶面位于同一水平面；柔性金属板，柔性金属板的底面覆盖并接触各金属柱的顶面；柔性金属板的顶面设置有多个辅助发射极引出端子，辅助发射极引出端子与柔性金属板电性接触；多层PCB板，多层PCB板位于柔性金属板上方，多层PCB板与多个辅助发射极引出端子电性接触；多层PCB板具有贯通多层PCB板的通孔；发射极电极，发射极电极位于多层PCB板上方，发射极电极具有多个压接臂，多个压接臂穿过多层PCB板的通孔与柔性金属板压接。

Description

一种功率芯片压接封装结构及其制造方法
技术领域
本发明涉及功率器件封装领域，具体涉及一种功率芯片压接封装结构及其制造方法。
背景技术
目前电力系统的大功率电力电子装置绝大多数都是采用硅电力电子器件，如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)芯片器件、晶闸管芯片器件、GTO(Gate Turn-Off thyristor，可关断晶闸管) 芯片器件等，来实现电能的控制和转换，由于硅电力电子器件受制于材料本身在耐压、工作温度等物理特性的限制，因此要想从根本上提高大功率电力电子装备的可靠性和稳定性，降低系统的总体损耗，提高能源的控制转换效率，需要研究开发更高耐压、更低功耗和耐高温的新型电力电子器件。碳化硅(Silicon Carbide，SiC)器件是目前为止技术最成熟、应用最广泛的第三代半导体电力电子器件之一，可以打破传统硅基器件的物理极限，具有电压等级高、通流能力大、损耗小、散热快等优点，可广泛应用于固态变压器、固态断路器等新型电力电子装备以及传统的FACTS和直流输电装备，将对电力系统的经济安全运行等方面产生重要影响，实现电网技术的革新。
但目前针对于IGBT芯片等高压的功率芯片的封装结构大多数仍然沿用硅基芯片的焊接封装型式，其封装参数显然不适用于SiC基的IGBT芯片等高压的功率芯片高关断速度、低损耗的需求，因此需针对高压的功率芯片研发新型封装结构。
发明内容
针对上述问题，本发明提供一种功率芯片压接封装结构及其制造方法，以适应IGBT芯片等高压功率芯片高关断速度、低损耗的需求。
本发明提供一种功率芯片压接封装结构，包括底板；底板上设置有多个IGBT芯片和多个覆铜陶瓷板；各个IGBT芯片各自与覆铜陶瓷板电连接；各个IGBT芯片和各个覆铜陶瓷板上均设置有金属柱，各金属柱的顶面位于同一水平面；柔性金属板，柔性金属板的底面覆盖并接触各金属柱的顶面；多层PCB板，多层PCB板位于柔性金属板上方，多层PCB板具有多个贯通多层PCB板的通孔；发射极电极，发射极电极位于多层PCB板上方，发射极电极具有多个压接臂，多个压接臂穿过多层PCB板的通孔与柔性金属板压接。
可选的，功率芯片压接封装结构还包括：管壳，管壳位于底板上，管壳包围多个IGBT芯片、多个覆铜陶瓷板、金属柱以及柔性金属板，管壳的一侧壁面具有开口；发射极电极与管壳相互接合，管壳、发射极电极和底板共同对多个IGBT芯片和多个覆铜陶瓷板实现全包围封装；多层PCB板的一端自管壳的开口处延伸出管壳。
可选的，压接臂为中空结构，压接臂内填充有弹性结构。
可选的，弹性结构包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成弹性结构。
可选的，多个IGBT芯片和多个覆铜陶瓷板的排布至少形成一个按以下方式排列的排布单元：多个IGBT芯片分为两组对称排列，每组IGBT芯片的侧部均设置有覆铜陶瓷板，两组IGBT芯片之间设置一中央覆铜陶瓷板，各IGBT芯片的栅极均与中央覆铜陶瓷板电连接。
可选的，中央覆铜陶瓷板包括两侧的连接部和位于两侧的连接部之间的散热支撑部，散热支撑部设置金属柱，连接部分别设置有栅极引出端子，栅极引出端子贯穿柔性金属板和多层PCB板的通孔，在多层PCB板的顶面与多层PCB板电性接触。
可选的，柔性金属板的顶面设置有多个辅助发射极引出端子，各辅助发射极引出端子分别与柔性金属板电性接触；多层PCB板与各辅助发射极引出端子电性接触；多个辅助发射极引出端子分别位于柔性金属板顶面对应IGBT芯片位置处，辅助发射极引出端子与柔性金属板电连接，并与多层 PCB板电连接；辅助发射极引出端子与栅极引出端子分别接入多层PCB板中的不同电路。
可选的，多个辅助发射极引出端子包括顶连接部和底连接部，以及连接顶连接部和底连接部的立直部，底连接部接触柔性金属板的顶面，顶连接部在多层PCB板的顶面与多层PCB板电性接触，立直部部分位于多层 PCB板的侧部。
可选的，中央覆铜陶瓷板的数量为多个，各IGBT芯片分别电连接最近的中央覆铜陶瓷板；中央覆铜陶瓷板上的金属柱设置有自金属柱顶面向金属柱底面延伸的第一定位孔；功率芯片压接封装结构还包括：多个栅极引出弹簧探针，各栅极引出弹簧探针分别设置于各第一定位孔中，与金属柱电连接；柔性电路板侧部设置有贯穿柔性电路板的凹槽，多个栅极引出弹簧探针分别通过凹槽贯穿柔性电路板；多层PCB板压接各栅极引出弹簧探针。
可选的，IGBT芯片上的金属柱设置有自金属柱顶面向金属柱底面延伸的第二定位孔；功率芯片压接封装结构还包括：多个辅助发射极引出弹簧探针，各辅助发射极引出弹簧探针分别设置于各第二定位孔中，与金属柱电连接；多个辅助发射极引出弹簧探针分别通过通孔贯穿柔性电路板；多层PCB板压接各辅助发射极引出弹簧探针；辅助发射极引出弹簧探针与栅极引出弹簧探针接入多层PCB板中的不同电路。
可选的，排布单元还包括：多个快恢复二极管，各快恢复二极管分别对称设置于两组IGBT芯片的侧部，与侧部的覆铜陶瓷板同列或同行；各快恢复二极管顶面设置有金属柱，各快恢复二极管顶面的金属柱顶面设置有第三定位孔；柔性电路板通过螺钉穿过第三定位孔固定。
本发明还公开一种功率芯片压接封装结构的制造方法，包括以下步骤：提供底板；在底板上焊接多个IGBT芯片和多个覆铜陶瓷板；在各个IGBT 芯片和各个覆铜陶瓷板上均形成金属柱，各金属柱的顶面位于同一水平面；设置柔性金属板，柔性金属板的底面覆盖并接触各金属柱的顶面；在柔性金属板的顶面设置多个辅助发射极引出端子；设置多层PCB板，多层PCB 板设置于柔性金属板上方，多层PCB板与多个辅助发射极引出端子电性接触；多层PCB板开设有贯通多层PCB板的通孔；设置发射极电极，发射极电极设置于多层PCB板上方，发射极电极具有多个压接臂，多个压接臂穿过多层PCB板的通孔与柔性金属板压接。
可选的，压接臂为中空结构，压接臂内填充有弹性结构；弹性结构包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成弹性结构；弹性结构通过3D打印形成。
本发明的有益效果在于：
1.本发明的功率芯片压接封装结构，通过底板、覆铜陶瓷板、金属柱、柔性金属板、多层PCB板和发射极电极的设置，实现多个IGBT芯片的压接封装，可利用双面烧结技术将钼铜合金、芯片、底板烧结，降低芯片接触电阻、热阻降低损耗；可满足高压功率芯片高关断速度下的散热需求。利用柔性金属板通过金属柱电连接IGBT芯片，实现芯片表面零压，可防止芯片表面发生机械损伤；功率回路采用烧结工艺通过金属柱直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱本身所产生的寄生参数要小于细键合线；因此本发明的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
2.本发明的功率芯片压接封装结构，压接臂为中空结构，压接臂内填充有弹性结构。进一步的，弹性结构包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成弹性结构。一方面可增加封装结构的散热能力；另一方面使得压接臂可具备一定的弹性，防止柔性金属板疲劳失效，还可降低芯片表面应力，甚至实现芯片的零压力压接封装。
3.本发明的功率芯片压接封装结构，IGBT芯片和覆铜陶瓷板的排布设置，使得多个IGBT芯片栅极可连接于同一个中央覆铜陶瓷板，有利于栅极引出的设置，利于封装结构的简化和散热。
4.本发明的功率芯片压接封装结构，多个辅助发射极引出端子包括顶连接部和底连接部，以及连接顶连接部和底连接部的立直部，底连接部接触柔性金属板的顶面，顶连接部在多层PCB板的顶面与多层PCB板电性接触，立直部部分位于多层PCB板的侧部。如此设置使得辅助发射极引出端子从侧面绕过多层PCB板，从多层PCB板的顶面与多层PCB板电连接，同时给多层PCB板和柔性金属板之间提供一定的弹性空间，可降低多层 PCB板对柔性金属板的压力，减少柔性金属板的疲劳。
5.本发明的功率芯片压接封装结构，通过辅助发射极引出端子与多层 PCB板相结合实现辅助发射极的引出，通过辅助发射极引出端子与栅极引出端子接入多层PCB板中的不同电路，实现功率回路与驱动回路的分离，能够有效降低功率回路寄生参数与驱动回路的影响，降低动态参数测试时的电压过冲现象；从而可降低驱动回路寄生参数，使高压功率芯片高关断速度下的损耗降低。
6.本发明的功率芯片压接封装结构，通过电性连接中央覆铜陶瓷基板的栅极引出弹簧探针和电性连接IGBT芯片的辅助发射极引出弹簧探针分别接入多层PCB板的不同电路的设置，可实现功率回路与驱动回路的分离，能够有效降低功率回路寄生参数与驱动回路的影响，降低动态参数测试时的电压过冲现象；从而可降低驱动回路寄生参数，使高压功率芯片高关断速度下的损耗降低。
7.本发明的功率芯片压接封装结构的制造方法可用于制造本发明的功率芯片压接封装结构，通过底板、覆铜陶瓷板、金属柱、柔性金属板、多层PCB板和发射极电极的设置，实现多个IGBT芯片的压接封装，可利用双面烧结技术将钼铜合金、芯片、底板烧结，降低芯片接触电阻、热阻降低损耗；可满足高压功率芯片高关断速度下的散热需求。利用柔性金属板通过金属柱电连接IGBT芯片，实现芯片表面零压，可防止芯片表面发生机械损伤。功率回路采用烧结工艺通过金属柱直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱本身所产生的寄生参数要小于细键合线；因此本发明的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
8.本发明的功率芯片压接封装结构的制造方法中，弹性结构的特殊构造通过3D打印形成，制造简单，同时可保证良好的散热效果和弹性效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图7为本发明的功率芯片压接封装结构的制造方法的一个实施例中各个步骤的状态示意图；
图8为沿图7中AA剖面线的剖面图；
图9为图8的爆炸分解示意图；
图10为本发明的功率芯片压接封装结构的一个实施例中的弹性结构的示意图；
图11-图18为为本发明的功率芯片压接封装结构的另一个实施例的制造过程中各个步骤的状态示意图；
图19为图18中沿B-B剖面线的剖面图；
图20为另一个角度展示B-B剖面的结构视图。
具体实施方式
本发明提供一种功率芯片压接封装结构及其制造方法，功率芯片压接封装结构包括底板；底板上设置有多个IGBT芯片和多个覆铜陶瓷板；各个 IGBT芯片各自与覆铜陶瓷板电连接；各个所述IGBT芯片和各个所述覆铜陶瓷板上均设置有金属柱，各所述金属柱的顶面位于同一水平面；柔性金属板，所述柔性金属板的底面覆盖并接触各所述金属柱的顶面；多层PCB 板，所述多层PCB板位于所述柔性金属板上方，所述多层PCB板具有贯通所述多层PCB板的通孔；发射极电极，所述发射极电极位于所述多层PCB 板上方，所述发射极电极具有多个压接臂，所述多个压接臂穿过所述多层 PCB板的通孔与所述柔性金属板压接。以实现对高压功率芯片，例如IGBT 芯片，的压接封装，以满足高压功率芯片高关断速度下的热损耗需求并降低电能损耗。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图1-图10，本实施例提供一种功率芯片压接封装结构，包括：
底板11；底板11上设置有多个IGBT芯片13和多个覆铜陶瓷板12；各个IGBT芯片13各自与覆铜陶瓷板12电连接；各个IGBT芯片13和各个覆铜陶瓷板12上均设置有金属柱14，各金属柱14的顶面位于同一水平面。金属柱14的材料可以为钼铜合金或其他与IGBT芯片13热膨胀系数接近的导热导电金属。
柔性金属板16，柔性金属板16的底面覆盖并接触各金属柱14的顶面。
多层PCB板18，多层PCB板18位于柔性金属板16上方，多层PCB 板18具有多个贯通多层PCB板的通孔。
发射极电极19，发射极电极19位于多层PCB板18上方，发射极电极 19具有多个压接臂191，多个压接臂191穿过多层PCB板18的通孔与柔性金属板16压接。
本实施例的功率芯片压接封装结构，通过底板11、覆铜陶瓷板12、金属柱14、柔性金属板16、多层PCB板18和发射极电极19的设置，实现多个IGBT芯片13的压接封装，可利用双面烧结技术将金属柱14、IGBT芯片13和底板11烧结，降低IGBT芯片13接触电阻及热阻，以降低损耗，从而满足高压功率芯片，特别是IGBT芯片高关断速度下的散热需求。利用柔性金属板16通过金属柱14电连接IGBT芯片13，实现IGBT芯片13表面零压，可防止IGBT芯片13表面发生机械损伤；功率回路采用烧结工艺通过金属柱14直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱14本身所产生的寄生参数要小于细键合线；因此本实施例的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
在本实施例中，功率芯片压接封装结构还包括：
管壳17，管壳17位于底板11上，管壳17包围多个IGBT芯片13和多个覆铜陶瓷板12、金属柱14以及柔性金属板16，管壳17的一侧壁面具有开口。
发射极电极19与管壳17相互接合，管壳17、发射极电极19和底板11共同对多个IGBT芯片13和多个覆铜陶瓷板12实现全包围封装。
多层PCB板18的一端自管壳17的开口处延伸出管壳17。
本实施例的功率芯片压接封装结构通过管壳17、底板11和发射极电极 19的设置完成对IGBT芯片13的全包围封装，形成功率器件。
进一步的，本实施例的功率芯片压接封装结构，压接臂191为中空结构，压接臂191内填充有弹性结构。弹性结构使得压接臂可具备一定的弹性，防止柔性金属板疲劳失效，还可降低芯片表面应力。
参考图8-图10，具体的，弹性结构可以为图10所示的弹性结构1911 的形式，包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成弹性结构。这样设置的弹性结构填充压接臂191，一方面使得压接臂191可具备一定的弹性，防止柔性金属板16疲劳失效，还可降低 IGBT芯片13表面应力，甚至实现IGBT芯片13的零压力压接封装；另一方面还可增加封装结构的散热能力。
参考图1-图2，在本实施例中，多个IGBT芯片13和多个覆铜陶瓷板 12的排布至少形成一个按以下方式排列的排布单元：
多个IGBT芯片13分为两组对称排列，每组IGBT芯片13的侧部均设置有覆铜陶瓷板12，两组IGBT芯片13之间设置中央覆铜陶瓷板121，各 IGBT芯片13的栅极均与中央覆铜陶瓷板121电连接。IGBT芯片13和覆铜陶瓷板12的排布设置，使得多个IGBT芯片13的栅极可连接于同一个中央覆铜陶瓷板121，有利于栅极引出的设置，利于封装结构的简化和散热。
栅极的引出可参考图2-图6，以及图8、图9，中央覆铜陶瓷板121包括两侧的连接部1211和位于两侧的连接部1211之间的散热支撑部1212，散热支撑部1212设置金属柱，连接部1211分别设置有栅极引出端子15，栅极引出端子15贯穿柔性金属板16和多层PCB板18的通孔，在多层PCB 板18的顶面与多层PCB板18电性接触。
参考图5-图6，柔性金属板6的顶面设置有多个辅助发射极引出端子 161，辅助发射极引出端子161与柔性金属板6电性接触；多层PCB板18 与多个辅助发射极引出端子161电性接触。
具体的，多个辅助发射极引出端子161分别位于柔性金属板16顶面对应IGBT芯片13位置处，辅助发射极引出端子161与柔性金属板16电连接，并与多层PCB板18电连接。需要特别说明的，辅助发射极引出端子161 与栅极引出端子15分别接入多层PCB板18中的不同电路。
本实施例的功率芯片压接封装结构，通过辅助发射极引出端子161与多层PCB板18相结合实现辅助发射极的引出，通过辅助发射极引出端子 161与栅极引出端子15接入多层PCB板18中的不同电路，实现功率回路与驱动回路的分离，能够有效降低功率回路寄生参数与驱动回路的影响，降低动态参数测试时的电压过冲现象，从而可降低驱动回路寄生参数，使高压功率芯片高关断速度下的损耗降低。
具体的，参考图5、图6、图8以及图9，多个辅助发射极引出端子161 包括顶连接部1611和底连接部1613，以及连接顶连接部1611和底连接部 1613的立直部1612，底连接部1613接触柔性金属板16的顶面，顶连接部 1611在多层PCB板18的顶面与多层PCB板18电性接触，立直部1612部分位于多层PCB板18的侧部。如此设置使得辅助发射极引出端子161从侧面绕过多层PCB板18，从多层PCB板18的顶面与多层PCB板18电连接，同时给多层PCB板18和柔性金属板16之间提供一定的弹性空间，可降低多层PCB板18对柔性金属板16的压力，减少柔性金属板16的疲劳。
此外，IGBT芯片13对应位置处的金属柱14顶部设置有螺孔，柔性金属板16对应螺孔的位置设置有开孔，柔性金属板16通过螺钉162穿过柔性金属板16的开孔插入金属柱14顶部的螺孔锁紧固定，多个辅助发射极引出端子161的底连接部1613也设置有开孔，通过螺钉162穿过底连接部1613的开孔、柔性金属板16的开孔插入金属柱14顶部的螺孔锁紧固定。
实施例2
参考图1-图10，本实施例提供一种功率芯片压接封装结构的制造方法，包括以下步骤：
参考图1，提供底板11；
参考图2，在底板11上焊接多个IGBT芯片13和多个覆铜陶瓷板12；各个IGBT芯片13各自与覆铜陶瓷板12电连接；
参考图3，在各个IGBT芯片13和各个覆铜陶瓷板12上均形成金属柱 14，各金属柱14的顶面位于同一水平面；
参考图4，设置柔性金属板16，柔性金属板16的底面覆盖并接触各金属柱14的顶面；在柔性金属板16的顶面设置多个辅助发射极引出端子161；
参考图6，设置多层PCB板18，多层PCB板18设置于柔性金属板16 上方，多层PCB板18与多个辅助发射极引出端子161电性接触；多层PCB 板18开设有贯通多层PCB板18的通孔；
参考图7，设置发射极电极19，发射极电极19设置于多层PCB板18 上方，发射极电极19具有多个压接臂191，多个压接臂191穿过多层PCB 板18的通孔与柔性金属板16压接。
本实施例的功率芯片压接封装结构的制造方法，还包括以下步骤：
参考图5，设置管壳17，管壳17位于底板1上，管壳17包围多个IGBT 芯片13和多个覆铜陶瓷板12、金属柱14以及柔性金属板16，管壳17的一侧壁面具有开口。发射极电极19与管壳17相互接合，管壳17、发射极电极19和底板11共同对多个IGBT芯片13和多个覆铜陶瓷板12实现全包围封装。多层PCB板18的一端自管壳17的开口处延伸出管壳17。
本实施例的功率芯片压接封装结构的制造方法可用于制造本发明的功率芯片压接封装结构，通过底板11、覆铜陶瓷板12、金属柱14、柔性金属板16、多层PCB板18和发射极电极19的设置，实现多个IGBT芯片13 的压接封装，可利用双面烧结技术将金属柱14、IGBT芯片13和底板11 烧结，降低IGBT芯片13的接触电阻和热阻，以降低损耗，从而满足高压功率芯片高关断速度下的散热需求。利用柔性金属板16通过金属柱14电连接IGBT芯片13，实现IGBT芯片13表面零压，可防止IGBT芯片13表面发生机械损伤。功率回路采用烧结工艺通过金属柱直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱本身所产生的寄生参数要小于细键合线；因此本发明的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
在本实施例中，压接臂191为中空结构，压接臂191内填充有弹性结构；弹性结构可如图10所示的弹性结构1911的形式，包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成弹性结构；其中弹性结构1911通过3D打印形成。弹性结构1911的特殊构造通过3D 打印形成，制造简单，同时可保证良好的散热效果和弹性效果。
实施例3
参考图11-图20，本实施例提供另一种功率芯片压接封装结构，包括：
底板21；底板21上设置有多个IGBT芯片231和多个覆铜陶瓷板22；各个IGBT芯片231各自与覆铜陶瓷板22电连接；各个IGBT芯片231和各个覆铜陶瓷板22上均设置有金属柱24，各金属柱24的顶面位于同一水平面。金属柱24的材料可以为钼铜合金或其他与IGBT芯片231热膨胀系数接近的导热导电金属。
柔性金属板26，柔性金属板26的底面覆盖并接触各金属柱24的顶面。
多层PCB板28，多层PCB板28位于柔性金属板26上方，多层PCB 板28具有多个贯通多层PCB板28的通孔。
发射极电极29，发射极电极29位于多层PCB板28上方，发射极电极 29具有多个压接臂，多个压接臂穿过多层PCB板28的通孔与柔性金属板 26压接。
本实施例的功率芯片压接封装结构，通过底板21、覆铜陶瓷板22、金属柱24、柔性金属板26、多层PCB板28和发射极电极29的设置，实现多个IGBT芯片23的压接封装，可利用双面烧结技术将金属柱24、IGBT芯片23和底板21烧结，降低IGBT芯片231接触电阻及热阻，以降低损耗，从而满足高压功率芯片，特别是IGBT芯片高关断速度下的散热需求。利用柔性金属板26通过金属柱24电连接IGBT芯片23，实现IGBT芯片23表面零压，可防止IGBT芯片23表面发生机械损伤；功率回路采用烧结工艺通过金属柱24直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱24本身所产生的寄生参数要小于细键合线；因此本发明的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
在本实施例中，功率芯片压接封装结构还包括：
管壳27，管壳27位于底板21上，管壳27包围多个IGBT芯片231和多个覆铜陶瓷板22、金属柱24以及柔性金属板26，管壳27的一侧壁面具有开口。
发射极电极29与管壳27相互接合，管壳27、发射极电极29和底板 21共同对多个IGBT芯片23和多个覆铜陶瓷板22实现全包围封装。
多层PCB板28的一端自管壳27的开口处延伸出管壳27。
本实施例的功率芯片压接封装结构通过管壳27、底板21和发射极电极 29的设置完成对IGBT芯片231的全包围封装，形成功率器件。
参考图11-图12，在本实施例中，多个IGBT芯片231和多个覆铜陶瓷板12的排布至少形成一个按以下方式排列的排布单元：
多个IGBT芯片13分为两组对称排列，每组IGBT芯片13的侧部均设置有覆铜陶瓷板22，两组IGBT芯片231之间设置中央覆铜陶瓷板221，各 IGBT芯片23的栅极均与中央覆铜陶瓷板221电连接。IGBT芯片231和覆铜陶瓷板221的排布设置，使得多个IGBT芯片231的栅极可连接于中央覆铜陶瓷板221，有利于栅极的集中引出，利于封装结构的简化和散热。
在本实施例中，栅极的引出可参考图13-图17，以及图19和图20。中央覆铜陶瓷板221的数量为多个，各IGBT芯片231分别电连接最近的中央覆铜陶瓷板221；中央覆铜陶瓷板221上的金属柱242设置有自金属柱顶面向金属柱底面延伸的第一定位孔；功率芯片压接封装结构还包括：多个栅极引出弹簧探针252，各栅极引出弹簧探针252分别设置于各第一定位孔中，与金属柱242电连接；柔性金属板26侧部设置有贯穿柔性金属板26的凹槽，多个栅极引出弹簧探针252分别通过凹槽贯穿柔性金属板26；多层PCB 板28压接各栅极引出弹簧探针252。
在本实施例中，IGBT芯片231上的金属柱241设置有自金属柱顶面向金属柱底面延伸的第二定位孔；功率芯片压接封装结构还包括：多个辅助发射极引出弹簧探针251，各辅助发射极引出弹簧探针251分别设置于各第二定位孔中，与金属柱241电连接；多个辅助发射极引出弹簧探针251分别通过通孔贯穿柔性金属板26；多层PCB板28压接各辅助发射极引出弹簧探251针；辅助发射极引出弹簧探针251与栅极引出弹簧探针252接入多层PCB板28中的不同电路。
通过电性连接中央覆铜陶瓷基板221的栅极引出弹簧探针252和电性连接IGBT芯片231的辅助发射极引出弹簧探针251分别接入多层PCB板 28的不同电路的设置，可实现功率回路与驱动回路的分离，能够有效降低功率回路寄生参数与驱动回路的影响，降低动态参数测试时的电压过冲现象；从而可降低驱动回路寄生参数，使高压功率芯片高关断速度下的损耗降低。
此外，金属柱24还包括不设置有定位孔的，位于两组IGBT芯片231 侧部的覆铜陶瓷板22顶面的金属柱244，这些金属柱244通过顶面与柔性金属板26电连接。
在本实施例中，排布单元还包括：多个快恢复二极管232，各快恢复二极管232分别对称设置于两组IGBT芯片231的侧部，与侧部的覆铜陶瓷板同列或同行；各快恢复二极管232顶面设置有金属柱243，各快恢复二极管 232顶面的金属柱243顶面设置有第三定位孔；柔性金属板26通过螺钉261 穿过第三定位孔锁紧固定。
此外，压接臂的设置于上述实施例1中相同，也可为中空结构，中空结构中也可填充有弹性结构，压接臂的具体设置与弹性结构的具体设置可参考实施例1中的描述，在此不予赘述。
实施例4
参考图11-图20，本实施例提供一种功率芯片压接封装结构的制造方法，包括以下步骤：
参考图11，提供底板21；
参考图12，在底板21上焊接多个IGBT芯片231和多个覆铜陶瓷板22；各个IGBT芯片231各自与覆铜陶瓷板22电连接；其中覆铜陶瓷板22包括多个中央覆铜陶瓷板221，各IGBT芯片231的栅极分别连接各自最近的中央覆铜陶瓷板221；
参考图13，在各个IGBT芯片231和各个覆铜陶瓷板22上均形成金属柱24，各金属柱24的顶面位于同一水平面；金属柱24包括IGBT芯片231 顶面的金属柱241、中央覆铜陶瓷板顶面的金属柱242；
参考图14，设置弹簧探针25，弹簧探针25包括中央覆铜陶瓷板221 顶面的金属柱242上的栅极引出弹簧探针252和IGBT芯片231顶面的金属柱241上的辅助发射极引出弹簧探针251。
参考图15设置柔性金属板26，柔性金属板26的底面覆盖并接触各金属柱24的顶面；
参考图17，设置多层PCB板28，多层PCB板28设置于柔性金属板 26上方，多层PCB板28分别与多个辅助发射极引出弹簧探针251和多个栅极引出弹簧探针252电性接触，且两者分别接入多层PCB板28中的不同电路；多层PCB板28开设有贯通多层PCB板28的通孔；
参考图18，设置发射极电极29，发射极电极29设置于多层PCB板28 上方，发射极电极29具有多个压接臂，多个压接臂穿过多层PCB板28的通孔与柔性金属板26压接。
本实施例的功率芯片压接封装结构的制造方法，还包括以下步骤：
参考图5，设置管壳27，管壳27位于底板21上，管壳27包围多个IGBT 芯片231和多个覆铜陶瓷板22、金属柱24以及柔性金属板26，管壳27的一侧壁面具有开口。发射极电极29与管壳27相互接合，管壳27、发射极电极29和底板21共同对多个IGBT芯片23和多个覆铜陶瓷板22实现全包围封装。多层PCB板28的一端自管壳27的开口处延伸出管壳27。
本实施例的功率芯片压接封装结构的制造方法可用于制造本发明的功率芯片压接封装结构，通过底板21、覆铜陶瓷板221、金属柱24、柔性金属板26、多层PCB板28和发射极电极29的设置，实现多个IGBT芯片231 的压接封装，可利用双面烧结技术将金属柱24、IGBT芯片231和底板21 烧结，降低IGBT芯片231的接触电阻和热阻，以降低损耗，从而满足高压功率芯片高关断速度下的散热需求。利用柔性金属板26通过金属柱24电连接IGBT芯片231，实现IGBT芯片231表面零压，可防止IGBT芯片231 表面发生机械损伤。功率回路采用烧结工艺通过金属柱直接引出，消除了传统键合线所产生的寄生参数；压接直连的封装方式功率回路的面积要远小于焊接封装型式，因此寄生参数也较小；面积较大的金属柱本身所产生的寄生参数要小于细键合线；因此本发明的功率芯片压接封装结构中寄生参数较小，因而高压功率芯片高关断速度下的损耗较低。
本发明所公开的技术方案已通过实施例说明如上。相信本领域技术人员可通过上述实施例的说明了解本发明。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (13)

1.一种功率芯片压接封装结构，其特征在于，包括：
底板；所述底板上设置有多个IGBT芯片和多个覆铜陶瓷板；各个所述IGBT芯片各自与所述覆铜陶瓷板电连接；各个所述IGBT芯片和各个所述覆铜陶瓷板上均设置有金属柱，各所述金属柱的顶面位于同一水平面；
柔性金属板，所述柔性金属板的底面覆盖并接触各所述金属柱的顶面；
多层PCB板，所述多层PCB板位于所述柔性金属板上方，所述多层PCB板具有多个贯通所述多层PCB板的通孔；
发射极电极，所述发射极电极位于所述多层PCB板上方，所述发射极电极具有多个压接臂，所述多个压接臂穿过所述多层PCB板的通孔与所述柔性金属板压接。
2.根据权利要求1所述的功率芯片压接封装结构，其特征在于，还包括：
管壳，所述管壳位于所述底板上，所述管壳包围所述多个IGBT芯片、所述多个覆铜陶瓷板、所述金属柱以及所述柔性金属板，所述管壳的一侧壁面具有开口；
所述发射极电极与所述管壳相互接合，所述管壳、所述发射极电极和所述底板共同对所述多个IGBT芯片和所述多个覆铜陶瓷板实现全包围封装；
所述多层PCB板的一端自所述管壳的开口处延伸出所述管壳。
3.根据权利要求1所述的功率芯片压接封装结构，其特征在于，
所述压接臂为中空结构，所述压接臂内填充有弹性结构。
4.根据权利要求3所述的功率芯片压接封装结构，其特征在于，
所述弹性结构包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，所述多个子弹性结构通过臂部的连接构成所述弹性结构。
5.根据权利要求1-4中任一项所述的功率芯片压接封装结构，其特征在于，
所述多个IGBT芯片和所述多个覆铜陶瓷板的排布至少形成一个按以下方式排列的排布单元：
所述多个IGBT芯片分为两组对称排列，每组IGBT芯片的侧部均设置有覆铜陶瓷板，两组IGBT芯片之间设置中央覆铜陶瓷板，各所述IGBT芯片的栅极均与所述中央覆铜陶瓷板电连接。
6.根据权利要求5所述的功率芯片压接封装结构，其特征在于，
所述中央覆铜陶瓷板包括两侧的连接部和位于两侧的连接部之间的散热支撑部，所述散热支撑部设置金属柱，所述连接部分别设置有栅极引出端子，所述栅极引出端子贯穿所述柔性金属板和所述多层PCB板的通孔，在所述多层PCB板的顶面与所述多层PCB板电性接触。
7.根据权利要求5所述的功率芯片压接封装结构，其特征在于，
所述柔性金属板的顶面设置有多个辅助发射极引出端子，各所述辅助发射极引出端子分别与所述柔性金属板电性接触；所述多层PCB板与各所述辅助发射极引出端子电性接触；
所述多个辅助发射极引出端子分别位于所述柔性金属板顶面对应所述IGBT芯片位置处，所述辅助发射极引出端子与所述柔性金属板电连接，并与所述多层PCB板电连接；所述辅助发射极引出端子与所述栅极引出端子分别接入所述多层PCB板中的不同电路。
8.根据权利要求7所述的功率芯片压接封装结构，其特征在于，
所述多个辅助发射极引出端子包括顶连接部和底连接部，以及连接所述顶连接部和所述底连接部的立直部，所述底连接部接触所述柔性金属板的顶面，所述顶连接部在所述多层PCB板的顶面与所述多层PCB板电性接触，所述立直部部分位于所述多层PCB板的侧部。
9.根据权利要求5所述的功率芯片压接封装结构，其特征在于，
所述中央覆铜陶瓷板的数量为多个，各所述IGBT芯片分别电连接最近的中央覆铜陶瓷板；
所述中央覆铜陶瓷板上的金属柱设置有自金属柱顶面向金属柱底面延伸的第一定位孔；
所述功率芯片压接封装结构还包括：多个栅极引出弹簧探针，各所述栅极引出弹簧探针分别设置于各所述第一定位孔中，与所述金属柱电连接；
所述柔性电路板侧部设置有贯穿所述柔性电路板的凹槽，所述多个栅极引出弹簧探针分别通过所述凹槽贯穿所述柔性电路板；
所述多层PCB板压接各所述栅极引出弹簧探针。
10.根据权利要求9所述的功率芯片压接封装结构，其特征在于，
所述IGBT芯片上的金属柱设置有自金属柱顶面向金属柱底面延伸的第二定位孔；
所述功率芯片压接封装结构还包括：多个辅助发射极引出弹簧探针，各所述辅助发射极引出弹簧探针分别设置于各所述第二定位孔中，与所述金属柱电连接；
所述多个辅助发射极引出弹簧探针分别通过所述通孔贯穿所述柔性电路板；
所述多层PCB板压接各所述辅助发射极引出弹簧探针；所述辅助发射极引出弹簧探针与所述栅极引出弹簧探针接入所述多层PCB板中的不同电路。
11.根据权利要求10所述的功率芯片压接封装结构，其特征在于，
所述排布单元还包括：多个快恢复二极管，各所述快恢复二极管分别对称设置于所述两组IGBT芯片的侧部，与侧部的覆铜陶瓷板同列或同行；
各所述快恢复二极管顶面设置有金属柱，各所述快恢复二极管顶面的金属柱顶面设置有第三定位孔；
所述柔性电路板通过螺钉穿过所述第三定位孔锁紧固定。
12.一种功率芯片压接封装结构的制造方法，其特征在于，包括以下步骤：
提供底板；
在所述底板上焊接多个IGBT芯片和多个覆铜陶瓷板；
在各个所述IGBT芯片和各个所述覆铜陶瓷板上均形成金属柱，各所述金属柱的顶面位于同一水平面；
设置柔性金属板，所述柔性金属板的底面覆盖并接触各所述金属柱的顶面；
设置多层PCB板，所述多层PCB板设置于所述柔性金属板上方，所述多层PCB板开设有贯通所述多层PCB板的通孔；
设置发射极电极，所述发射极电极设置于所述多层PCB板上方，所述发射极电极具有多个压接臂，所述多个压接臂穿过所述多层PCB板的通孔与所述柔性金属板压接。
13.根据权利要求12所述的功率芯片压接封装结构的制造方法，其特征在于，
所述压接臂为中空结构，所述压接臂内填充有弹性结构；所述弹性结构包括多个子弹性结构，每一子弹性结构包括基部和呈十字放射式延伸的臂部，相邻的子弹性结构的相邻的臂部连接，多个子弹性结构通过臂部的连接构成所述弹性结构；
所述弹性结构通过3D打印形成。
CN202110476937.6A 2021-04-29 2021-04-29 一种功率芯片压接封装结构及其制造方法 Pending CN113097186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110476937.6A CN113097186A (zh) 2021-04-29 2021-04-29 一种功率芯片压接封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110476937.6A CN113097186A (zh) 2021-04-29 2021-04-29 一种功率芯片压接封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113097186A true CN113097186A (zh) 2021-07-09

Family

ID=76680857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110476937.6A Pending CN113097186A (zh) 2021-04-29 2021-04-29 一种功率芯片压接封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113097186A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066489A1 (en) * 2021-10-21 2023-04-27 Dynex Semiconductor Limited Press-pack semiconductor device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066489A1 (en) * 2021-10-21 2023-04-27 Dynex Semiconductor Limited Press-pack semiconductor device package

Similar Documents

Publication Publication Date Title
KR100735852B1 (ko) 반도체 장치
JP4576448B2 (ja) 電力用半導体装置
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US7535076B2 (en) Power semiconductor device
CN108231706B (zh) 一种功率半导体器件封装结构及封装方法
KR100284241B1 (ko) 반도체장치
JP4478049B2 (ja) 半導体装置
JP2016163372A (ja) 電力変換装置
CN115039222A (zh) 可自由配置的功率半导体模块
CN110753996B (zh) 功率电子设备模块
JP2003197861A (ja) 電力用半導体サブモジュール及び電力用半導体モジュール
JP6809294B2 (ja) パワーモジュール
KR100352760B1 (ko) 세라믹 콘덴서 실장 구조
CN113097186A (zh) 一种功率芯片压接封装结构及其制造方法
JP2000049281A (ja) 半導体装置
CN103367305A (zh) 一种用于igbt器件的电连接结构
CN214588842U (zh) 一种功率芯片压接封装结构
CN112687676B (zh) 压接式igbt子模组及压接式igbt模块
CN112928090A (zh) 一种功率半导体芯片封装结构、封装方法及封装模块
CN113345852A (zh) 一种压接型功率芯片封装结构
CN211719591U (zh) 一种功率模组
CN102637653B (zh) 半导体器件
CN214542188U (zh) 一种压接型功率芯片封装结构
CN220796714U (zh) 一种低热阻功率模块
CN112510000B (zh) 一种驱动回路低寄生电感的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination