JP3366012B2 - 電気回路用ハウジング - Google Patents

電気回路用ハウジング

Info

Publication number
JP3366012B2
JP3366012B2 JP52439898A JP52439898A JP3366012B2 JP 3366012 B2 JP3366012 B2 JP 3366012B2 JP 52439898 A JP52439898 A JP 52439898A JP 52439898 A JP52439898 A JP 52439898A JP 3366012 B2 JP3366012 B2 JP 3366012B2
Authority
JP
Japan
Prior art keywords
housing
compartment
base
housing according
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52439898A
Other languages
English (en)
Other versions
JP2001504643A (ja
Inventor
ブライアン フレデリック ニコルソン
ディヴィッド マイケル ジェイコブソン
スリンダー パル シング サンガ
ジャイルズ ハンプストン
ジェームズ ヒュー ヴィンセント
ウィリアム マーティン ラヴェル
Original Assignee
ビーエイイー システムズ エレクトロニクス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビーエイイー システムズ エレクトロニクス リミテッド filed Critical ビーエイイー システムズ エレクトロニクス リミテッド
Publication of JP2001504643A publication Critical patent/JP2001504643A/ja
Application granted granted Critical
Publication of JP3366012B2 publication Critical patent/JP3366012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T403/00—Joints and connections
    • Y10T403/46—Rod end to transverse side of member
    • Y10T403/4602—Corner joint

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】 本発明は電気装置、とりわけマイクロ波回路用のハウ
ジングに関連するがこれに限るものではない。用語「マ
イクロ波」は1GHz以上の周波数で作動する回路を意味す
るが、ミリメートル、準光学、光学的な周波数も含んで
いる。
電気回路はハウジング内に収容するのが都合よい。ハ
ウジングは環境及び他の影響に対する保護と同時に、電
気的機能も提供できる。導電性金属ボックスはハウジン
グとして使われ、電気信号の漏れを遮断する役目を果た
す。これは電気信号が回路から漏れ易いマイクロ波で作
動する回路で、特に重要である。導電性ハウジングで
又、導電接地面又は導電経路を提供してもよい。更に回
路から熱を取り除くには、ハウジングが熱伝導性である
と都合よい。
導電性ハウジングは従来、アルミニウム、真鍮又はス
テンレススチールの様な金属薄板で形成されるか又は固
体金属から機械加工される。アルミニウムが好ましいの
は、機械加工の容易性、低価格、低重量等の理由からで
ある。
回路は、酸化アルミニウム、窒化ホウ素及びサファイ
アを含むセラミック系材料の薄い基板上又はシリコン、
砒化ガリウム、CdHgTe又はInPの様な半導体材料上にし
ばしば組み立てられる。基板とこうした回路から効率的
に熱を除くには、基板を熱伝導性据え付け表面（通常平
面）に直に接触させることが重要である。基板と据え付
け表面の間を良好に電気接触させることも重要である。
据え付け表面に接触する基板の面は通常、伝導性の層を
有し、伝導性接着剤で接着される。基板は通常、低い熱
膨張係数（CTE）を有し、基板を収容する金属ハウジン
グは比較的高いCTEを有する。それ故こうした基板を金
属ハウジングの一部へ直接取り付けるのは賢明でなく、
理由は作動温度範囲における熱膨張差が基板を損傷させ
るかも知れないからである。これはマイクロ波回路で特
に当てはまり、理由はマイクロ波回路は比較的大きく例
えば長さが10cm程度の範囲にあるからである。
据え付け表面として使用可能材料は、ある限定された
温度範囲に亘って低CTEを有する材料なら利用できる。
これらの材料は通常、金属合金である。一例としてはコ
ヴァー（Fe−29Ni−17Co、重量％）と呼ばれる市販入手
可能な材料を挙げることができる。これらの材料は小さ
な回路では十分であるが、通常高価なためより大きな回
路では十分と言えない。更にこれらは密度が高く、熱伝
導性が比較的低く、機械加工が容易でない。
低CTEを有する別タイプの材料は、金属マトリックス
複合（MMC）材料である。MMCは金属マトリックス又は結
合剤から成り、マトリックスと異なる材料のフィラー
を、合金材料のミクロ構造中に結晶状態で多くの場合有
する。MMC材料は比較的軽く、高い熱伝導性と低CTEを有
する。更に比較的堅い。このため、MMC材料は振動条件
下の曲げに抵抗し回路を損傷から保護するので有利であ
る。しかし一般にMMC材料は機械加工が難しい。
ハウジングのサイズが大きくなるにつれ、こうした低
CTE材料の機械加工は難しくなる。簡単な単一区画の小
さなハウジングは、比較的深い複数の区画を有する大き
なハウジングよりも作り易い。
本発明の目的は、電気回路用に改良されたハウジング
を提供することである。
第一態様によれば、本発明は、拡散ろう付けで接合さ
せた複数の部品から成る電気回路用のハウジングを提供
するが、ハウジング中の区画の内側から外側へ通じる一
つ以上のホールを二つ以上の部品が接合する部分に拡散
ろう付けで形成する。
ハウジングは複数の区画を有し、各区画が一つ以上の
回路を収納する様に適合させるのが好ましい。回路又は
各回路を蓋で区画内に密閉してもよい。ホール又は各ホ
ールは区画の内側から別の区画の内側へ又は区画の内側
からハウジングの外側へ通じていてもよい。
拡散ろう付けの使用は、ハウジングを一連の段階で組
み立てることを意味するので、有利となる。拡散ろう付
けでは、予め作られた接合部を再び溶融させずに別々の
多数の段階で組み立てを行える。拡散ろう付けは比較的
低温度のプロセスであり、接合操作に続いて起こる熱又
は収縮差による基部の歪みが最小になる。上述した良好
な熱的及び電気的接触の必要性から、歪みを最小にする
ことは重要である。
ハウジングは導電性であるのが好ましい。ハウジング
を銀の様な高導電性材料でコーティングしてもよい。こ
れは高周波数応用例の場合有利である。接合前の個別部
品又は完成後の組み立て品にコーティングを施してもよ
い。
多数の内の一つ以上の部品はMMC材料を含むのが好ま
しい。MMC材料はアルミニウム、アルミニウム／銅、又
はアルミニウム／シリコンの様なマトリックスを含むの
が好ましい。金属マトリックスの複合品はマトリックス
中に結晶分散を含むのが好ましい。分散はシリコン及び
／又は炭化珪素を含んでいてもよい。マトリックス材料
と分散材料の体積割合は1:1が好ましい。マトリックス
材料よりも分散材料が体積割合で多いのが最も好まし
い。
ハウジングを作るには、一つ以上の壁と一つの基部と
を組み立てるのが好ましい。便宜上、壁は一つ以上の内
壁により複数の区画に分割された外部外壁を含んでいて
もよい。基部をコヴァーの様な低CTE材料で作ってもよ
い。基部はMMC材料で作るのが好ましい。壁はMMC材料で
作るのが好ましい。代替として、壁をコヴァー、アルミ
ニウム、アルミニウム合金、銅／タングステンを含む銅
合金、又はスチールの様な別の材料で作ってもよい。
一つ以上の壁と基部を異なる材料で作るのが好まし
い。材料が適切な電気的特性を有しかつ材料のCTEがあ
まり違わず使用温度範囲における接合強度を上回るよう
な熱的な膨張又は収縮の差による応力を生じさせない限
り、任意の材料を組み合わせて使ってもよい。異なる材
料でハウジング部品を作る利点は、MMC材料から成るハ
ウジングの部品に機械加工又は製作が比較的簡単な形状
を選択でき、他方例えば壁の様なより複雑な形状をプレ
ス／穴開け／曲げ／形成が容易な材料で作ることができ
る点である。結果的に、低CTEを必要としないハウジン
グ部品をより安価な材料で作ることができる。更にそう
いう部品をより薄くより軽く製作できる。その様な一実
施例では、基部をMMC材料、周囲壁をアルミニウムで形
成させる。
回路を適切な導電性接着剤で基部に接合してもよく、
又は共に拡散ろう付けしてもよい。回路を直接基部に取
り付けてもよく、又MMC材料の中間板又は代わりに基部
を取り付けられた別の低CTE材料に取り付けてもよい。
用語「回路」は基板に搭載された回路を含む。基板を
基部に接触させるのが好ましい。
ホール又は各ホールはフィードスルーを収納するよう
に適合させるのが好ましい。
最初別々になっている壁を基部に接合する更なる利点
は、壁を通過する伝導体用のフィードスルーを基部の極
めて近くに設けてもよい点である。モノシリックハウジ
ング中の基部に対するホールの接近距離は、区画内部と
基部上部のツールクリアランスで決まる。穴をドリルで
開けるよりも便宜上、壁の端部でホールを形成するカッ
トアウト又はノッチを、壁と基部を接合する際に、機械
加工してもよい。
第二態様によれば、本発明は、本発明の第一態様によ
るハウジングに収容された収容回路を提供する。
電気回路はマイクロ波回路であるのが好ましい。
添付の図面を参考に、本発明の実施例を例示のために
のみ説明する。
図１は先行技術によるハウジングを示す。
図２は本発明によるハウジングを示す。
先行技術によるハウジング10を図１に示す。ハウジン
グはアルミニウムの単一部品でアルミニウムブロックを
機械加工し、基部12と壁14、16、18、20、22を形成す
る。図示の実施例で回路は、回路24のみで、区画26中の
基部12の頂部面に取り付けられている。他の回路を近接
する区画30又は基部12の底部面32に取り付けてもよい。
回路24はコヴァー36の板に接着された回路基板34を含
む。本実施例では回路基板34を導電性エポキシ樹脂で板
36に接着する。回路基板34と板36は同じCTEsを有し、作
動温度範囲での熱膨張差を最小にする。しかし通常、板
36と基部12の間にCTEの差が残る。この差を許容するた
め、板36中のスロット状のホールを貫通するネジで板を
基部に取り付ける。従って熱膨張差に対し適応できる。
しかし板36が膨張又は収縮するにつれ、板36と基部12の
間の接地経路が変化し、回路24の電気的な作動と性能に
影響が出る。
回路34からの接続線38を壁14と16を通し、伝導体40と
42へ取り出す。伝導体を絶縁体44と46により壁14と16に
保持する。ハウジング10はアルミニウムの単一ブロック
から形成されている故、伝導体40と42、絶縁体44と46を
収容するため壁14と16に形成されるホールの高さは、ホ
ール形成に必要なツールのクリアランスで決まる。接地
面（基部12）より上に突出した伝導体は電磁放射する傾
向があり、回路間でのカプリングを生じさせ得る。これ
は望ましくない。接続線を基部12中のホール48を通過さ
せて作ってもよい。
図２は本発明のハウジング50を示す。ハウジング50は
MMC材料から成る基部52と、区画60と62を画定する壁5
4、56、58を有する。壁は、壁54と58を含む外部フレー
ムを含み、本実施例ではハウジングを区画に分割する単
一内部壁56を含む。
ハウジング50に使用される適切なMMC材料はPCT/GB96/
01730に説明されている様なシリコンベース合金で、シ
リコンは合金材料中でランダム方向に向いた結晶から成
る実質的な連続位相を形成する。別の適切なMMC材料
は、アルミニウム又はアルミニウム合金マトリックス中
に約70％の体積割合で結びついたSiC粒子を含んでい
る。70％は実際上最大のSiC充填量を表している。SiC含
有量が少ない材料では、CTEsが高くなり好ましくない。
こうしたMMC材料はポリマー結合剤でSiCの高密度コンパ
クトを生成して作られる。結合剤は次に燃え尽させてSi
C粒子を残し、溶融アルミニウム又はアルミニウム合金
に圧力を加えギャップを埋めさせると、結果的にほぼ10
0％密度の固体材料ができ上がる。代替として、圧力を
加えない浸透プロセスを使ってもよく、この場合は溶融
アルミニウムを誘導しSiC粒子を湿らせる。
導電性エポキシ樹脂を使って基部に取り付けられた回
路基板64を、図示のように区画60に付ける。接続線66を
壁54と56を通し、絶縁体72と74により保持された伝導体
68と70で取り出す。先行技術と同様、他の区画に電子部
品を付けることは、基部52の下面76でも差し支えない。
接続線を基部52中のホール78を通過させて作ってもよ
い。
上述の実施例では壁54と58を、ベース52の材料と異な
る材料で作る。本実施例では壁をアルミニウム合金で作
るが、適切な特性を持つ任意の材料を使ってもよい。壁
56のような内部壁はMMC材料で作られる。この材料はベ
ース52の材料に適合させたCTEを有するため、本壁及び
特に基部への接着剤は、熱膨張差による応力の影響を受
けないことになり、従ってそうした応力の影響を受ける
可能性のある壁54と58を補強する役目を果たすことにな
る。
電子部品を付ける前に、壁54、56、58を基部52に拡散
ろう付けプロセスで接合しハウジング50を組み立てる。
こうしたプロセスはEP0416847に開示されている。最初
に壁54、56、58と基部52の間の接合部を、錫の様な低融
点金属で形成する。適度な温度で長く加熱し、銀の様な
高融点金属中に錫を拡散させ、錫よりずっと高い融点の
合金又は金属間化合物を形成する。本例では厚さ２−６
μｍの錫層を約250℃で溶融させ、他方接合部に適度な
圧力ほぼ10kg/cm2を加える。錫は銀の中へ拡散し、約30
分間でAg3Snを形成する。更に加熱すると接合部は、固
溶体中に錫を有する銀に転化する。拡散ろう付けを使う
利点は、予め形成されたどの接合部も再溶融させずにハ
ウジング50を多くの段階に分けて組み立てられる点であ
る。
壁と基部を単一ブロック材料から形成するよりも最初
から別々の壁と基部52を接合する利点は、ハウジングの
組立以前に壁と基部に必要なホールを必要な場所に形成
できる点である。ホールが形成されるようノッチ又はカ
ットアウトを壁の端に形成し壁を基部52に接合すること
が可能である。従って形成できるホール形状の自由度が
広く、容易に円以外の形状が得られる。更にホールを基
部52の水平部分に形成できる。こうした構造にすると、
相互連結部の高さを基板の高さより僅かに高い程度まで
減らしたセラミックの平面フィードスルーが使えるよう
になる。これを参照番号80で図２に概略で示す。
本実施例では外部壁58を通るフィードスルーが接地平
面に極めて近接して示されているが、本発明はその様な
フィードスルーを壁56の様な内部壁に設ける場合特に役
立つ。区画内へのツーリングアクセスは、ハウジング50
の外部壁へのツーリングアクセスよりも難しい。
壁を基部52に接合すると同時にフィードスルーを組立
品に組み込む。代替としてフィードスルーを次のろう付
けプロセスで組み込んでもよい。これはコンパクトにま
とめられた部品を作ることを可能にするのみならず、伝
導体が接地平面に近接するので伝導体による放射が減
る。
高周波数応用例に使うハウジングの実施例では、基部
52と壁54、56、58を銀の様な高伝導材料でコーティング
する。そうしたコーティングを壁と基部に施すのは、壁
と基部を組み立てる以前又は共に接合後のどちらでもよ
い。
マイクロ波応用例では通常、ハウジングは比較的大き
な平面範囲を有し、例えば30cmx30cm程度である。この
平面範囲を更に、5cmx5cm程度又は5cmx10cm程度の平面
範囲の多数の区画に分割してもよい。
一旦ハウジングを形成し電子部品を付けたら、蓋を上
に置き、区画60と62を密閉する。蓋は環境的に及び／又
は電気的に区画を遮断する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイコブソン ディヴィッド マイケ ル イギリス ミドルセックス エイチエイ ９ ８エルピー ウェムブリー ゲイブ リール クローズ 10 (72)発明者 サンガ スリンダー パル シング イギリス ミドルセックス ティーダブ リュー５ ０ジェイイー ヘストン ウ ェスト ウェイ 87 (72)発明者 ハンプストン ジャイルズ イギリス バックス エイチピー22 ４ エイゼット エイルズバリー クウェイ ントン ウィンウッド ドライヴ 10 (72)発明者 ヴィンセント ジェームズ ヒュー イギリス バッキンガムシャー エムケ イ12 ５エイジェイ ミルトン ケイン ズ ウォルヴァートン ケンブリッジ ストリート 32 (72)発明者 ラヴェル ウィリアム マーティン イギリス ハンプシャー ピーオー16 ７キューエル フェアラム サマーヴェ ル ドライヴ 27 (56)参考文献 特開 昭61−130438（ＪＰ，Ａ) 特公 平１−16290（ＪＰ，Ｂ２) 特公 昭63−16458（ＪＰ，Ｂ１) 特公 平３−21091（ＪＰ，Ｂ２) 特表 昭60−500110（ＪＰ，Ａ) 米国特許5106009（ＵＳ，Ａ) 米国特許5041019（ＵＳ，Ａ) 米国特許5109594（ＵＳ，Ａ) 米国特許5160903（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/10 H01L 23/16 - 23/26 C22C 1/05 H05K 5/02

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】電気回路用のハウジングであって、 拡散ろう付けで接合された複数の部品を備え、 上記ハウジング中の区画の内側から区画の外側に通じる
    少なくとも１つのホールが、上記部品の少なくとも二つ
    を接合させる部分に形成され、 上記部品がMMC材料から形成された１つの基部と、相互
    に組み立てられて上記ハウジングを形成する複数の壁と
    を含むことを特徴とする電気回路用のハウジング。
  2. 【請求項２】上記MMC材料がシリコンベース合金であっ
    て、シリコンが合金材料中でランダム方向に向いた結晶
    から成る実質的な連続位相を形成することを特徴とす
    る、上記請求項１に記載のハウジング。
  3. 【請求項３】上記MMC材料がアルミニウム又はアルミニ
    ウム合金マトリックス中に70％よりも小さい体積割合で
    結びついたシリコンカーバイド粒子を含むことを特徴と
    する、上記請求項１に記載のハウジング。
  4. 【請求項４】上記複数の部品の少なくとも２つが異なる
    材料でできていることを特徴とする、上記請求項１〜３
    のいずれかに記載のハウジング。
  5. 【請求項５】上記複数の部品が同じ材料でできているこ
    とを特徴とする、上記請求項１〜３のいずれかに記載の
    ハウジング。
  6. 【請求項６】上記ホール又は各ホールがハウジングの区
    画の内側から別の区画の内側へ通じることを特徴とす
    る、上記請求項１〜５のいずれかに記載のハウジング。
  7. 【請求項７】上記ホール又は各ホールがハウジングの区
    画の内側からハウジングの外側へ通じることを特徴とす
    る、上記請求項１〜５のいずれかに記載のハウジング。
  8. 【請求項８】上記ホール又は各ホールが、フィードスル
    ーを収納する様に適合していることを特徴とする、上記
    請求項１〜７のいずれかに記載のハウジング。
  9. 【請求項９】相互に組み立てられて上記ハウジングを形
    成する３つ以上の部品が含まれることを特徴とする、上
    記請求項１〜８のいずれかに記載のハウジング。
  10. 【請求項１０】フィードスルーが近接して配置されたグ
    ラウンドプレーンを有することを特徴とする、上記請求
    項９に記載のハウジング。
  11. 【請求項１１】上記電気回路がマイクロ波回路であるこ
    とを特徴とする、上記請求項１〜10のいずれかに記載の
    ハウジング。
JP52439898A 1996-11-23 1997-11-20 電気回路用ハウジング Expired - Fee Related JP3366012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9624398.5 1996-11-23
GB9624398A GB2319668B (en) 1996-11-23 1996-11-23 Housing for electrical apparatus
PCT/GB1997/003194 WO1998024281A1 (en) 1996-11-23 1997-11-20 Electrical apparatus

Publications (2)

Publication Number Publication Date
JP2001504643A JP2001504643A (ja) 2001-04-03
JP3366012B2 true JP3366012B2 (ja) 2003-01-14

Family

ID=10803386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52439898A Expired - Fee Related JP3366012B2 (ja) 1996-11-23 1997-11-20 電気回路用ハウジング

Country Status (7)

Country Link
US (1) US6493231B2 (ja)
EP (1) EP0940065B1 (ja)
JP (1) JP3366012B2 (ja)
AU (1) AU5061398A (ja)
DE (1) DE69718505T2 (ja)
GB (1) GB2319668B (ja)
WO (1) WO1998024281A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20160373154A1 (en) * 2015-06-16 2016-12-22 Ii-Vi Incorporated Electronic Device Housing Utilizing A Metal Matrix Composite

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2132413A (en) 1982-12-24 1984-07-04 Plessey Co Plc Microwave device package
WO1984002612A1 (en) 1982-12-24 1984-07-05 Plessey Overseas Microwave packages
GB8813120D0 (en) * 1988-06-03 1988-07-06 Shell Int Research Composite materials suitable for magnetic & electronic shielding as well as for permanent magnets
US5126511A (en) * 1989-06-13 1992-06-30 Texas Instruments Incorporated Copper cored enclosures for hybrid circuits
GB8920101D0 (en) 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
US5057648A (en) * 1989-11-20 1991-10-15 Westinghouse Electric Corp. High voltage hybrid package
US5175611A (en) * 1990-06-22 1992-12-29 Watkins-Johnson Company Microwave integrated circuit package to eliminate alumina substrate cracking
US5109594A (en) * 1990-11-01 1992-05-05 Explosive Fabricators, Inc. Method of making a sealed transition joint
US5160903A (en) 1990-12-03 1992-11-03 Motorola, Inc. High isolation packaging technology
US5324887A (en) * 1992-06-26 1994-06-28 Texas Instruments Incorporated Screen printed of mask printed microwave absorbing material on module lids to suppress EMI
WO1994003037A1 (en) * 1992-07-27 1994-02-03 Pacific Coast Technologies Sealable electronics packages and methods of producing and sealing such packages
US5303320A (en) * 1992-09-21 1994-04-12 David B. Duffie Fiber optic signal distribution system and raceway and panel associated therewith
US5365108A (en) * 1992-11-19 1994-11-15 Sundstrand Corporation Metal matrix composite semiconductor power switch assembly
GB9514777D0 (en) 1995-07-19 1995-09-20 Osprey Metals Ltd Silicon alloys for electronic packaging
US5831211A (en) * 1996-04-04 1998-11-03 Clifford W. Gartung Variable-type cable management and distribution system

Also Published As

Publication number Publication date
GB2319668B (en) 2001-09-12
DE69718505D1 (de) 2003-02-20
US20020054482A1 (en) 2002-05-09
WO1998024281A1 (en) 1998-06-04
AU5061398A (en) 1998-06-22
GB2319668A (en) 1998-05-27
EP0940065A1 (en) 1999-09-08
DE69718505T2 (de) 2003-07-31
US6493231B2 (en) 2002-12-10
GB9624398D0 (en) 1997-01-08
JP2001504643A (ja) 2001-04-03
EP0940065B1 (en) 2003-01-15

Similar Documents

Publication Publication Date Title
US5001299A (en) Explosively formed electronic packages
US6261872B1 (en) Method of producing an advanced RF electronic package
JPH06506321A (ja) 高熱伝導率の表装装置
US5188985A (en) Surface mount device with high thermal conductivity
US5041695A (en) Co-fired ceramic package for a power circuit
US8080872B2 (en) Surface mount package with high thermal conductivity
US6056186A (en) Method for bonding a ceramic to a metal with a copper-containing shim
US5942796A (en) Package structure for high-power surface-mounted electronic devices
JPH02275657A (ja) 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法
JP3366012B2 (ja) 電気回路用ハウジング
JPH0613726A (ja) セラミックス回路基板
US20030148070A1 (en) Carrier plate for micro-hybrid circuits
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JPH08125291A (ja) 配線基板及びその製造方法
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP3441194B2 (ja) 半導体装置及びその製造方法
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP3559457B2 (ja) ロウ材
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3570852B2 (ja) 半導体素子収納用パッケージ
JPH07297322A (ja) 複合セラミック基板及びその製造方法
JP3420362B2 (ja) 半導体装置の実装構造
JP3659299B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees