JP2579315B2 - セラミツクパツケ−ジ - Google Patents

セラミツクパツケ−ジ

Info

Publication number
JP2579315B2
JP2579315B2 JP62150683A JP15068387A JP2579315B2 JP 2579315 B2 JP2579315 B2 JP 2579315B2 JP 62150683 A JP62150683 A JP 62150683A JP 15068387 A JP15068387 A JP 15068387A JP 2579315 B2 JP2579315 B2 JP 2579315B2
Authority
JP
Japan
Prior art keywords
sintered body
mullite
package
ceramic
aluminum nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62150683A
Other languages
English (en)
Other versions
JPS63314855A (ja
Inventor
道夫 堀内
喜方 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62150683A priority Critical patent/JP2579315B2/ja
Priority to KR1019880005343A priority patent/KR910002811B1/ko
Priority to US07/207,218 priority patent/US4827082A/en
Publication of JPS63314855A publication Critical patent/JPS63314855A/ja
Application granted granted Critical
Publication of JP2579315B2 publication Critical patent/JP2579315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は高熱伝導性セラミックとムライト焼結体とを
用いた電子部品用セラミックパッケージに関する。
（従来の技術およびその問題点） 近年、電子部品の高密度化、高速化、低コスト化に伴
い、パッケージ材料はより低誘電率で、熱伝導性に優
れ、搭載される半導体素子の熱膨張率に近い熱膨張率を
有するとともに、機械的強度が高くかつ低コストで製造
できることが要請されている。また気密性などの信頼性
が要求されることはいうまでもない。
これに対応して、近年、熱伝導率が140W/mk以上とい
う、従来のパッケージ材料であるアルミナ焼結体にくら
べて５倍以上の熱伝導性を有する窒化アルミニウム焼結
体や炭化けい素焼結体が用いられるようになってきてい
る。これらの材料は機械的強度もアルミナ焼結体と同等
かそれ以上であり、また、熱膨張率もシリコン半導体素
子の熱膨張率により近いというパッケージ材料としての
有利な性質を有している。
しかしながら、これら窒化アルミニウム焼結体や炭化
けい素焼結体はアルミナ焼結体と比較して著しく高価で
あり、製品コストが高くなること、また、これらの誘電
率が、たとえば窒化アルミニウム焼結体では1MHzで8.5
〜10、炭化けい素焼結体では10〜40と高く、信号の伝播
遅延時間の増大を招くという問題点がある。
また、とくに炭化けい素焼結体では従来セラミックパ
ッケージを製造する際に使用されているグリーンシート
の積層による製造法などを適用することが難しいという
問題点がある。
一方、シリコン半導体により近い熱膨張率を有する材
料として、ムライト焼結体が従来用いられており、近年
原料および製造法に改良が加えられた結果、誘電率も1M
Hzで7.0以下という電子部品の高速化の要求に対応でき
るものも作成されるようになった。しかし、このムライ
ト焼結体はその熱伝導率が10W/mk以下であり、従来のア
ルミナ焼結体よりも劣り、また、抗折強度が30kg/mm2未
満が一般的であり、やはり従来のアルミナ焼結体よりも
劣っている。そのため、ムライト焼結体は低誘電率およ
び低熱膨張率であることから大型の半導体素子の実装に
有益でありながら、熱放散性、機械的強度の問題から適
用が制約されている。
そこで、本発明は上記問題点を解決すべくなされたも
のであり、その目的とするところは低誘電率でかつ熱伝
導性が良好であり、電子部品の高速化、高密度化に効果
的に対処できるセラミックパッケージを提供するにあ
る。
（問題点を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえ
る。
すなわち、半導体素子等の電子部品が搭載される基板
部が窒化アルミニウム焼結体または炭化けい素焼結体等
の高熱伝導性セラミックから成り、該基板部に接合媒体
により接合されている枠体部が、ムライト組成物からな
るグリーンシートに回路パターンを形成して積層するこ
とにより内部に金属導体配線を直接形成したムライト焼
結体から成ることを特徴とする。
（実施例） 以下本発明の好適な実施例を詳細に説明する。
第１図は本発明に係るセラミックパッケージの一実施
例の断面図である。図で10は窒化アルミニウム焼結体、
炭化けい素焼結体等の高熱伝導性セラミック基板であ
り、この高熱伝導性セラミック基板10の上面に積層体に
構成されたムライト部材12が、高熱伝導性セラミック基
板10との間に接合媒体を介して接合される。13は前記接
合媒体として使用されたガラス層である。パッケージの
枠体を形成する前記ムライト部材12には所定パターンの
金属導体配線14が内設され、また、前記金属導体配線14
に一端が接続され、他端がパッケージ外方に突出する外
部リードピン16がろう付けなどにより立設される。18は
前記高熱伝導性セラミック基板10上に固着される半導体
素子であり、20は半導体素子18と前記金属導体配線14と
をワイヤボンディングするワイヤである。
半導体素子搭載後はキャップ（図示せず）を用いて半
導体素子等を気密封止する。
本実施例のセラミックパッケージでは、半導体素子が
高熱伝導性セラミック基板10上に接合されて搭載される
から、半導体素子からの熱放散性が良好となり、発熱量
の大きな高密度の半導体素子を搭載することが可能であ
り、電子部品の信頼性を向上させることができる。
また、金属導体配線14が低誘電率のムライト焼結体中
に内設されているから、信号の伝播遅延時間を短縮でき
電子部品の高速化の要求に対応することができる。
なお、従来ムライト組成物の焼成は一般に1400℃〜16
00℃の範囲で行われており、窒化アルミニウムおよび炭
化けい素組成物の焼成は1700℃以上で行われる。上述し
たセラミックパッケージはこれらの焼結体を一体に接合
して成るものであるが、これら２種の部材の接合法はと
くに限定されるものではなく、各々あらかじめ焼成さ
れた各部材の接合面間に副成分、例えばムライトと反応
して液相をつくる酸化マグネシウム含む層を介して1600
℃以上の中性雰囲気中にて処理する方法、焼成中に液
相を多く生成するような組成としたムライト組成物をグ
リーンシートとなし、これを窒化アルミニウムまたは炭
化けい素焼結体上に載置して焼成を行うことによりムラ
イト組成物の焼成と同時に接合させる方法、各素材の
焼結体をガラス封着法またはろう付け法により接合媒体
を介して1000℃以下の低温で接合する方法などが好適に
用いられる。
また、とくに1000℃を越える温度で加熱処理する場合
は、非酸化物である窒化アルミニウムまたは炭化けい素
の酸化がおこるため中性または還元性雰囲気中で加熱処
理することが望ましい。
また、本実施例で枠体部に用いられるムライト組成物
は従来のグリーンシート法によって好適に供給され、ム
ライト焼結体に内設される金属導体配線もタングステン
やモリブデン−マンガンペースト等を用いてスクリーン
印刷等で回路パターンを形成する従来のメタライズ法に
よって好適に施される。また、ムライト組成物の熱膨張
率は原料ムライト粉末の製造法や組成および焼結助剤成
分によって変えることができるので、高熱伝導性セラミ
ックとの熱的不整合による接合力の低下を防ぐため、熱
膨張率が高熱伝導性セラミックの熱膨張率により近い値
となるように組成等を選択する必要がある。なお、高熱
伝導性セラミックの原料粉末や組成等を制御するように
してもよい。
また、ムライト組成物と高熱伝導性セラミックとの間
の接合面積等、パッケージの設計上で制約を受ける条件
下においては、相互に接合する側の表面粗度をあらかじ
め制御することも有効である。
その他、特に前述したガラス封着法やろう付け法によ
って接合する場合は、ガラス材またはろう材の特性とく
に熱膨張特性に配慮する必要がある。
以下、上述したセラミックパッケージの製造実施例に
ついて説明する。
まず、窒化アルミニウム焼結体基板を得るため、平均
粒径２μｍ以下の窒化アルミニウム粉末50gに炭酸カル
シウム粉末1.5gを添加し、これに１−ブタノール40mlを
加え、これを樹脂製ポットおよび樹脂製ボールを用いて
20時間ボールミル混合した。この混合物を乾燥して混合
粉末を得た後、このうちから5gを分取し、窒素ガス中で
1800℃、300kg/cm2のホットプレス焼成を行い、35×35
×1.3mmの窒化アルミニウム焼結体基板を得た。この基
板の濡れ性を向上させるため、苛性ソーダ水溶液により
表面処理した後、部分的に無電解ニッケル−リンめっき
22を施した。
一方、パッケージ枠体部を構成するムライト焼結体と
して、２重量％の酸化マグネシウムを含む平均粒径２μ
ｍ以下のムライト粉末200重量部にフタル酸ジ−ｎ−ブ
チル7mlと、１−ブタノール−トルエン混合溶液120mlを
加え、アルミナボールミルにて20時間混合し、これにポ
リビニルブチラール樹脂粉末を18g加えた後、さらに24
時間ボールミル混合を行い、得られた混合物を脱泡後、
ドクターブレード法にて乾燥後の厚さが0.7mmのグリー
ンシートを得た。このグリーンシートを110×110mmに切
断した後、スクリーン印刷法によって粒径0.6μｍタン
グステンペーストよりなる導体配線を施し、さらにこれ
らを41×41mmに切断等して所望の形状に加工した。これ
らを油圧プレスによって熱圧着して一体とした後、大気
中にて1600℃で５時間焼成し、金属導体配線を有するム
ライト焼結体を得た。
次に、得られたムライト焼結体の窒化アルミニウム焼
結体基板との接合面にホウケイ酸鉛ガラスペーストを薄
く塗布し、これを窒化アルミニウム焼結体部材の表面処
理を施した面に載置し、大気中にて600℃で50分間加熱
処理を行い、ムライト焼結体枠体部−窒化アルミニウム
焼結体基板部複合体を得た。
この複合体の接合部は強固に固着しており、ムライト
焼結体の一部が破壊される程度の引張応力を加えても接
合界面からの剥離はおこらなかった。
（発明の効果） 本発明のセラミックパッケージは、電子部品を搭載す
る基板部を高熱伝導性セラミックで構成し、この基板部
に接合媒体により接合されている枠体部を、内部に直接
金属導体配線を有するムライト焼結体で構成したことに
より、以下のような顕著な作用効果を奏する。
パッケージ特性として望まれる高熱放散性と低誘電
率を同時に満足することができる。
パッケージ全体を高価な高熱伝導性セラミック材料
で製造した場合とくらべて低コストでパッケージを製造
することができる。
高熱伝導性セラミックとムライト焼結体ともに熱膨
張率がシリコンに近いため、シリコン半導体の搭載に好
適に対応することができる。
パッケージ全体がムライト焼結体で構成される場合
にくらべ、機械的強度に優れる。
また高熱伝導性セラミックとムライト焼結体とは接合
媒体を介して接合しているので、同時焼成のように収縮
率の調整等のためにセラミック中に余計な添加物を加え
る必要がなく、それぞれのセラミックの高熱伝導性、低
誘電率といった特性を最適に引き出すことができる。
このように、本発明のセラミックパッケージは、収納
する半導体素子等の電子部品の機能を保証できる優れた
特性を有し、これによって半導体装置等の信頼性を向上
させることができる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
【図面の簡単な説明】
第１図は本発明に係るセラミックパッケージの一実施例
を示す断面図である。 10……高熱伝導性セラミック基板、12……ムライト部
材、13……ガラス層、14……金属導体配線。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子等の電子部品が搭載される基板
    部が窒化アルミニウム焼結体または炭化けい素焼結体等
    の高熱伝導性セラミックから成り、 該基板部に接合媒体により接合されている枠体部が、 ムライト組成物からなるグリーンシートに回路パターン
    を形成して積層することにより内部に金属導体配線を直
    接形成したムライト焼結体から成ることを特徴とするセ
    ラミックパッケージ。
JP62150683A 1987-06-17 1987-06-17 セラミツクパツケ−ジ Expired - Lifetime JP2579315B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62150683A JP2579315B2 (ja) 1987-06-17 1987-06-17 セラミツクパツケ−ジ
KR1019880005343A KR910002811B1 (ko) 1987-06-17 1988-05-09 세라믹 패키지
US07/207,218 US4827082A (en) 1987-06-17 1988-06-16 Ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62150683A JP2579315B2 (ja) 1987-06-17 1987-06-17 セラミツクパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS63314855A JPS63314855A (ja) 1988-12-22
JP2579315B2 true JP2579315B2 (ja) 1997-02-05

Family

ID=15502185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62150683A Expired - Lifetime JP2579315B2 (ja) 1987-06-17 1987-06-17 セラミツクパツケ−ジ

Country Status (3)

Country Link
US (1) US4827082A (ja)
JP (1) JP2579315B2 (ja)
KR (1) KR910002811B1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736452B2 (ja) * 1989-11-27 1998-04-02 京セラ株式会社 半導体素子収納用パッケージ
JP2736464B2 (ja) * 1989-11-30 1998-04-02 京セラ株式会社 半導体素子収納用パッケージ
JP2736455B2 (ja) * 1989-11-27 1998-04-02 京セラ株式会社 半導体素子収納用パッケージ
JP2736451B2 (ja) * 1989-11-27 1998-04-02 京セラ株式会社 半導体素子収納用パッケージ
US5057648A (en) * 1989-11-20 1991-10-15 Westinghouse Electric Corp. High voltage hybrid package
JP2760107B2 (ja) * 1989-12-07 1998-05-28 住友電気工業株式会社 セラミックス基板の表面構造およびその製造方法
DE69009958T2 (de) * 1989-12-19 1994-09-22 Fujitsu Ltd Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung.
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
JP2764340B2 (ja) * 1990-06-26 1998-06-11 京セラ株式会社 半導体素子収納用パッケージ
US5294750A (en) * 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
US5188985A (en) * 1991-03-29 1993-02-23 Aegis, Inc. Surface mount device with high thermal conductivity
US5111277A (en) * 1991-03-29 1992-05-05 Aegis, Inc. Surface mount device with high thermal conductivity
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US5498900A (en) * 1993-12-22 1996-03-12 Honeywell Inc. Semiconductor package with weldable ceramic lid
JP3117377B2 (ja) * 1994-11-29 2000-12-11 京セラ株式会社 半導体装置
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5801073A (en) * 1995-05-25 1998-09-01 Charles Stark Draper Laboratory Net-shape ceramic processing for electronic devices and packages
US5821617A (en) * 1996-07-29 1998-10-13 Microsemi Corporation Surface mount package with low coefficient of thermal expansion
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
JP2000091485A (ja) 1998-07-14 2000-03-31 Denso Corp 半導体装置
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6917461B2 (en) * 2000-12-29 2005-07-12 Texas Instruments Incorporated Laminated package
TW487258U (en) * 2001-02-15 2002-05-11 Quanta Comp Inc Pivot structure of a mobile phone detachable from a base thereof
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
EP2216891B1 (en) * 2003-08-21 2012-01-04 Denso Corporation Mounting structure ofa semiconductor device
JP4285753B2 (ja) * 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
JP4699225B2 (ja) * 2006-01-31 2011-06-08 株式会社トクヤマ メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
US8080872B2 (en) * 2008-06-16 2011-12-20 Hcc Aegis, Inc. Surface mount package with high thermal conductivity
TW201034129A (en) * 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
EP2750182A1 (en) * 2012-12-28 2014-07-02 Services Pétroliers Schlumberger Electronic device sealing for a downhole tool
CN111613710B (zh) * 2020-06-29 2021-08-13 松山湖材料实验室 一种电子设备、半导体器件、封装结构、支架及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843355B2 (ja) * 1976-12-20 1983-09-26 日本特殊陶業株式会社 セラミツクと低膨張性金属部材の封止構造体
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
US4780572A (en) * 1985-03-04 1988-10-25 Ngk Spark Plug Co., Ltd. Device for mounting semiconductors
JPS61256746A (ja) * 1985-05-10 1986-11-14 Hitachi Ltd 半導体装置
JPS63197343U (ja) * 1987-06-11 1988-12-19

Also Published As

Publication number Publication date
KR910002811B1 (ko) 1991-05-04
JPS63314855A (ja) 1988-12-22
KR890001180A (ko) 1989-03-18
US4827082A (en) 1989-05-02

Similar Documents

Publication Publication Date Title
JP2579315B2 (ja) セラミツクパツケ−ジ
US4861646A (en) Co-fired metal-ceramic package
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP2765885B2 (ja) 窒化アルミニウム回路基板及びその製造方法
JPH0715101A (ja) 酸化物セラミック回路基板及びその製造方法
JPS6232695A (ja) セラミツクス回路基板
JPH0451078B2 (ja)
US6579818B2 (en) Glass ceramic sintered product
JPH0524107B2 (ja)
JPS63303856A (ja) 着色ムライトセラミック組成物
JPS5927120B2 (ja) 基板
Tummala et al. Ceramic packaging
Horiuchi et al. New mullite ceramic packages and substrates
JP2516981B2 (ja) セラミックパッケ−ジとその製造方法
JP3527038B2 (ja) 低温焼成セラミックス、該セラミックスから成る配線基板
JPH0624880A (ja) 金属−セラミックス複合体及びその製造方法
US4963514A (en) Ceramic mullite-silica glass composite
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2523266B2 (ja) 配線回路用セラミック基板の製造方法
JPH1086279A (ja) 窒化ケイ素多層基板およびその製造方法
JPH09175855A (ja) 低温焼成磁器組成物
JPH04114931A (ja) ガラスセラミック焼結体の製法
JP3450998B2 (ja) 配線基板およびその実装構造
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2004168557A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造