JPH06105722B2 - セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ - Google Patents
セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージInfo
- Publication number
- JPH06105722B2 JPH06105722B2 JP60226776A JP22677685A JPH06105722B2 JP H06105722 B2 JPH06105722 B2 JP H06105722B2 JP 60226776 A JP60226776 A JP 60226776A JP 22677685 A JP22677685 A JP 22677685A JP H06105722 B2 JPH06105722 B2 JP H06105722B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- silicon
- aluminum
- brazing material
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はセラミックの接合方法、特に熱発生素子を高密
度に集積した半導体集積回路基体を収納する高熱伝導性
セラミックパッケージを接合するに好適なセラミックの
接合方法、セラミックパッケージの製法、及びセラミッ
クパッケージに関する。
度に集積した半導体集積回路基体を収納する高熱伝導性
セラミックパッケージを接合するに好適なセラミックの
接合方法、セラミックパッケージの製法、及びセラミッ
クパッケージに関する。
従来において、電子計算機では計算速度の速いことが要
求されるため、近年、限定された半導体基体中に発熱を
ともなう半導体素子を多数個集積し、もつて各素子間の
電気的連絡配線長を可及的に短縮した半導体装置、即ち
大規模集積回路（以下LSIと言う）チツプが開発されて
いる。又、そのLSIチツプを搭載し、同チツプと外部回
路とを電気的中継接続しかつ同チツプの収納容器を兼ね
る基板ないしパツケージも、多層かつ高密度に電気配線
され、もつて中継接続配線長さは実質的に短縮されてき
ている。この一例として、（ｉ）特開昭57−126153号に
開示されているように、アルミナ多層配線基板の第１の
凹部にLSIチツプのダイボンデイング領域を設け、この
凹部上縁に階段状に設けられた第２の凹部にワイヤボン
デイング用パツドを配設し、同パツドから基板主表面に
取付けられた外部端子に至るまでの電気配線が上記基板
内部に埋設される如くに設けられたLSIパツケージが公
知である。
求されるため、近年、限定された半導体基体中に発熱を
ともなう半導体素子を多数個集積し、もつて各素子間の
電気的連絡配線長を可及的に短縮した半導体装置、即ち
大規模集積回路（以下LSIと言う）チツプが開発されて
いる。又、そのLSIチツプを搭載し、同チツプと外部回
路とを電気的中継接続しかつ同チツプの収納容器を兼ね
る基板ないしパツケージも、多層かつ高密度に電気配線
され、もつて中継接続配線長さは実質的に短縮されてき
ている。この一例として、（ｉ）特開昭57−126153号に
開示されているように、アルミナ多層配線基板の第１の
凹部にLSIチツプのダイボンデイング領域を設け、この
凹部上縁に階段状に設けられた第２の凹部にワイヤボン
デイング用パツドを配設し、同パツドから基板主表面に
取付けられた外部端子に至るまでの電気配線が上記基板
内部に埋設される如くに設けられたLSIパツケージが公
知である。
この公知例では、LSIチツプで生じた熱はダイボンデイ
ング接合界面と上記基板を経由してパツケージ外部に放
散されることを基本とする。しかしながら、多層配線基
板母材としてのアルミナは、LSIチツプの発熱量が少な
い場合は熱伝導路担体として適用可能であるが、熱伝導
率20〜30W/m・Ｋ（室温〜100℃）と小さく発熱量の大き
いチツプに対しては熱伝導路としての役割を十分果し得
ない。
ング接合界面と上記基板を経由してパツケージ外部に放
散されることを基本とする。しかしながら、多層配線基
板母材としてのアルミナは、LSIチツプの発熱量が少な
い場合は熱伝導路担体として適用可能であるが、熱伝導
率20〜30W/m・Ｋ（室温〜100℃）と小さく発熱量の大き
いチツプに対しては熱伝導路としての役割を十分果し得
ない。
また、放熱問題を解決する手法の一例として、（２）エ
レ・エム・マハリンガム（L.M.Mahalingam）らによるソ
リツド ステートテクノロジイ（Solid State Technolo
gy）,167〜173頁,5月（1984年）におけるバイポーラデ
バイス パッケージング−エレクトリカル，サーマル
アンド メカニカル ストレス コンシダレーション
（Bipolar Device Packaging−Electrical,Thermal,and
Mechanical Stress Considerations）と題する論文
で、ピン グリツド アレイ パツケージ（Pin Grid A
rray Package）（以下PGAと略記）の熱放散性向上のた
め、チツプをダイボンデイングするための凹部をベリリ
ヤとアルミナとで複合的に構成することを開示してい
る。即ち、チツプを搭載する部分には熱伝導率（240W/m
・Ｋ）の高いベリリヤを用い、そして中間部を有するア
ルミナにはワイヤボンデイングパツド及び外部端子を配
設すると共に同パツドから外部端子に至る電気配線を施
こし、終局的にチツプから外部回路に至る中継電気配線
用基板としての役割を付与している。上記ベリリヤに
は、チツプ搭載面の反対側の面に放熱フインが熱的に係
合されている。
レ・エム・マハリンガム（L.M.Mahalingam）らによるソ
リツド ステートテクノロジイ（Solid State Technolo
gy）,167〜173頁,5月（1984年）におけるバイポーラデ
バイス パッケージング−エレクトリカル，サーマル
アンド メカニカル ストレス コンシダレーション
（Bipolar Device Packaging−Electrical,Thermal,and
Mechanical Stress Considerations）と題する論文
で、ピン グリツド アレイ パツケージ（Pin Grid A
rray Package）（以下PGAと略記）の熱放散性向上のた
め、チツプをダイボンデイングするための凹部をベリリ
ヤとアルミナとで複合的に構成することを開示してい
る。即ち、チツプを搭載する部分には熱伝導率（240W/m
・Ｋ）の高いベリリヤを用い、そして中間部を有するア
ルミナにはワイヤボンデイングパツド及び外部端子を配
設すると共に同パツドから外部端子に至る電気配線を施
こし、終局的にチツプから外部回路に至る中継電気配線
用基板としての役割を付与している。上記ベリリヤに
は、チツプ搭載面の反対側の面に放熱フインが熱的に係
合されている。
上記構造では、熱発生部のジヤンクシヨンからケースと
してのベリリヤ板外面に至るまでの熱抵抗が約１℃/Wで
あり、ベリリヤ板をアルミナ板で代替した場合の約3.5
℃/Wに比べ優れた放熱性を有する。又、上記構造では高
い気密性を確保し後続の熱的プロセスに対する耐力を確
保する観点から、上記ベリリヤ板とアルミナ基板は銀ろ
う付けによつて一体化されるが一般的である。同構成は
熱膨張係数が近似（ベリリヤ:8×10-6／℃，アルミナ７
×10-6／℃，いずれも室温〜400℃）し、しかも銀ろう
付け処理（約800℃）に耐える金属化技術の確立された
セラミツク部材どうしの接合体に基づく。したがつて、
上記構造体は熱的変化に追随可能な高信頼性パツケージ
になり得る。
してのベリリヤ板外面に至るまでの熱抵抗が約１℃/Wで
あり、ベリリヤ板をアルミナ板で代替した場合の約3.5
℃/Wに比べ優れた放熱性を有する。又、上記構造では高
い気密性を確保し後続の熱的プロセスに対する耐力を確
保する観点から、上記ベリリヤ板とアルミナ基板は銀ろ
う付けによつて一体化されるが一般的である。同構成は
熱膨張係数が近似（ベリリヤ:8×10-6／℃，アルミナ７
×10-6／℃，いずれも室温〜400℃）し、しかも銀ろう
付け処理（約800℃）に耐える金属化技術の確立された
セラミツク部材どうしの接合体に基づく。したがつて、
上記構造体は熱的変化に追随可能な高信頼性パツケージ
になり得る。
しかしながら、ベリリヤは毒性問題を有する点である。
上述した放熱問題と毒性問題を併せて解決できる新しい
パツケージとして、（３）浦らによる日経エレクトロニ
クス,265〜294頁，（1984年９月24日）における「LSI実
装への応用が始まつたSiCセラミツク」と題する論文に
て、チツプ搭載用ベリリヤ板に高熱伝導性炭化ケイ素焼
結体（焼結助財としてベリリヤを微少量添加）を代替
し、中空部を設けた多層回路基板（低膨張係数，低誘電
率）とともに一体化したPGAの概念が提案されている。
パツケージとして、（３）浦らによる日経エレクトロニ
クス,265〜294頁，（1984年９月24日）における「LSI実
装への応用が始まつたSiCセラミツク」と題する論文に
て、チツプ搭載用ベリリヤ板に高熱伝導性炭化ケイ素焼
結体（焼結助財としてベリリヤを微少量添加）を代替
し、中空部を設けた多層回路基板（低膨張係数，低誘電
率）とともに一体化したPGAの概念が提案されている。
上記高熱伝導性炭化ケイ素は、熱伝導率270W/m・K,密度
3.2g/cm3、熱膨張係数3.7×10-6／℃），電気抵抗率10
13Ωcm以上（いずれも室温）と、チツプ搭載用基板とし
て好適な物性を有しているが、低熱膨張係数と低誘電率
を兼備する多層回路基板としては、種々の材料について
検討されているが、現在の段階ではアルミナを母材とす
る多層回路基板を凌駕する基板は見当らない。これは、
多層回路基板の生産技術と同基板の応用技術及び高信頼
性付与技術がアルミナを母材にした場合に比べて十分蓄
積されていないからである。
3.2g/cm3、熱膨張係数3.7×10-6／℃），電気抵抗率10
13Ωcm以上（いずれも室温）と、チツプ搭載用基板とし
て好適な物性を有しているが、低熱膨張係数と低誘電率
を兼備する多層回路基板としては、種々の材料について
検討されているが、現在の段階ではアルミナを母材とす
る多層回路基板を凌駕する基板は見当らない。これは、
多層回路基板の生産技術と同基板の応用技術及び高信頼
性付与技術がアルミナを母材にした場合に比べて十分蓄
積されていないからである。
この点、ケライトセラミツクやガラスセラミツクはアル
ミナを主要母材にしているものであり、アルミナを主体
にした従来技術を適用することが比較的容易である。
ミナを主要母材にしているものであり、アルミナを主体
にした従来技術を適用することが比較的容易である。
この状況のもとで上記（３）に開示される概念的パツケ
ージを実現するためには、従来技術からなるアルミナを
主母材とした単層あるいは多層基板を適用せざるを得な
い。
ージを実現するためには、従来技術からなるアルミナを
主母材とした単層あるいは多層基板を適用せざるを得な
い。
アルミナ多層配線基板と炭化ケイ素チツプ搭載板との一
体化PGAを実現する上で、新たに発生する問題は以下の
通りである。
体化PGAを実現する上で、新たに発生する問題は以下の
通りである。
（ａ）上述のようにアルミナ材と炭化ケイ素材の熱膨張
係数差は3.3×10-6／℃と大きい。したがつて、この熱
膨張係数差に基づく熱応力に耐える接合法が必要にな
る。
係数差は3.3×10-6／℃と大きい。したがつて、この熱
膨張係数差に基づく熱応力に耐える接合法が必要にな
る。
（ｂ）一体化PGAは後続プロセスにてLSIチツプを炭化ケ
イ素搭載板上にAu−Siろう付けの如き手法でダイボンデ
イングされる。したがつて、上記アルミナ材と炭化ケイ
素材とは、上記ろう付（作業温度430℃）熱処理に耐え
るように接合されねばならない。
イ素搭載板上にAu−Siろう付けの如き手法でダイボンデ
イングされる。したがつて、上記アルミナ材と炭化ケイ
素材とは、上記ろう付（作業温度430℃）熱処理に耐え
るように接合されねばならない。
（ｃ）炭化ケイ素に対するソルダリング用金属化技術と
して、例えば特開昭58−204885に開示される炭化ケイ素
焼結体にMn−Cu合金箔、銅箔を重ね圧力印加のもとで合
金の融点まで加熱して金属化する方法や特開昭58−9890
に開示される炭化ケイ素焼結体にMo粉末,W粉末，有機物
からなるペーストを塗布し、1200〜1700℃で焼成して金
属化する方法が公知である。これらの方法によつて得ら
れる金属化層は炭化ケイ素と強固に接合している。しか
し、接合強度が大きい反面炭化ケイ素焼結体内部に過大
な残留熱応力を内蔵している。したがつて、金属化炭化
ケイ素を熱膨張係数の異なる他部材とを銀ろう付け一体
化したような構造体では、ろう付け熱処理や一体化物使
用段階の熱履歴にともなう応力の重量付加によつて炭化
ケイ素内部に亀裂を生ずる。亀裂発生は特に炭化ケイ素
が引張り応力を受ける降温時において顕著であるが、こ
れはPGAの所期の性能、例えば気密性や放熱性の維持に
好ましくない悪影響を及ぼす。
して、例えば特開昭58−204885に開示される炭化ケイ素
焼結体にMn−Cu合金箔、銅箔を重ね圧力印加のもとで合
金の融点まで加熱して金属化する方法や特開昭58−9890
に開示される炭化ケイ素焼結体にMo粉末,W粉末，有機物
からなるペーストを塗布し、1200〜1700℃で焼成して金
属化する方法が公知である。これらの方法によつて得ら
れる金属化層は炭化ケイ素と強固に接合している。しか
し、接合強度が大きい反面炭化ケイ素焼結体内部に過大
な残留熱応力を内蔵している。したがつて、金属化炭化
ケイ素を熱膨張係数の異なる他部材とを銀ろう付け一体
化したような構造体では、ろう付け熱処理や一体化物使
用段階の熱履歴にともなう応力の重量付加によつて炭化
ケイ素内部に亀裂を生ずる。亀裂発生は特に炭化ケイ素
が引張り応力を受ける降温時において顕著であるが、こ
れはPGAの所期の性能、例えば気密性や放熱性の維持に
好ましくない悪影響を及ぼす。
したがつて、上記先行技術例（３）に開示された概念構
造のPGAを実現するには、上記（ａ）〜（ｃ）の問題点
を解決するあるいは従来技術を凌駕する接合技術によら
なければならない。
造のPGAを実現するには、上記（ａ）〜（ｃ）の問題点
を解決するあるいは従来技術を凌駕する接合技術によら
なければならない。
本発明の目的は、従来セラミツクパツケージの欠点を改
め、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージを接合することを目的と
するセラミックの接合方法及びセラミックパッケージの
製法及びセラミックパッケージを提供することを目的と
する。
め、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミックパッケージを接合することを目的と
するセラミックの接合方法及びセラミックパッケージの
製法及びセラミックパッケージを提供することを目的と
する。
本発明のセラミックの接合方法は、アルミナ、ムライト
又はガラスセラミックからなる第１のセラミックと、ベ
リリウム、ベリリヤ、窒化ホウ素の少なくとも１種を含
有する炭化ケイ素からなる第２のセラミックとを、アル
ミニウムとシリコンとからなるろう材を介在させて接合
し、前記ろう材の固化部と第２のセラミックとの界面に
11.3重量％シリコンおよび残部アルミニウムからなる共
晶合金の領域を形成させることを特徴としており、そし
てろう材をアルミニウム板にアルミニウム−シリコン合
金をクラッドした複合板とし、該クラッドを第２のセラ
ミック側に配して介在させるのがよく、あるいは、ろう
材をアルミニウム板と第２のセラミックの面に蒸着した
シリコン膜とから構成するとよい。接合の過程は、ろう
材と炭化ケイ素が押圧と熱エネルギーを受けて接触界面
を増すとともに、この界面を通してろう材中のアルミニ
ウム及びシリコンと、炭化ケイ素中のシリコンとの相互
拡散を促進する第１過程と、アルミニウム−シリコン共
晶合金組成の領域の生成とこの領域の溶融を促進する第
２過程と、この溶融が固化され共晶合金を主体とする微
細な結晶粒からなる領域を界面に生成する第３過程とか
らなる。上記のごとく接合される第１のセラミックは表
面及び／又は内部に配線を有する配線基板であり、第２
のセラミックは半導体チップを搭載すべき放熱板であ
る。
又はガラスセラミックからなる第１のセラミックと、ベ
リリウム、ベリリヤ、窒化ホウ素の少なくとも１種を含
有する炭化ケイ素からなる第２のセラミックとを、アル
ミニウムとシリコンとからなるろう材を介在させて接合
し、前記ろう材の固化部と第２のセラミックとの界面に
11.3重量％シリコンおよび残部アルミニウムからなる共
晶合金の領域を形成させることを特徴としており、そし
てろう材をアルミニウム板にアルミニウム−シリコン合
金をクラッドした複合板とし、該クラッドを第２のセラ
ミック側に配して介在させるのがよく、あるいは、ろう
材をアルミニウム板と第２のセラミックの面に蒸着した
シリコン膜とから構成するとよい。接合の過程は、ろう
材と炭化ケイ素が押圧と熱エネルギーを受けて接触界面
を増すとともに、この界面を通してろう材中のアルミニ
ウム及びシリコンと、炭化ケイ素中のシリコンとの相互
拡散を促進する第１過程と、アルミニウム−シリコン共
晶合金組成の領域の生成とこの領域の溶融を促進する第
２過程と、この溶融が固化され共晶合金を主体とする微
細な結晶粒からなる領域を界面に生成する第３過程とか
らなる。上記のごとく接合される第１のセラミックは表
面及び／又は内部に配線を有する配線基板であり、第２
のセラミックは半導体チップを搭載すべき放熱板であ
る。
また本発明のセラミックパッケージの製法は、アルミ
ナ、ムライト又はガラスセラミックの焼結体からなる第
１のセラミック基板と、ベリリウム、ベリリヤ、窒化ホ
ウ素の少なくとも１種を含有する炭化ケイ素の焼結体か
らなる第２のセラミック基板との間の所要部に、アルミ
ニウムとシリコンとからなるろう材を介装し、加圧のも
とでアルミニウム−シリコン合金の共晶温度で熱処理し
て、ろう材の固化部と第２のセラミックとの界面に11.3
重量％シリコンおよび残部アルミニウムからなる共晶合
金の領域を形成する工程を含むことを特徴とする。
ナ、ムライト又はガラスセラミックの焼結体からなる第
１のセラミック基板と、ベリリウム、ベリリヤ、窒化ホ
ウ素の少なくとも１種を含有する炭化ケイ素の焼結体か
らなる第２のセラミック基板との間の所要部に、アルミ
ニウムとシリコンとからなるろう材を介装し、加圧のも
とでアルミニウム−シリコン合金の共晶温度で熱処理し
て、ろう材の固化部と第２のセラミックとの界面に11.3
重量％シリコンおよび残部アルミニウムからなる共晶合
金の領域を形成する工程を含むことを特徴とする。
そして、このセラミックパッケージの製法において、ろ
う材をアルミニウム板にアルミニウム−シリコン合金を
クラッドした複合板とし、このクラッドを第２のセラミ
ック側に配して介在させるのがよい、あるいは、ろう材
をアルミニウム板と第２のセラミック基板面に蒸着した
シリコン膜とから構成するのがよい。
う材をアルミニウム板にアルミニウム−シリコン合金を
クラッドした複合板とし、このクラッドを第２のセラミ
ック側に配して介在させるのがよい、あるいは、ろう材
をアルミニウム板と第２のセラミック基板面に蒸着した
シリコン膜とから構成するのがよい。
また本発明のセラミックパッケージは、半導体基体と外
部回路との電気的中継回路を形成する回路配線基板であ
って、この基板の中央部に半導体基体を設置する空間部
を有し、アルミナ、ムライト又はガラスセラミックから
なる第１のセラミック基板と、半導体基体が搭載され、
第１のセラミック基板より熱伝導性が大きくかつ熱膨張
係数が半導体基体に近似し、ベリリウム、ベリリヤ、窒
化ホウ素の少なくとも１種を含有する炭化ケイ素からな
る第２のセラミック基板とを、アルミニウムとシリコン
からなるろう材で接合し、ろう材の固化部と第２のセラ
ミックとの界面に11.3重量％シリコンと残部アルミニウ
ムからなる共晶合金の領域を介して接合して構成したこ
とを特徴とする。
部回路との電気的中継回路を形成する回路配線基板であ
って、この基板の中央部に半導体基体を設置する空間部
を有し、アルミナ、ムライト又はガラスセラミックから
なる第１のセラミック基板と、半導体基体が搭載され、
第１のセラミック基板より熱伝導性が大きくかつ熱膨張
係数が半導体基体に近似し、ベリリウム、ベリリヤ、窒
化ホウ素の少なくとも１種を含有する炭化ケイ素からな
る第２のセラミック基板とを、アルミニウムとシリコン
からなるろう材で接合し、ろう材の固化部と第２のセラ
ミックとの界面に11.3重量％シリコンと残部アルミニウ
ムからなる共晶合金の領域を介して接合して構成したこ
とを特徴とする。
本発明のパッケージにおいて好ましい第１セラミツク基
体は、アルミナ（熱膨張係数７×10-6／℃）を母材とし
た配線基板である。上記第１セラミツク基体とともに複
合化され、より理想的なパツケージを得るのに好適な第
２セラミツク基板は、ベリリウム、ベリリヤ、窒化ホウ
素の少くとも１種を２重量部以下含有する焼結体炭化ケ
イ素（熱伝導率270W/m・K,熱膨張係数3.7×10-6／℃）
である。
体は、アルミナ（熱膨張係数７×10-6／℃）を母材とし
た配線基板である。上記第１セラミツク基体とともに複
合化され、より理想的なパツケージを得るのに好適な第
２セラミツク基板は、ベリリウム、ベリリヤ、窒化ホウ
素の少くとも１種を２重量部以下含有する焼結体炭化ケ
イ素（熱伝導率270W/m・K,熱膨張係数3.7×10-6／℃）
である。
本発明において、上記第１セラミツク基板と第２セラミ
ツク基板は、上記両者間にアルミニウムとシリコンから
なるろう材を介装され、熱圧着の手法即ち圧力印加のも
とでの熱処理によつて接合される。この場合重要な課題
は、従来アルミナセラミツクと金属との一体化接合に採
られてきた固相拡散接合の手法を、炭化ケイ素と金属と
の接合に適用が困難であるという点である。これは、炭
化ケイ素の接合界面付近に過大な残留応力が生ずること
に基づく。この技術課題を克服するために本発明パツケ
ージに導入された最も新規な点は、炭化ケイ素と金属と
の接合界面に粒径１μｍ以下と微細な結晶粒からなる共
晶合金を主体にした遷移領域を設け、同遷移層の優れた
塑性変形性能により過大な応力の残留を回避した点であ
る。共晶合金を着目した理由は、同合金が微細粒である
程粒界塑性変形性能が増す点にある。
ツク基板は、上記両者間にアルミニウムとシリコンから
なるろう材を介装され、熱圧着の手法即ち圧力印加のも
とでの熱処理によつて接合される。この場合重要な課題
は、従来アルミナセラミツクと金属との一体化接合に採
られてきた固相拡散接合の手法を、炭化ケイ素と金属と
の接合に適用が困難であるという点である。これは、炭
化ケイ素の接合界面付近に過大な残留応力が生ずること
に基づく。この技術課題を克服するために本発明パツケ
ージに導入された最も新規な点は、炭化ケイ素と金属と
の接合界面に粒径１μｍ以下と微細な結晶粒からなる共
晶合金を主体にした遷移領域を設け、同遷移層の優れた
塑性変形性能により過大な応力の残留を回避した点であ
る。共晶合金を着目した理由は、同合金が微細粒である
程粒界塑性変形性能が増す点にある。
したがつて、本発明半導体基体搭載用セラミツクパツケ
ージの製法は、上記第１セラミツクと第２セラミツクの
所要部にアルミニウムとシリコンからなるろう材を介装
し、圧力印加のもとでアルミニウムとシリコン系合金で
あつて最低限の融点を持つ共晶合金を生成する温度で熱
処理することを特徴とする。
ージの製法は、上記第１セラミツクと第２セラミツクの
所要部にアルミニウムとシリコンからなるろう材を介装
し、圧力印加のもとでアルミニウムとシリコン系合金で
あつて最低限の融点を持つ共晶合金を生成する温度で熱
処理することを特徴とする。
上記の熱処理温度は、アルミニウムの融点660℃未満で
かつAl−11.3重量％、Si共晶合金の融点577℃以上の範
囲である。
かつAl−11.3重量％、Si共晶合金の融点577℃以上の範
囲である。
上記熱処理による炭化ケイ素と金属なるアルミニウムと
のより詳細な接合メカニズムは今後の解明に待つ所が多
いが、本発明者らは以下のプロセス段階を経るものと推
測している。即ち、金属と炭化ケイ素が押圧と熱エネル
ギを受けて接触界面を増すとともに、同界面を通した金
属とシリコンの相互拡散を促進する第１過程、上記共晶
合金組成の領域生成と同領域の溶融を促進する第２過
程、そして上記溶融領域が固化され上記共晶合金を主体
とする微細結晶粒からなる遷移領域を、上記金属及び炭
化ケイ素との界面に生成する第３過程である。
のより詳細な接合メカニズムは今後の解明に待つ所が多
いが、本発明者らは以下のプロセス段階を経るものと推
測している。即ち、金属と炭化ケイ素が押圧と熱エネル
ギを受けて接触界面を増すとともに、同界面を通した金
属とシリコンの相互拡散を促進する第１過程、上記共晶
合金組成の領域生成と同領域の溶融を促進する第２過
程、そして上記溶融領域が固化され上記共晶合金を主体
とする微細結晶粒からなる遷移領域を、上記金属及び炭
化ケイ素との界面に生成する第３過程である。
との界面に生成する第３過程である。
次に図面を参照して、本発明の実施例を更に詳細に説明
する。第１図は、本発明第１実施例におけるPGAの概略
断面図及び第２図はPGAを構成する要部の拡大断面模式
図である。
する。第１図は、本発明第１実施例におけるPGAの概略
断面図及び第２図はPGAを構成する要部の拡大断面模式
図である。
第１図を参照するに、11は平板の中央部に貫通して設け
られた中空穴（開口部約11mm×11mm）111と中空穴111の
上縁部にワイヤボンデイング用金属パツド（長さ方向0.
8mm）の設けられた段差112とともに、段差112のパツド
から金属ピン14に至る２層電気配線（図示を省略）を具
備したアルミナ焼結体を母材とする第１セラミツク基板
（39.4mm×39.4mm×1.77mm）であり、10は半導体基体を
ダイボンデイングするための金属化層101を具備したベ
リリウム，ベリリヤ，窒化ホウ素の少くとも１種を添加
物として含む炭化ケイ素焼結体からなる第２セラミツク
基板（16mm×16mm×0.6mm）である。第１及び第２セラ
ミツク基体は矩形状閉ループ状アルミニウム箔からなる
金属層12を介装して接合されているが、特に上記第２セ
ラミツク基体10と金属層12間には遷移領域が存在し接合
力の維持に寄与している。同図において図示を省略して
いるが、金属ピン14は第１セラミツク11の配線と例えば
銀ろう付けにて接合され、第１セラミツク11の金属ピン
14の取付面には中空穴111を封止するための、例えば金
−錫ろう付け用の金属化層が設けられ、これらのピンや
金属化層は段差112のパツドやダイボンデイング用金属
化層101とともに、後続のワイヤボンデイングやろう付
けを容易にするため、最表層を金とする金属層が設けら
れている。
られた中空穴（開口部約11mm×11mm）111と中空穴111の
上縁部にワイヤボンデイング用金属パツド（長さ方向0.
8mm）の設けられた段差112とともに、段差112のパツド
から金属ピン14に至る２層電気配線（図示を省略）を具
備したアルミナ焼結体を母材とする第１セラミツク基板
（39.4mm×39.4mm×1.77mm）であり、10は半導体基体を
ダイボンデイングするための金属化層101を具備したベ
リリウム，ベリリヤ，窒化ホウ素の少くとも１種を添加
物として含む炭化ケイ素焼結体からなる第２セラミツク
基板（16mm×16mm×0.6mm）である。第１及び第２セラ
ミツク基体は矩形状閉ループ状アルミニウム箔からなる
金属層12を介装して接合されているが、特に上記第２セ
ラミツク基体10と金属層12間には遷移領域が存在し接合
力の維持に寄与している。同図において図示を省略して
いるが、金属ピン14は第１セラミツク11の配線と例えば
銀ろう付けにて接合され、第１セラミツク11の金属ピン
14の取付面には中空穴111を封止するための、例えば金
−錫ろう付け用の金属化層が設けられ、これらのピンや
金属化層は段差112のパツドやダイボンデイング用金属
化層101とともに、後続のワイヤボンデイングやろう付
けを容易にするため、最表層を金とする金属層が設けら
れている。
上記PGAを得るために、本発明の製法では、第１セラミ
ツク11と第２セラミツク10との間に内寸法12mm、外寸法
16mm、厚さ0.1mmの閉ループ状アルミニウム12を介装
し、真空中（7.5×10-8Pa）及び加圧下（5kg/mm2）で60
0℃に加熱して30分間保持し、その後約100℃まで冷却し
て真空及び加圧を解除するプロセスを経る。この熱処理
では、アルミニウム12と第２セラミツク10との間には、
上述した第１過程から第３過程に至る一連の界面状態の
変化が生じ、アルミニウムとシリコンを主体とする微細
粒を含む遷移領域121が形成されて接合が成就する。接
合熱処理の中で加圧力、温度、時間等は上述した特に第
２過程の反応を促進するに重要な因子であり、種々の値
が選択され得る。
ツク11と第２セラミツク10との間に内寸法12mm、外寸法
16mm、厚さ0.1mmの閉ループ状アルミニウム12を介装
し、真空中（7.5×10-8Pa）及び加圧下（5kg/mm2）で60
0℃に加熱して30分間保持し、その後約100℃まで冷却し
て真空及び加圧を解除するプロセスを経る。この熱処理
では、アルミニウム12と第２セラミツク10との間には、
上述した第１過程から第３過程に至る一連の界面状態の
変化が生じ、アルミニウムとシリコンを主体とする微細
粒を含む遷移領域121が形成されて接合が成就する。接
合熱処理の中で加圧力、温度、時間等は上述した特に第
２過程の反応を促進するに重要な因子であり、種々の値
が選択され得る。
第２図は、要部の接合状態を拡大して示す模式図であ
る。第２セラミツク10としての炭化ケイ素は、結晶粒10
2が粒界103を介して多結晶状に焼結されている。金属層
としてのアルミニウム12と炭化ケイ素10との界面には、
上記界面反応で生成された平均粒径約0.3μｍのアルミ
ニウムリツチの粒子（アルミニウムにシリコンが固溶）
とシリコン粒子との混合体状物からなる第１遷移領域12
1a、そして上記混合体状物が結晶粒界103に介在した第
２遷移領域121bとで構成された遷移領域121が存在し、
接合力維持に寄与している。上記第１遷移領域121aはエ
レクトロン・プローブ・Ｘ線マイクロアナライザ（EPM
A）によつて分析した所、Al−11重量％Siなる組成を有
していることが確認された。
る。第２セラミツク10としての炭化ケイ素は、結晶粒10
2が粒界103を介して多結晶状に焼結されている。金属層
としてのアルミニウム12と炭化ケイ素10との界面には、
上記界面反応で生成された平均粒径約0.3μｍのアルミ
ニウムリツチの粒子（アルミニウムにシリコンが固溶）
とシリコン粒子との混合体状物からなる第１遷移領域12
1a、そして上記混合体状物が結晶粒界103に介在した第
２遷移領域121bとで構成された遷移領域121が存在し、
接合力維持に寄与している。上記第１遷移領域121aはエ
レクトロン・プローブ・Ｘ線マイクロアナライザ（EPM
A）によつて分析した所、Al−11重量％Siなる組成を有
していることが確認された。
本実施例において、第１セラミツク11としてのアルミナ
とアルミニウム12は、上記の加圧熱処理する過程で接触
界面を通したアルミニウムの拡散によつて接合される。
この接合過程では、上述の遷移領域121を形成する際の
ような液相生成過程は経ない。
とアルミニウム12は、上記の加圧熱処理する過程で接触
界面を通したアルミニウムの拡散によつて接合される。
この接合過程では、上述の遷移領域121を形成する際の
ような液相生成過程は経ない。
第１図構造のPGAは−55〜＋150℃の温度サイクル試験に
供した。この試験過程でHeリーク率を追跡したが、3000
サイクルで５×10-11atm cc/sec以下で初期と同等であ
つた。このように優れた気密性が維持されたのは、アル
ミニウム12と炭化ケイ素10が緻密かつ冶金的に接合され
るとともに、微細な粒子の集合体であつて粒界塑性変形
性に優れる第１遷移領域121aにより過大な応力の残留が
緩和されることに起因する。
供した。この試験過程でHeリーク率を追跡したが、3000
サイクルで５×10-11atm cc/sec以下で初期と同等であ
つた。このように優れた気密性が維持されたのは、アル
ミニウム12と炭化ケイ素10が緻密かつ冶金的に接合され
るとともに、微細な粒子の集合体であつて粒界塑性変形
性に優れる第１遷移領域121aにより過大な応力の残留が
緩和されることに起因する。
又、温度サイクル試験では、第１セラミツク基板に施さ
れた配線の導通を調べた。この結果3000サイクルで断線
による導通不良は認められなかつた。これは上述した第
１遷移領域121aに応力緩和による所が大きいが、更に第
１セラミツク基板の熱膨張係数が第２セラミツク基板の
それより大きくなるように組合せを選択している点にも
よる。即ち、一体化後の熱収縮にともなう残留応力は、
第１セラミツク基板の場合圧縮応力となり、断線をとも
なう機械的破壊が抑制されるからである。
れた配線の導通を調べた。この結果3000サイクルで断線
による導通不良は認められなかつた。これは上述した第
１遷移領域121aに応力緩和による所が大きいが、更に第
１セラミツク基板の熱膨張係数が第２セラミツク基板の
それより大きくなるように組合せを選択している点にも
よる。即ち、一体化後の熱収縮にともなう残留応力は、
第１セラミツク基板の場合圧縮応力となり、断線をとも
なう機械的破壊が抑制されるからである。
上記温度サイクル試験には試料数300個を投入したが、
気密性維持及び断線不良率の観点で行った。
気密性維持及び断線不良率の観点で行った。
遷移領域121の形成には加圧力，温度，時間等の熱処理
条件の選択が重要であることは上述の通りであり、圧力
が大きく、温度が高く、時間が長いほど同領域121の形
成が容易になる。しかし、上記手法によらない場合であ
つても遷移領域121を積極的に導入することが可能であ
る。その第１は、アルミニウム12の第２セラミツク10と
接触界面を形成する側にAl−Si合金をクラツドした複合
板を用いて、上述の加圧下における熱処理を施すことで
ある。又第２の手法は、アルミニウム12と接触する第２
セラミツク10の所要部にシリコン蒸着膜を被着し、その
後に上記熱処理を施すことである。これらの手法はいず
れも、遷移層121を生成するのに必須なシリコンを、第
２セラミツク10以外から積極的に供給するものである。
尚、このようなシリコン源の導入は、アルミニウム12と
略第１セラミツク11が接触される側に在つても特別の支
障になるものではない。
条件の選択が重要であることは上述の通りであり、圧力
が大きく、温度が高く、時間が長いほど同領域121の形
成が容易になる。しかし、上記手法によらない場合であ
つても遷移領域121を積極的に導入することが可能であ
る。その第１は、アルミニウム12の第２セラミツク10と
接触界面を形成する側にAl−Si合金をクラツドした複合
板を用いて、上述の加圧下における熱処理を施すことで
ある。又第２の手法は、アルミニウム12と接触する第２
セラミツク10の所要部にシリコン蒸着膜を被着し、その
後に上記熱処理を施すことである。これらの手法はいず
れも、遷移層121を生成するのに必須なシリコンを、第
２セラミツク10以外から積極的に供給するものである。
尚、このようなシリコン源の導入は、アルミニウム12と
略第１セラミツク11が接触される側に在つても特別の支
障になるものではない。
次に、上記PGAにLSIチツプをダイボンデイングし、所定
のワイヤボンデイングを施した後、コバール板をAu−Sn
ろう付けして封止体を形成した。この封止体は最終的に
チツプ温度が実質的に20℃から125℃までの温度変化が
与えられるように電気エネルギが印加かつ停止された。
この電気エネルギの印加及び解除の過程で、チツプから
ケースとしての第２のセラミツク板10の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
25000サイクルで、熱抵抗は0.9℃/Wと初期値と同等の値
を示し、又バブルリークも認められなかつた。熱抵抗が
低くそして高度のサイクル数まで熱抵抗変化を生じない
のは、チツプを搭載する第２セラミツク10として熱膨張
係数がシリコンと略一致し、熱伝導率の大きい炭化ケイ
素焼結体であることに起因する。尚、チツプから第２セ
ラミツク基板10に伝達された熱は最終的には気中に放出
されるが、放熱を助けるために第２セラミツク基板10を
アルミニウムフインの如きヒートシンク部材を係合する
ことは好ましいことである。
のワイヤボンデイングを施した後、コバール板をAu−Sn
ろう付けして封止体を形成した。この封止体は最終的に
チツプ温度が実質的に20℃から125℃までの温度変化が
与えられるように電気エネルギが印加かつ停止された。
この電気エネルギの印加及び解除の過程で、チツプから
ケースとしての第２のセラミツク板10の外面に至る熱抵
抗と、封止体のバブルリーク試験を実施した。この結果
25000サイクルで、熱抵抗は0.9℃/Wと初期値と同等の値
を示し、又バブルリークも認められなかつた。熱抵抗が
低くそして高度のサイクル数まで熱抵抗変化を生じない
のは、チツプを搭載する第２セラミツク10として熱膨張
係数がシリコンと略一致し、熱伝導率の大きい炭化ケイ
素焼結体であることに起因する。尚、チツプから第２セ
ラミツク基板10に伝達された熱は最終的には気中に放出
されるが、放熱を助けるために第２セラミツク基板10を
アルミニウムフインの如きヒートシンク部材を係合する
ことは好ましいことである。
本発明において、第１実施例にて開示した金属層12とし
てのアルミニウムは、他の金属にて代替することが可能
である。以下、銅を適用した場合について説明する。
てのアルミニウムは、他の金属にて代替することが可能
である。以下、銅を適用した場合について説明する。
第１実施例と同様の第１セラミツク11と第２セラミツク
10との間に、同寸法の閉ループ状銅12′を介装し、真空
中（7.5×10-8Pa）及び加圧下（5kg/mm2）で950℃に加
熱して30分間保持し、その後約100℃まで冷却して真空
及び加圧を解除するプロセスを経てPGAを得た。
10との間に、同寸法の閉ループ状銅12′を介装し、真空
中（7.5×10-8Pa）及び加圧下（5kg/mm2）で950℃に加
熱して30分間保持し、その後約100℃まで冷却して真空
及び加圧を解除するプロセスを経てPGAを得た。
上記第２セラミツク10と銅12′との界面には、界面反応
で生成された平均粒径約0.25μｍの共晶粒子からなる第
１遷移領域121a′、そして上記共晶粒子が結晶粒界103
に介在した第２遷移領域121b′とで構成された遷移領域
121′が算在して接合力維持に寄与し、そして第１遷移
領域121a′の塑性変形性能に基づく残留応力緩和に役立
つている。したがつて、第１実施例で享受された種々の
効果は、本実施例においても同様に受けることができ
る。尚、銅12′はニツケル12″に変更することも可能で
ある。このような場合であつても、接合界面にシリコン
を積極的に導入し得ることはアルミニウムの場合と同様
である。
で生成された平均粒径約0.25μｍの共晶粒子からなる第
１遷移領域121a′、そして上記共晶粒子が結晶粒界103
に介在した第２遷移領域121b′とで構成された遷移領域
121′が算在して接合力維持に寄与し、そして第１遷移
領域121a′の塑性変形性能に基づく残留応力緩和に役立
つている。したがつて、第１実施例で享受された種々の
効果は、本実施例においても同様に受けることができ
る。尚、銅12′はニツケル12″に変更することも可能で
ある。このような場合であつても、接合界面にシリコン
を積極的に導入し得ることはアルミニウムの場合と同様
である。
本発明において、第１セラミツク基板は誘電率が低い点
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミツク，ガラスセラミツ
クが挙げられる。又、第１セラミツク基板の配線は単層
配線あるいは２層以上の多層配線のいずれであつても同
じ効果が得られる。したがつて、配線密度の大小に応じ
てピンの数も増減するが、これによつて本発明の効果が
変るものではない。
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミツク，ガラスセラミツ
クが挙げられる。又、第１セラミツク基板の配線は単層
配線あるいは２層以上の多層配線のいずれであつても同
じ効果が得られる。したがつて、配線密度の大小に応じ
てピンの数も増減するが、これによつて本発明の効果が
変るものではない。
第２セラミツク基板としての炭化ケイ素板は、熱放散性
を高める観点からは面積が大きく薄い板であることが望
ましいが、第１セラミツク基板との一体化物のそりを軽
減する観点ではなるべく厚いことが望ましい。したがつ
て、現実に選択される第２セラミツク基板の形状寸法は
PGAの要求される仕様に応じて適切な形状，寸法に選ば
れるべきものである。特に残留応力の分散のための円板
状の第２セラミツク基板を用いるとともに金属層12もリ
ング状に選ぶことは更に好ましいことである。
を高める観点からは面積が大きく薄い板であることが望
ましいが、第１セラミツク基板との一体化物のそりを軽
減する観点ではなるべく厚いことが望ましい。したがつ
て、現実に選択される第２セラミツク基板の形状寸法は
PGAの要求される仕様に応じて適切な形状，寸法に選ば
れるべきものである。特に残留応力の分散のための円板
状の第２セラミツク基板を用いるとともに金属層12もリ
ング状に選ぶことは更に好ましいことである。
搭載する半導体基体は、第２セラミツク基板と熱膨張係
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム，りん化ガリウムの如き材料を代表とする
化合物半導体であつても、本発明パツケージの効果，利
点に変る所はない。
数が略一致する点でシリコンが最も好ましい。しかし、
ひ化ガリウム，りん化ガリウムの如き材料を代表とする
化合物半導体であつても、本発明パツケージの効果，利
点に変る所はない。
〔発明の効果〕 本発明によれば、セラミックの接合方法を、アルミナ等
の第１のセラミックと炭化ケイ素である第２のセラミッ
クとをアルミニウムとシリコンとからなるろう材を用い
て接合し、ろう材固化部と第２のセラミックの界面に1
1.3％シリコン及び残部アルミニウムからなる共晶合金
を含む領域を形成するものとしたので、両セラミックの
熱膨張係数が互いに異なり、接合における温度降下時に
熱膨張の相違による応力が各セラミックに発生しても、
組成変形性に優れた共晶合金を含む領域で吸収して、残
留応力を緩和でき、各セラミックにおける亀裂発生を防
止でき、従って従来の先行技術及びその応用技術によつ
ては解決が困難であつた。高い放熱性と気密性が安定し
て維持される半導体基体搭載用セラミツクパツケージ及
びその製法を実現するのに効果がある。
の第１のセラミックと炭化ケイ素である第２のセラミッ
クとをアルミニウムとシリコンとからなるろう材を用い
て接合し、ろう材固化部と第２のセラミックの界面に1
1.3％シリコン及び残部アルミニウムからなる共晶合金
を含む領域を形成するものとしたので、両セラミックの
熱膨張係数が互いに異なり、接合における温度降下時に
熱膨張の相違による応力が各セラミックに発生しても、
組成変形性に優れた共晶合金を含む領域で吸収して、残
留応力を緩和でき、各セラミックにおける亀裂発生を防
止でき、従って従来の先行技術及びその応用技術によつ
ては解決が困難であつた。高い放熱性と気密性が安定し
て維持される半導体基体搭載用セラミツクパツケージ及
びその製法を実現するのに効果がある。
第１図は本発明の一応用例を示すPGA装置主要部の断面
図及び第２図はセラミツク基板と第２セラミツク基板と
の接合部金属層の模式図である。 10…第２セラミツク基板、11…第１セラミツク基板、12
…金属層。
図及び第２図はセラミツク基板と第２セラミツク基板と
の接合部金属層の模式図である。 10…第２セラミツク基板、11…第１セラミツク基板、12
…金属層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八野 耕明 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 高橋 正昭 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 沢畠 守 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 平賀 良 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内 (56)参考文献 特開 昭58−125673（ＪＰ，Ａ) 特開 昭59−57972（ＪＰ，Ａ) 特開 昭59−143344（ＪＰ，Ａ) 特開 昭60−84843（ＪＰ，Ａ)
Claims (9)
- 【請求項１】アルミナ、ムライト又はガラスセラミック
からなる第１のセラミックと、ベリリウム、ベリリヤ、
窒化ホウ素の少なくとも１種を含有する炭化ケイ素から
なる第２のセラミックとを、アルミニウムとシリコンと
からなるろう材を介在させて接合し、前記ろう材の固化
部と前記第２のセラミックとの界面に11.3重量％シリコ
ンおよび残部アルミニウムからなる共晶合金の領域を形
成させることを特徴とするセラミックの接合方法。 - 【請求項２】前記ろう材をアルミニウム板にアルミニウ
ム−シリコン合金をクラッドした複合板とし、該クラッ
ドを前記第２のセラミック側に配して介在させることを
特徴とする特許請求の範囲第１項記載のセラミックの接
合方法。 - 【請求項３】前記ろう材をアルミニウム板と前記第２の
セラミックの面に蒸着したシリコン膜とから構成するこ
とを特徴とする特許請求の範囲第１項記載のセラミック
の接合方法。 - 【請求項４】前記接合は、前記ろう材と前記炭化ケイ素
が押圧と熱エネルギーを受けて接触界面を増すととも
に、該界面を通して前記ろう材中のアルミニウム及びシ
リコンと、前記炭化ケイ素中のシリコンとの相互拡散を
促進する第１過程と、アルミニウム−シリコン共晶合金
組成の領域の生成と該領域の溶融を促進する第２過程
と、該溶融が固化され前記共晶合金を主体とする微細な
結晶粒からなる領域を前記界面に生成する第３過程とか
らなることを特徴とする特許請求の範囲第１項ないし第
３項のいずれかに記載のセラミックの接合方法。 - 【請求項５】前記第１のセラミックは表面及び／又は内
部に配線を有する配線基板であり、前記第２のセラミッ
クは半導体チップを搭載すべき放熱板であることを特徴
とする特許請求の範囲第１項ないし第４項のいずれかに
記載のセラミックの接合方法。 - 【請求項６】アルミナ、ムライト又はガラスセラミック
の焼結体からなる第１のセラミック基板と、ベリリウ
ム、ベリリヤ、窒化ホウ素の少なくとも１種を含有する
炭化ケイ素の焼結体からなる第２のセラミック基板との
間の所要部に、アルミニウムとシリコンとからなるろう
材を介装し、加圧のもとでアルミニウム−シリコン合金
の共晶温度で熱処理して、前記ろう材の固化部と前記第
２のセラミックとの界面に11.3重量％シリコンおよび残
部アルミニウムからなる共晶合金の領域を形成する工程
を含むことを特徴とするセラミックパッケージの製法。 - 【請求項７】前記ろう材をアルミニウム板にアルミニウ
ム−シリコン合金をクラッドした複合板とし、該クラッ
ドを前記第２のセラミック側に配して介在させることを
特徴とする特許請求の範囲第６項記載のセラミックパッ
ケージの製法。 - 【請求項８】前記ろう材をアルミニウム板と前記第２の
セラミック基板面に蒸着したシリコン膜とから構成した
ことを特徴とする特許請求の範囲第６項記載のセラミッ
クの接合方法。 - 【請求項９】半導体基体と外部回路との電気的中継回路
を形成する回路配線基板であって、該基板の中央部に前
記半導体基体を設置する空間部を有し、アルミナ、ムラ
イト又はガラスセラミックからなる第１のセラミック基
板と、前記半導体基体が搭載され、前記第１のセラミッ
ク基板より熱伝導性が大きくかつ熱膨張係数が前記半導
体基体に近似し、ベリリウム、ベリリヤ、窒化ホウ素の
少なくとも１種を含有する炭化ケイ素からなる第２のセ
ラミック基板とを、アルミニウムとシリコンからなるろ
う材で接合し、該ろう材の固化部と前記第２のセラミッ
クとの界面に11.3重量％シリコンと残部アルミニウムか
らなる共晶合金の領域を介して接合して構成したことを
特徴とする半導体基体搭載用セラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226776A JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226776A JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286833A JPS6286833A (ja) | 1987-04-21 |
| JPH06105722B2 true JPH06105722B2 (ja) | 1994-12-21 |
Family
ID=16850430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226776A Expired - Lifetime JPH06105722B2 (ja) | 1985-10-14 | 1985-10-14 | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105722B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516981B2 (ja) * | 1987-06-20 | 1996-07-24 | 新光電気工業株式会社 | セラミックパッケ−ジとその製造方法 |
| JP5724244B2 (ja) * | 2009-08-19 | 2015-05-27 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法、パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125673A (ja) * | 1982-01-12 | 1983-07-26 | 新明和工業株式会社 | 拡散接合方法 |
| JPS5957972A (ja) * | 1982-09-27 | 1984-04-03 | 新明和工業株式会社 | 拡散接合方法 |
| JPH0717975B2 (ja) * | 1983-01-11 | 1995-03-01 | 郁男 岡本 | ろう付け用非晶質合金箔帯 |
| JPS59143344A (ja) * | 1983-02-04 | 1984-08-16 | Ibiden Co Ltd | 電子回路用炭化珪素質基板の製造方法 |
| JPS6084843A (ja) * | 1984-04-16 | 1985-05-14 | Hitachi Ltd | 半導体素子塔載用基板 |
-
1985
- 1985-10-14 JP JP60226776A patent/JPH06105722B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6286833A (ja) | 1987-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6327860B2 (ja) | ||
| JPH077810B2 (ja) | 半導体装置 | |
| JPH06105722B2 (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ | |
| JP3793562B2 (ja) | セラミック回路基板 | |
| JP3493833B2 (ja) | 半導体素子搭載用プラスチックパッケージおよびその製造方法 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP2003092383A (ja) | パワー半導体装置およびそのヒートシンク | |
| JP2000277953A (ja) | セラミックス回路基板 | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JPH0793394B2 (ja) | 半導体基体搭載用セラミックパッケージ | |
| JP2003152141A (ja) | セラミックス放熱回路基板 | |
| JP2005285885A (ja) | 半導体装置 | |
| JPS62199038A (ja) | 半導体パツケ−ジ構造体 | |
| JPH10275879A (ja) | 半導体パッケージ | |
| WO2024047959A1 (ja) | 半導体装置及び接合方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JP2008004760A (ja) | 配線基板および電子装置 | |
| JP3552623B2 (ja) | 複合材料及びそれを用いた半導体装置用放熱板 | |
| JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3285763B2 (ja) | 半導体装置 | |
| JPH06196585A (ja) | 回路基板 | |
| JP2023071204A (ja) | パッケージ |