JPH0448757A - 半導体用パツケージ - Google Patents

半導体用パツケージ

Info

Publication number
JPH0448757A
JPH0448757A JP15520890A JP15520890A JPH0448757A JP H0448757 A JPH0448757 A JP H0448757A JP 15520890 A JP15520890 A JP 15520890A JP 15520890 A JP15520890 A JP 15520890A JP H0448757 A JPH0448757 A JP H0448757A
Authority
JP
Japan
Prior art keywords
input
package
board
metal wire
output pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15520890A
Other languages
English (en)
Inventor
Hideo Arakawa
英夫 荒川
Masahide Okamoto
正英 岡本
Akira Tanaka
明 田中
Masabumi Ohashi
大橋 正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15520890A priority Critical patent/JPH0448757A/ja
Publication of JPH0448757A publication Critical patent/JPH0448757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIを実装する半導体装置において、入出
力ピンをもつ半導体用パッケージ構造に関する。
〔従来の技術〕
半導体装置には、LSIの実装方法により種々の形態が
あり、例えば、ピングリットアレイパッケージ(PGA
)がある。第2図(A)にPGAを適用した半導体装置
の例を示す。すなわち、配線網をもつセラミックス基板
2と複数個の入出力ピン3を接続した構造から成るパッ
ケージに、LS117が接合される。パッケージのセラ
ミックス基板2に接合された放熱基板8にはLS117
が同様に接合され、ボンディングワイヤ6を介してセラ
ミックス基板の配線網に電気的に接続される。
さらに、封止キャップ5により気密封止して、冷却フィ
ン1が取付けられる。これら構成体の複数個が、配線網
をもつプリント基板4に接続し半導体装置が構築される
この半導体装置において、LSIの高密度化とその実装
の高信頼化には、入出力ピン3とセラミックス基板2か
ら成ることを基本構造とするパッケージは、現在のとこ
ろどんなLSI実装形態にも不可欠の構成部品である。
このパンケージに要求される基本特性は、低熱抵抗性と
高気密性封止性が挙げられる。これら特性のうち低熱抵
抗特性は、その構成材料に負うところが大であり、一般
には高熱伝導のセラミックスが適用される。その好適な
材料としてAlNがある。この八〇Nは気密性にも優れ
るため、例えば、特願昭63−81258号明細書に記
載されているように、これまでにAlNで構成される各
種の半導体用パッケージが提案されている。
〔発明が解決しようとする課題〕
第3@に示すパッケージの構造は、第4図に示すように
、AlNのセラミックス2に、W導体から成る多層配線
導体9とスルホール導体11が介在し、これに入出力ピ
ン(Fe−Ni系合金等)3が、N1めつき13及び1
4を介して接合ろう層12 (Cu−Ag合金等)によ
り、スルホール導体11と接合した構造となっているに
のパッケージに必要な特性は、低熱抵抗と高気密性の基
本特性のほか、実質的には入出力ピン3の接合強度が大
で、かつ、半導体装置稼働のさいの冷熱サイクルによる
熱抵抗及び気密性劣化のないことが要求される。
しかし、へ〇Nパッケージの製造工程において。
従来のW粉を印刷し焼成したW導体は、一般に完全な焼
結体とならず、第4図に示すように、W導体内にボイド
10が介在する。その結果、ピン接合部のNiめつき1
4の密着不良が発生し、スルホール、及び、多層配線の
W導体内のボイドを通じて気密劣化を生じる。また、N
iめっき密着不良は、入出力ピンの強度不良が発生し、
がっ、冷熱サイクルによる入出力ピン強度維持の点で信
頼性確保が困難になる。すなわち、実質的には、必ずし
も性能を満足するAΩNパッケージが容易に得られない
本発明は、高熱伝導の/WINを用い、パッケージの低
熱抵抗化を図ると共に、W導体内ボイドに起因した問題
点を払拭し、高信頼の低熱抵抗・高気密性の半導体用A
lNパッケージを提供することにある。
〔課題を解決するための手段〕
上記、目的の半導体用AlNパッケージを得るために、
本発明は基板のピン接合部のスルホール導体部分に、ボ
イドのない金属線を介在させ焼結したパッケージ構造と
することにより、気密不良に対処し、且つ、めっき膜を
省略して高熱伝導性の材質から成る入出力ピンを、直接
、ろう接して。
従来のAlNパッケージの問題点を払拭する。
第1図は本発明のセラミックス基板2と入出力ピン3か
ら成る本発明のパッケージを適用した半導体装置を示し
、第3図における高熱伝導基板8が省略された構造とな
っている。第1図に示したパッケージの詳細は、第2図
に示すようにセラミックス2に多層配線導体8が介在し
、これに導通する金属線スルホール導体10が介在する
。金属線スルホール導体10には、入出力ピン3が接合
ろう層11により、Niめつきを介せず、直接、ろう接
された構造となっている。
金属線スルホール導体11は、金属線とする塑性加工が
可能で、導体としての必要特性である高導電性の金属、
すなわち、Cu、 Ag、W、M。
等が適用され、これら金属は、通常ボイドのない健全な
材質が容易に得られる0通常、セラミックス基板は、例
えば印刷等により所定のパターンの導体をセラミックス
のグリーンシートと共に積層して、導体と母材であるセ
ラミックスを同時に焼結して得られる。従って、本発明
の金属線スルホール導体10は、その所定形状を維持す
るため、セラミックスの焼結温度よりも高融点であるこ
とが不可欠となる。AlNを主成分とする基板には、そ
の焼成温度が1700℃以上となるため、それよりも高
融点のW、Moの金属線が適用され、特に、熱膨張係数
4.5  xlo−8/”Cで、AlNとほぼ一致する
Wの金属線が選ばれる。これにより基板の焼結、及び、
冷熱サイクルの際の熱応力に対する信頼性が確保できる
他方、ボイドのない健全な組織をもつ金属線は、清浄な
接合面が得られるためNiめつき層を設けることなく、
容易に入出力ピンの銀ろう付けが可能で、かつ、充分な
接合強度を得ることができる。
接合性の改善は、冷熱サイクルに対する高信頼化と共に
、熱膨張の異なる高熱伝導のビンの適用を可能とする。
この高熱伝導性の人8カピンは稼働中に発生するLSI
の熱をプリント基板に散逸させる。
一般に、パッケージの低熱抵抗化はLSIを搭載する放
熱基板をAnN等の高熱伝導材質を適用することにより
対処するが、さらに、プリント基板からの放熱も考慮し
た場合に、高熱伝導性の入出力ピンを介してプリント基
板への放熱もでき。
入出力ピン材質を考慮することにより、パッケージの低
熱抵抗化が可能である。これは、ピン数増大によりその
効果が大となる。すなわち、多ピン化と低熱抵抗化に伴
うパッケージを創製するには、ビン材質の高熱伝導化は
不可欠で、その材料にはスルホール導体と同様にCu 
、 A g g A Q g WgMoが選ばれる。こ
れら材料は導電性にも優れる。
多ピン化に伴い線径が小さくなる場合には、その他の特
性として高強度高弾性も要求されるが、その際は、上記
を主成分の合金、あるいは複合材により対処できる。特
に、高導電高弾性に優れる点から、合金は、析出硬化性
Cu合金のうちCu−Cr合金、複合材としてはCu−
W繊維複合材が好適である。
以上、スルホール導体に金属線を適用することにより、
めっき層を省略して高熱伝導のビンを適用した単純な構
造とすることにより、従来のW焼結によるスルホール導
体に起因する諸問題点を払拭でき、低熱抵抗で高気密性
パッケージを得られ机 なお、当然のことながらAΩN以外のセラミックス基板
から成るパッケージでも、その製造熱履歴上の最高温度
、すなわち、基板焼成温度以上の融点をもち高導電性の
金属線をスルホール導体とし、これらに高熱伝導高導電
の入出力ビンを適用することにより、各種パッケージの
低熱抵抗と高気密化が可能である。また、金属線のスル
ホール導入と入出力ピン、ろう材の材質により、その濡
れ性に本質的な不良が生じる場合は、濡れ性を改善する
皮膜を設けても、スルホール導体が金属線であるならば
気密性向上の効果を発揮する。
〔作用〕
セラミックス基板の入出力ビン接合部のスルホール導体
に、ボイドのない材質健全な金属線を適用するため、外
気と接するスルホール導体からの気密劣化が生じない、
また、材質健全な金属線により、めっき層を設けること
なく高熱伝導の入出力ピンが適用でき、高熱伝導性のセ
ラミックスの放熱基板を適用することにより、LSIの
熱を有効に散逸できるので、高気密で低熱抵抗の半導体
用セラミックスパッケージが得られる。
〔実施例〕
粒径1μmのA Q NM料粉と焼結助剤YzOa原料
粉を準備し、これにポリビニルブチラールのバインダと
その有機溶剤を加え混合しスラリとした。
次いで、スラリをグリーンシートにし、乾燥後、別途準
備したW粉末ペーストをグリーンシート上に配線網の導
体を印刷した。他方、グリーンシートに収縮後2.54
mの面心格子とする入出力ビンピッチで、直径0.5w
urの穴をあけ、これに直径0.49閣、長さ1mに機
械加工したW線を埋め込んだにれらを積層圧着し、N 
z −H2−Hz○ガス中で脱バインダ処理後、N2.
雰囲気中で2000℃、−時間の条件で焼結し、入出力
ピン接合部のスルホール導体がW線で多層配線導体8を
もつ外径50X50a+寸法の第2図のW線スルホール
導体基板(a)を作製した。基板のW線は、その融点が
3380℃であるため、2000”Cの焼結温度に対し
て溶解せず、金属線の形状を維持した。
一方、基板(a)と同構造で、かつ、作製条件も基板(
a)に準じ、スルホール導体をW粉ペーストを充填して
焼結した第4図のW粉焼結スルホール導体基板(b)を
作製した。なお、基板(b)は、スルホール導体11が
W粉焼結体である意思外、基板のLSI接合部もAρN
で基板(a)と同様の構造となっている。
次に、基板(a)及び基板(b)のスルホール導体部表
面を、約50noの研削加工し、基板の厚さを1.5a
Iとした。これら基板の気密性をHeリーク試験器で、
リーク量を測定した結果1作製した基板(a)は三個と
も5 X 10−6Torr−Q / s以下の高気密
特性であったのに対し、同様に作製した基板(b)は、
三個のうち二個が5X10−’Torr−Q / s以
下で気密不良であった。以上より、WliAをスルホー
ル導体とすることにより基板の気密性向上の効果がある
次に、基板(a)に対しては直径0.3mn、長さ4m
のCu−Cr製入出力ピンをスルホールW線導体に、直
接、銀ろう(BAg−8)で接合し、第2図のCu−C
rピン付きパッケージを作製した。他方、基板(b)に
は、厚さ5μmの無電解Niめつきを施し、直径0.3
am、長さ4■のコバール製入出力ピンを銀ろう付けし
た第4図のコバールピン付きパッケージを作製した。
Cu−Crピン付きパンケージ及びコバールピン付きパ
ッケージに15X15X0.4μmのチップをはんだ付
け、ワイヤボンディング、及びAQ製ラフイン組立てチ
ップ実装後、プリント基板に取り付け、パッケージの熱
抵抗を測定した結果。
コバール製入出力ピンのパンケージは4.5℃/Wの熱
抵抗であったに対し、Cu−Cr製入出力ピンのパッケ
ージは約15%減の3.8℃/Wの低熱抵抗であった。
以上より、入出力ピン接合部に、高熱伝導の入出力ピン
とすることにより、基板と入出力ピンから成るパッケー
ジの低熱抵抗化の効果がある。
他方5パツケージの接合部のNiめっきを省略して、直
接、ろう付けしたCu−Cr製入出力ピンに対し、90
°変位の繰返し曲げ試験を実施した結果、コバール製ピ
ンは一回の曲げ往復で基板との接合部から剥離したのに
対し、Cu−Cr製ピンは五回以上の曲げ往復でも基板
からの剥離は生じなかった9以上より、Niめっきを省
略してスルホール導体を金属線とする入出力ピンの接合
構造は、ピン接合強度向上の効果がある。
〔発明の効果〕
本発明は、入出力ピン接合部のスルホール導体をセラミ
ックスの焼成温度以上の融点をもち、ボイドのない金属
線とすることにより、従来のW粉焼結導体のボイド介在
に起因する気密劣化を払拭し、かつ、スルホール導体の
金属線に入出力ピンに高熱伝導性のCu系の金属ピンを
ろう接できるので、高気密で低熱抵抗の半導体用パッケ
ージを提供することができる。
【図面の簡単な説明】
第1図は本発明のパッケージ例を搭載した半導体装置の
断面図、第2図は本発明のパンケージ構造の断面図、第
3図は従来のパッケージ例を搭載した半導体装置の断面
図、第4図は従来パッケージ構造の断面図である。 1・・冷却フィン、2・・セラミックス基板、3・入出
力ピン、4 ・プリント基板、5・・ボンディングワイ
ヤ、7・ LSI。

Claims (1)

  1. 【特許請求の範囲】 1、入出力ピンとスルホール導体とを設けた回路網のセ
    ラミックス基板から構成される半導体用パッケージにお
    いて、 セラミックスの焼成温度以上の融点を持つ金属線で形成
    したスルホール導体と、前記スルホール導体に前記入出
    力ピンを接続した基板とから成ることを特徴とする半導
    体用パッケージ。 2、前記セラミックス基板がAlNで、前記スルホール
    導体の金属線がW線である請求項1に記載の半導体用パ
    ッケージ。 3、前記W線に、Cu、Ag、Al、W、Mo又はその
    いずれかを主成分とする合金から選ばれる少なくとも一
    種の導電性金属から成る入出力ピンが接続している請求
    項2に記載の半導体用パッケージ。
JP15520890A 1990-06-15 1990-06-15 半導体用パツケージ Pending JPH0448757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15520890A JPH0448757A (ja) 1990-06-15 1990-06-15 半導体用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15520890A JPH0448757A (ja) 1990-06-15 1990-06-15 半導体用パツケージ

Publications (1)

Publication Number Publication Date
JPH0448757A true JPH0448757A (ja) 1992-02-18

Family

ID=15600871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15520890A Pending JPH0448757A (ja) 1990-06-15 1990-06-15 半導体用パツケージ

Country Status (1)

Country Link
JP (1) JPH0448757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299559A (ja) * 1992-04-20 1993-11-12 Kyocera Corp リード付き電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299559A (ja) * 1992-04-20 1993-11-12 Kyocera Corp リード付き電子部品

Similar Documents

Publication Publication Date Title
KR910007016B1 (ko) 반도체 장치용 부품간의 접속 구조물
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH0613726A (ja) セラミックス回路基板
JPH0288471A (ja) セラミック接合体
JP4227610B2 (ja) 放熱基体の製造方法
JP4969389B2 (ja) 放熱部材およびこれを用いた電子部品収納用パッケージならびに電子装置
JPH11103141A (ja) 配線基板
JPH0448757A (ja) 半導体用パツケージ
JP3426827B2 (ja) 半導体装置
JP2000340716A (ja) 配線基板
JP2004327945A (ja) セラミック電子回路部品
JP2001185838A (ja) セラミック配線基板
JP2002043481A (ja) セラミックモジュールおよびその製造方法
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPS6370545A (ja) 半導体パツケ−ジ
JPH06196585A (ja) 回路基板
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000164996A (ja) セラミック配線基板
JPS63229843A (ja) 複合セラミツクス基板
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPS6334962A (ja) パツケ−ジ構造体
JP2000114441A (ja) 多層金属板およびその製造方法
JP3260512B2 (ja) 窒化アルミニウム回路基板
JPH1168260A (ja) 配線基板