JP2759777B2 - 半導体素子搭載部のセラミックの接合構造 - Google Patents
半導体素子搭載部のセラミックの接合構造Info
- Publication number
- JP2759777B2 JP2759777B2 JP7276502A JP27650295A JP2759777B2 JP 2759777 B2 JP2759777 B2 JP 2759777B2 JP 7276502 A JP7276502 A JP 7276502A JP 27650295 A JP27650295 A JP 27650295A JP 2759777 B2 JP2759777 B2 JP 2759777B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- semiconductor element
- thermal expansion
- package
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体装置用セラミ
ック多層基板またはＩＣパッケ−ジの半導体素子の搭載
部の接合構造に関し、特にＧａＡｓ、Ｇｅ、Ｓｉ等の半
導体素子を収容する放熱能力の大きい超高速用多層基板
またはＩＣパッケ−ジにおける前記接合構造に関する。 【０００２】 【従来の技術】近時家電製品から産業機器に至るまで広
く半導体が使用されており、これら機器に対して小型軽
量（高密度実装）化、高速化、高出力化、高信頼性化の
要請は益々強くなり、用いられる半導体は高集積化、チ
ップサイズの増大、マルチモジュ−ル化或いは高出力化
の方向に進んでいる。 【０００３】我々は、先に実開昭６１−１４９３３６号
に示すように、熱放散性が良く、半導体素子との密着性
に優れ、高密度配線に適した超高周波、超高速用ピング
リッドアレイ（ＰＧＡ）型ＩＣパッケ−ジ用基板を開発
したが、これはパッケ−ジの半導体素子搭載部分にＭ
ｏ、Ｗ、ＳｉＣ、ＡｌＮ等の高熱伝導材料を用い、他の
部分を結晶化ガラスで構成し、ろう付け又はガラス封着
したものであるが、ろう材はＡｌ／Ｓｂ共晶ろう又はＡ
ｕ／Ｓｉ共晶ろうを使用しており、一層高温ろうでろう
付けされることが望ましい。その理由は高熱伝導体の上
に搭載される半導体素子は通常Ａｕ／Ｓｉの如く融点が
４００℃以上の耐熱ろう材が用いられる為、パッケ−ジ
の他の接合部は当然それ以上の耐熱性を有することが望
まれるからであり、従来アルミナは融点が８５０℃の高
温ろう材であるＡｇ／Ｃｕ共晶ろうを用いて端子部と金
具とを接合し、高い信頼性を得た実績がある。 【０００４】 【発明が解決しようとする課題】本発明者等は低誘電
率、低温焼成セラミック多層基板またはＩＣパッケ−ジ
の半導体素子を搭載するところに高温ろうで接合する方
法を鋭意研究したが、アルミナと同様な方法でＡｇ／Ｃ
ｕ（融点：８５０℃）を用いて接合すると高温ろうの固
着温度以下での両者の熱膨張差によって、クラックが入
り信頼性に欠けるものしか得られなかった。 【０００５】アルミナセラミックを半導体素子を搭載す
るところに用いても、同様にクラックの発生が避けられ
ず、信頼性に欠けるものであった。 【０００６】尚、ＩＣパッケ−ジに於いて、内部に半導
体素子を装着するのに接合層を介して接着する部分をＳ
ｉＣ等から成る高熱伝導体で形成し、残部を結晶化ガラ
スで形成したものを焼結して一体化した基板を用いたも
のとして、既に特開昭６１−１６８９４２号に提示して
いるが、高温ろう材を用いた接合ではないので、一層の
改良が求められる。 【０００７】又、アルミナ、低温焼成セラミック多層基
板またはＩＣパッケ−ジに於ける半導体素子を搭載する
部分を高熱伝導材料（例えばＡｌＮ、ＳｉＣ等）を用い
て形成しておいて、従来の高温ろう材によりろう付けす
ると、この両者のいずれかに熱膨張差による応力歪みで
クラックが入って実用的なものは得られなかった。 【０００８】 【課題を解決するための手段】本発明は、上記の問題点
を解決するために、如何にしたら熱膨張差により生ずる
応力を吸収させることができるかについて鋭意検討した
結果、高熱伝導材料と接合されるセラミックとの間に、
両者の熱膨張係数の略中間の熱膨張係数を有する間挿材
を介在させることにより、応力歪を緩和し、かつ反りを
少なくすることによりクラックを防止することができる
ことを見い出した。 【０００９】すなわち、上記課題を解決するための請求
項１の発明は、アルミナ、ムライト、その他低温焼成ヤ
ラミック材料から成る半導体装置用セラミック多層基板
またはＩＣセラミックパッケージ等における半導体素子
搭載部を、熱伝導率が４０Ｗ／ｍ・Ｋ以上のＡｌＮ、Ｓ
ｉＣ、ＢｅＯ、ＢＮから選ばれる少なくとも１種のセラ
ミック焼結体を用いて構成し、該セラミック焼結体と前
記半導体装置用セラミック多層基板またはＩＣセラミッ
クパッケージの枠体とを接合する接合面間に、両被接合
部材の熱膨張係数の略中間の熱膨張係数を有するＣｕ／
Ｗ系材料及びＷよりなる群の中から選ばれる材料からな
る間挿材を介在させて、Ａｇ／Ｃｕろう材により接合し
て成ることを特徴とする半導体素子搭載部のセラミック
の接合構造を要旨とする。 【００１０】 【００１１】 【００１２】また、この際、各基材厚みを熱膨張差に起
因する接合部の応力歪による反りを修正することができ
る程度に厚くすることにより、クラック発生の防止を一
層確実にすることができることを見い出した。但しこの
厚みは製品の形状により制限があり、最小限１．０ｍｍ
が有効である。 【００１３】 【発明の実施の形態】本願の発明について、以下に図面
を参照しつつ説明する。ＡｌＮから成る高熱伝導材で形
成した基板（α：熱膨張係数＝５×１０-6／℃）とアル
ミナ（９２〜９９．５％）からなるパッケ−ジ枠体（α
＝７．６〜８．１×１０-6／℃）とを接合するに際し
て、従来は第２図に見るように、基板（１）の下面にメ
タライズ層（２）を設けると共に枠体（５）の上面にも
メタライズ層（４）を設けておいて、その間にＡｇ／Ｃ
ｕろう材（３）を適用してろう付けをしていたが、熱膨
張差による反りやクラックが発生していた。 【００１４】そこで、本発明に於いては第１図に見るよ
うに、基板（１）の下面にメタライズ層（２）を設ける
と共に枠体（５）の上面にもメタライズ層（４）を設け
ておいたものの両メタライズ層の間に、ＡｌＮとアルミ
ナのそれぞれの熱膨張係数の略中間の熱膨張係数を有す
る材料を間挿材（６）として介在させておいてからＡｇ
／Ｃｕろう材（３）でろう付けしたところ、両者に反り
やクラックの発生は認められなかった。 【００１５】次に、反りやクラック等の発生のメカニズ
ムについて検討してみたところ、第３図に示すとおりで
あった。異なる熱膨張係数のα1 とα2 （α1 ＞α2 ）
を有する二種類の材料を接合すると、第３図−（ａ）の
ように高温状態下で接合されたものが、室温になるまで
温度が下がって縮んだ結果、α1 の材料の引張り強度が
小さい場合には、α1 はα2 との熱膨張差に基づく収縮
応力に耐えられなくなって、第３図−（ｂ）に見るよう
にクラックが発生し、又、両者が熱膨張差に基づく収縮
応力に耐えられる強度を有する場合には、熱膨張係数の
大きいα1側が大きく縮んで、第３図−（ｃ）に見るよ
うに反りを発生することとなる。 【００１６】このような反りとか素地のクラックの発生
を防止するためには、引張り強度の大きい材料を用いて
熱膨張差による応力歪みをくい止めることができる程度
に各基材を厚くしておくとか、又は、本発明のように熱
膨張係数がα1 とα2 のほぼ中間の値を有する材料を間
挿材として用いて接合して、両者の熱膨張差を吸収する
ことにより、反りやクラックの発生を防止することが必
要である。但し接合材（ろう材）としてＡｇ等の展性の
ある材料を用いた方がよいことは当然である。ここに各
種材料の熱膨張係数αと熱伝導率Ｋを表示すれば以下の
とおりである。 【００１７】 【表１】 【００１８】 【実施例】以下に本発明の範囲の例を実施例として、ま
た本発明の範囲外の例を比較例として例示する。 【００１９】比較例１ 比較例１を図面を参照しながら説明する。第５図は従来
のパッケ−ジの１例で、半導体素子（１１）を搭載する
ところは放熱性が高く電気伝導性のＣｕ／Ｗ（１２）を
介して蓋状のＣｕ／Ｗ（１０：９０）（１３）に接合さ
れ、Ｃｕ／Ｗ（１３）の内側の端部はアルミナパッケ−
ジ（１４）にメタライズ層（１８）を介してＡｇ／Ｃｕ
ろう（１５）でろう付けされている。又、同パッケ−ジ
（１４）には同じろう材（１５）でろう付けにより、４
２アロイからなるリ−ド（１６）が取り付けられてい
る。半導体素子（１１）を搭載したアルミナパッケ−ジ
（１４）に蓋部材（１７）をろう材により気密封止して
半導体装置としたものである。このような構造では半導
体素子の搭載部がＣｕ／Ｗからなるため重く、また絶縁
性に乏しいという問題がある。 【００２０】比較例２ そこで、半導体素子の搭載部を前記Ｃｕ／Ｗに代えてＡ
ｌＮ、ＳｉＣを用いて従来と同様な方法により接合して
みたところ、軽量で絶縁性は良かったが、アルミナパッ
ケ−ジとＡｌＮ、ＳｉＣの両方にクラックが発生したの
で、このクラックの発生を防ぐべく鋭意努力した結果生
まれたのが本発明である。 【００２１】実施例１ 第４図に示すものは本発明の一実施例で、半導体素子
（１１）を搭載する部分（２２ａ）は全体にＡｌＮまた
はＳｉＣで構成し、これがアルミナパッケ−ジ（１４）
と接合する面にメタライズ層（１８）を設けると共にア
ルミナパッケ−ジ（１４）側にもメタライズ層（１８）
を設けて、Ｃｕ／Ｗ（１０：９０）からなる緩衝作用を
有する間挿材（２３）を両接合面間に介在させてＡｇ／
Ｃｕろう材（１５）によりろう付けしたものである。そ
の他の構成は第５図と同一部分には同一符号で示し説明
を省略してある。このような構造によるときは反りや貫
入、クラック等は発生しなかった。 【００２２】尚、図には示してないが、本発明は、特開
昭６１−１９６５９９号で開示した結晶化ガラスを用い
た多層回路基板や実開昭６１−１４９３３６号で開示し
たピングリッドアレイ（ＰＧＡ）型ＩＣパッケ−ジにも
適用できることが可能なことは明らかである。 【００２３】実施例２ 又、更に高熱伝導部材としてＣｕ（α＝１７．０×１０
-6／℃）を用いると共に、パッケ−ジ部材として特開昭
５９−９２９４３号に示すようなＳｉＯ2 −Ａｌ2 Ｏ3
−ＭｇＯ−ＺｎＯ−Ｒ2 Ｏ（Ｒ：アルカリ土類金属）及
び又はＰ2 Ｏ5（低温低膨張セラミック、α＝２．５×
１０-6／℃）を用い、間挿材としてＷ程度の熱膨張率
（α＝４．５×１０-6／℃）を有するものを介在させて
高温ろう材でろう付けすれば、クラックを発生すること
なく接合できる。因みにＣｕの如きものとセラミックを
接合する場合、従来はアルミナでは接合できても低温焼
成基板とは旨く接合できなかったことと対比すれば本発
明が優れていることが判る。 【００２４】 【発明の効果】本発明によれば、半導体素子の搭載部
を、高熱伝導性であるＡｌＮ又はＳｉＣ等のセラミック
焼結体を用いて構成することが可能となり、該セラミ
ック焼結体と半導体装置用セラミック多層基板等との接
合面間に、両者の略中間の熱膨張係数を有するＣｕ／Ｗ
系材料及びＷよりなる群の中から選ばれる材料からなる
間挿材を介在させ、Ａｇ／Ｃｕろう材により接合するこ
とにより、気密性のある、クラックのない接合構造を提
供することができる。
ック多層基板またはＩＣパッケ−ジの半導体素子の搭載
部の接合構造に関し、特にＧａＡｓ、Ｇｅ、Ｓｉ等の半
導体素子を収容する放熱能力の大きい超高速用多層基板
またはＩＣパッケ−ジにおける前記接合構造に関する。 【０００２】 【従来の技術】近時家電製品から産業機器に至るまで広
く半導体が使用されており、これら機器に対して小型軽
量（高密度実装）化、高速化、高出力化、高信頼性化の
要請は益々強くなり、用いられる半導体は高集積化、チ
ップサイズの増大、マルチモジュ−ル化或いは高出力化
の方向に進んでいる。 【０００３】我々は、先に実開昭６１−１４９３３６号
に示すように、熱放散性が良く、半導体素子との密着性
に優れ、高密度配線に適した超高周波、超高速用ピング
リッドアレイ（ＰＧＡ）型ＩＣパッケ−ジ用基板を開発
したが、これはパッケ−ジの半導体素子搭載部分にＭ
ｏ、Ｗ、ＳｉＣ、ＡｌＮ等の高熱伝導材料を用い、他の
部分を結晶化ガラスで構成し、ろう付け又はガラス封着
したものであるが、ろう材はＡｌ／Ｓｂ共晶ろう又はＡ
ｕ／Ｓｉ共晶ろうを使用しており、一層高温ろうでろう
付けされることが望ましい。その理由は高熱伝導体の上
に搭載される半導体素子は通常Ａｕ／Ｓｉの如く融点が
４００℃以上の耐熱ろう材が用いられる為、パッケ−ジ
の他の接合部は当然それ以上の耐熱性を有することが望
まれるからであり、従来アルミナは融点が８５０℃の高
温ろう材であるＡｇ／Ｃｕ共晶ろうを用いて端子部と金
具とを接合し、高い信頼性を得た実績がある。 【０００４】 【発明が解決しようとする課題】本発明者等は低誘電
率、低温焼成セラミック多層基板またはＩＣパッケ−ジ
の半導体素子を搭載するところに高温ろうで接合する方
法を鋭意研究したが、アルミナと同様な方法でＡｇ／Ｃ
ｕ（融点：８５０℃）を用いて接合すると高温ろうの固
着温度以下での両者の熱膨張差によって、クラックが入
り信頼性に欠けるものしか得られなかった。 【０００５】アルミナセラミックを半導体素子を搭載す
るところに用いても、同様にクラックの発生が避けられ
ず、信頼性に欠けるものであった。 【０００６】尚、ＩＣパッケ−ジに於いて、内部に半導
体素子を装着するのに接合層を介して接着する部分をＳ
ｉＣ等から成る高熱伝導体で形成し、残部を結晶化ガラ
スで形成したものを焼結して一体化した基板を用いたも
のとして、既に特開昭６１−１６８９４２号に提示して
いるが、高温ろう材を用いた接合ではないので、一層の
改良が求められる。 【０００７】又、アルミナ、低温焼成セラミック多層基
板またはＩＣパッケ−ジに於ける半導体素子を搭載する
部分を高熱伝導材料（例えばＡｌＮ、ＳｉＣ等）を用い
て形成しておいて、従来の高温ろう材によりろう付けす
ると、この両者のいずれかに熱膨張差による応力歪みで
クラックが入って実用的なものは得られなかった。 【０００８】 【課題を解決するための手段】本発明は、上記の問題点
を解決するために、如何にしたら熱膨張差により生ずる
応力を吸収させることができるかについて鋭意検討した
結果、高熱伝導材料と接合されるセラミックとの間に、
両者の熱膨張係数の略中間の熱膨張係数を有する間挿材
を介在させることにより、応力歪を緩和し、かつ反りを
少なくすることによりクラックを防止することができる
ことを見い出した。 【０００９】すなわち、上記課題を解決するための請求
項１の発明は、アルミナ、ムライト、その他低温焼成ヤ
ラミック材料から成る半導体装置用セラミック多層基板
またはＩＣセラミックパッケージ等における半導体素子
搭載部を、熱伝導率が４０Ｗ／ｍ・Ｋ以上のＡｌＮ、Ｓ
ｉＣ、ＢｅＯ、ＢＮから選ばれる少なくとも１種のセラ
ミック焼結体を用いて構成し、該セラミック焼結体と前
記半導体装置用セラミック多層基板またはＩＣセラミッ
クパッケージの枠体とを接合する接合面間に、両被接合
部材の熱膨張係数の略中間の熱膨張係数を有するＣｕ／
Ｗ系材料及びＷよりなる群の中から選ばれる材料からな
る間挿材を介在させて、Ａｇ／Ｃｕろう材により接合し
て成ることを特徴とする半導体素子搭載部のセラミック
の接合構造を要旨とする。 【００１０】 【００１１】 【００１２】また、この際、各基材厚みを熱膨張差に起
因する接合部の応力歪による反りを修正することができ
る程度に厚くすることにより、クラック発生の防止を一
層確実にすることができることを見い出した。但しこの
厚みは製品の形状により制限があり、最小限１．０ｍｍ
が有効である。 【００１３】 【発明の実施の形態】本願の発明について、以下に図面
を参照しつつ説明する。ＡｌＮから成る高熱伝導材で形
成した基板（α：熱膨張係数＝５×１０-6／℃）とアル
ミナ（９２〜９９．５％）からなるパッケ−ジ枠体（α
＝７．６〜８．１×１０-6／℃）とを接合するに際し
て、従来は第２図に見るように、基板（１）の下面にメ
タライズ層（２）を設けると共に枠体（５）の上面にも
メタライズ層（４）を設けておいて、その間にＡｇ／Ｃ
ｕろう材（３）を適用してろう付けをしていたが、熱膨
張差による反りやクラックが発生していた。 【００１４】そこで、本発明に於いては第１図に見るよ
うに、基板（１）の下面にメタライズ層（２）を設ける
と共に枠体（５）の上面にもメタライズ層（４）を設け
ておいたものの両メタライズ層の間に、ＡｌＮとアルミ
ナのそれぞれの熱膨張係数の略中間の熱膨張係数を有す
る材料を間挿材（６）として介在させておいてからＡｇ
／Ｃｕろう材（３）でろう付けしたところ、両者に反り
やクラックの発生は認められなかった。 【００１５】次に、反りやクラック等の発生のメカニズ
ムについて検討してみたところ、第３図に示すとおりで
あった。異なる熱膨張係数のα1 とα2 （α1 ＞α2 ）
を有する二種類の材料を接合すると、第３図−（ａ）の
ように高温状態下で接合されたものが、室温になるまで
温度が下がって縮んだ結果、α1 の材料の引張り強度が
小さい場合には、α1 はα2 との熱膨張差に基づく収縮
応力に耐えられなくなって、第３図−（ｂ）に見るよう
にクラックが発生し、又、両者が熱膨張差に基づく収縮
応力に耐えられる強度を有する場合には、熱膨張係数の
大きいα1側が大きく縮んで、第３図−（ｃ）に見るよ
うに反りを発生することとなる。 【００１６】このような反りとか素地のクラックの発生
を防止するためには、引張り強度の大きい材料を用いて
熱膨張差による応力歪みをくい止めることができる程度
に各基材を厚くしておくとか、又は、本発明のように熱
膨張係数がα1 とα2 のほぼ中間の値を有する材料を間
挿材として用いて接合して、両者の熱膨張差を吸収する
ことにより、反りやクラックの発生を防止することが必
要である。但し接合材（ろう材）としてＡｇ等の展性の
ある材料を用いた方がよいことは当然である。ここに各
種材料の熱膨張係数αと熱伝導率Ｋを表示すれば以下の
とおりである。 【００１７】 【表１】 【００１８】 【実施例】以下に本発明の範囲の例を実施例として、ま
た本発明の範囲外の例を比較例として例示する。 【００１９】比較例１ 比較例１を図面を参照しながら説明する。第５図は従来
のパッケ−ジの１例で、半導体素子（１１）を搭載する
ところは放熱性が高く電気伝導性のＣｕ／Ｗ（１２）を
介して蓋状のＣｕ／Ｗ（１０：９０）（１３）に接合さ
れ、Ｃｕ／Ｗ（１３）の内側の端部はアルミナパッケ−
ジ（１４）にメタライズ層（１８）を介してＡｇ／Ｃｕ
ろう（１５）でろう付けされている。又、同パッケ−ジ
（１４）には同じろう材（１５）でろう付けにより、４
２アロイからなるリ−ド（１６）が取り付けられてい
る。半導体素子（１１）を搭載したアルミナパッケ−ジ
（１４）に蓋部材（１７）をろう材により気密封止して
半導体装置としたものである。このような構造では半導
体素子の搭載部がＣｕ／Ｗからなるため重く、また絶縁
性に乏しいという問題がある。 【００２０】比較例２ そこで、半導体素子の搭載部を前記Ｃｕ／Ｗに代えてＡ
ｌＮ、ＳｉＣを用いて従来と同様な方法により接合して
みたところ、軽量で絶縁性は良かったが、アルミナパッ
ケ−ジとＡｌＮ、ＳｉＣの両方にクラックが発生したの
で、このクラックの発生を防ぐべく鋭意努力した結果生
まれたのが本発明である。 【００２１】実施例１ 第４図に示すものは本発明の一実施例で、半導体素子
（１１）を搭載する部分（２２ａ）は全体にＡｌＮまた
はＳｉＣで構成し、これがアルミナパッケ−ジ（１４）
と接合する面にメタライズ層（１８）を設けると共にア
ルミナパッケ−ジ（１４）側にもメタライズ層（１８）
を設けて、Ｃｕ／Ｗ（１０：９０）からなる緩衝作用を
有する間挿材（２３）を両接合面間に介在させてＡｇ／
Ｃｕろう材（１５）によりろう付けしたものである。そ
の他の構成は第５図と同一部分には同一符号で示し説明
を省略してある。このような構造によるときは反りや貫
入、クラック等は発生しなかった。 【００２２】尚、図には示してないが、本発明は、特開
昭６１−１９６５９９号で開示した結晶化ガラスを用い
た多層回路基板や実開昭６１−１４９３３６号で開示し
たピングリッドアレイ（ＰＧＡ）型ＩＣパッケ−ジにも
適用できることが可能なことは明らかである。 【００２３】実施例２ 又、更に高熱伝導部材としてＣｕ（α＝１７．０×１０
-6／℃）を用いると共に、パッケ−ジ部材として特開昭
５９−９２９４３号に示すようなＳｉＯ2 −Ａｌ2 Ｏ3
−ＭｇＯ−ＺｎＯ−Ｒ2 Ｏ（Ｒ：アルカリ土類金属）及
び又はＰ2 Ｏ5（低温低膨張セラミック、α＝２．５×
１０-6／℃）を用い、間挿材としてＷ程度の熱膨張率
（α＝４．５×１０-6／℃）を有するものを介在させて
高温ろう材でろう付けすれば、クラックを発生すること
なく接合できる。因みにＣｕの如きものとセラミックを
接合する場合、従来はアルミナでは接合できても低温焼
成基板とは旨く接合できなかったことと対比すれば本発
明が優れていることが判る。 【００２４】 【発明の効果】本発明によれば、半導体素子の搭載部
を、高熱伝導性であるＡｌＮ又はＳｉＣ等のセラミック
焼結体を用いて構成することが可能となり、該セラミ
ック焼結体と半導体装置用セラミック多層基板等との接
合面間に、両者の略中間の熱膨張係数を有するＣｕ／Ｗ
系材料及びＷよりなる群の中から選ばれる材料からなる
間挿材を介在させ、Ａｇ／Ｃｕろう材により接合するこ
とにより、気密性のある、クラックのない接合構造を提
供することができる。
【図面の簡単な説明】
【図１】 本発明の要部の接合構造を示す断面図。
【図２】 従来の接合構造の断面図。
【図３】 α1＞α2の接合部分の変化状態を示す断面
図。 【図４】 本発明の一例を示す断面図。 【図５】 従来例を示す断面図。 【符号の説明】 １：ＡｌＮ ２：メタライズ層 ３：ろう材（Ａｇ／Ｃｕ） ４：メタライズ層 ５：アルミナ ６、２３：間挿材 １１：半導体素子 １２：Ｃｕ／Ｗ １３：蓋状のＣｕ／Ｗ １４：アルミナパッケ−ジ １５：ろう付けされたろう材 １６：リ−ド １７：蓋部材 １８：メタライズ層 ２２ａ：半導体素子の搭載部となるＡｌＮ又はＳｉＣ等
からなるセラミック部分
図。 【図４】 本発明の一例を示す断面図。 【図５】 従来例を示す断面図。 【符号の説明】 １：ＡｌＮ ２：メタライズ層 ３：ろう材（Ａｇ／Ｃｕ） ４：メタライズ層 ５：アルミナ ６、２３：間挿材 １１：半導体素子 １２：Ｃｕ／Ｗ １３：蓋状のＣｕ／Ｗ １４：アルミナパッケ−ジ １５：ろう付けされたろう材 １６：リ−ド １７：蓋部材 １８：メタライズ層 ２２ａ：半導体素子の搭載部となるＡｌＮ又はＳｉＣ等
からなるセラミック部分
Claims (1)
- (57)【特許請求の範囲】 １．アルミナ、ムライト、その他低温焼成ヤラミック材
料から成る半導体装置用セラミック多層基板またはＩＣ
セラミックパッケージ等における半導体素子搭載部を、
熱伝導率が４０Ｗ／ｍ・Ｋ以上のＡｌＮ、ＳｉＣ、Ｂｅ
Ｏ、ＢＮから選ばれる少なくとも１種のセラミック焼結
体を用いて構成し、該セラミック焼結体と前記半導体装
置用セラミック多層基板またはＩＣセラミックパッケー
ジの枠体とを接合する接合面間に、両被接合部材の熱膨
張係数の略中間の熱膨張係数を有するＣｕ／Ｗ系材料及
びＷよりなる群の中から選ばれる材料からなる間挿材を
介在させて、Ａｇ／Ｃｕろう材により接合して成ること
を特徴とする半導体素子搭載部のセラミックの接合構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276502A JP2759777B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体素子搭載部のセラミックの接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276502A JP2759777B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体素子搭載部のセラミックの接合構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13189286A Division JPS62290158A (ja) | 1986-06-09 | 1986-06-09 | 半導体素子塔載部のセラミツクの接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213512A JPH08213512A (ja) | 1996-08-20 |
| JP2759777B2 true JP2759777B2 (ja) | 1998-05-28 |
Family
ID=17570361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276502A Expired - Fee Related JP2759777B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体素子搭載部のセラミックの接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759777B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3083774B1 (en) | 2013-12-20 | 2019-05-22 | United Technologies Corporation | Compliant attachment for an organic matrix composite component |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548953A (ja) * | 1991-08-09 | 1993-02-26 | Canon Inc | カメラ |
-
1995
- 1995-09-28 JP JP7276502A patent/JP2759777B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548953A (ja) * | 1991-08-09 | 1993-02-26 | Canon Inc | カメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213512A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4556899A (en) | Insulated type semiconductor devices | |
| US4563383A (en) | Direct bond copper ceramic substrate for electronic applications | |
| JP4969738B2 (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
| US5001546A (en) | Clad metal lead frame substrates | |
| KR101017333B1 (ko) | 전력 반도체 모듈 | |
| KR910007016B1 (ko) | 반도체 장치용 부품간의 접속 구조물 | |
| WO1991003413A1 (en) | Package for an integrated circuit structure | |
| JPH08509844A (ja) | 緩衝層を有する電力半導体素子 | |
| US20070160858A1 (en) | Ceramic circuit board, method for making the same, and power module | |
| JPH04162756A (ja) | 半導体モジュール | |
| JPH09275166A (ja) | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 | |
| JP2000340876A (ja) | 光半導体素子用パッケージおよびその製造方法 | |
| JPH05347469A (ja) | セラミックス回路基板 | |
| JP2003168770A (ja) | 窒化ケイ素回路基板 | |
| JP2759777B2 (ja) | 半導体素子搭載部のセラミックの接合構造 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JPH0548953B2 (ja) | ||
| JP3690944B2 (ja) | セラミックス回路基板 | |
| JP2650044B2 (ja) | 半導体装置用部品間の接続構造 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH0518477B2 (ja) | ||
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPS6381956A (ja) | 半導体装置用パツケ−ジ | |
| JP2525873B2 (ja) | 半導体装置用部品間の接続構造 | |
| JP3260512B2 (ja) | 窒化アルミニウム回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |